KR101656820B1 - 수직 및 수평 절연층의 형성이 가능한 광소자용 금속기판 및 그 제조방법 - Google Patents

수직 및 수평 절연층의 형성이 가능한 광소자용 금속기판 및 그 제조방법 Download PDF

Info

Publication number
KR101656820B1
KR101656820B1 KR1020150076179A KR20150076179A KR101656820B1 KR 101656820 B1 KR101656820 B1 KR 101656820B1 KR 1020150076179 A KR1020150076179 A KR 1020150076179A KR 20150076179 A KR20150076179 A KR 20150076179A KR 101656820 B1 KR101656820 B1 KR 101656820B1
Authority
KR
South Korea
Prior art keywords
metal substrate
insulating layer
forming
vertical
slot
Prior art date
Application number
KR1020150076179A
Other languages
English (en)
Inventor
최연식
Original Assignee
(주)지엔
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)지엔 filed Critical (주)지엔
Priority to KR1020150076179A priority Critical patent/KR101656820B1/ko
Application granted granted Critical
Publication of KR101656820B1 publication Critical patent/KR101656820B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

본 발명은 광소자용 금속기판 및 그 제조방법에 관한 것으로서, 보다 상세하게는 다수의 알루미늄 벌크 사이에 절연시트를 끼워 넣은 상태로 다층으로 누적 적재하고 이러한 알루미늄 벌크 덩어리를 열압착한 후 적재된 방향과 수직하게 알루미늄 벌크 덩어리를 절단해야 하였던 종래의 수직 절연층 형성을 벗어나, 누적된 알루미늄 벌크 덩어리의 수직 절단을 위해 사용되었던 고가의 장비를 사용하지 않으면서도 수직 절연층의 형성이 가능함은 물론, 하나의 기판상에 수직 절연층과 함께 수평 절연층도 자유자재로 용이하게 형성할 수 있게 함과 아울러, 하나의 금속기판 상에 형성되는 절연층의 형태를 다양하게 형성하여 멀티칩(Multi Chip)의 탑재나, 다 핀(pin) 반도체 패키지 등에도 적용할 수 있는 등 다양한 절연층의 형성이 가능하게 한 수직 및 수평 절연층의 형성이 가능한 광소자용 금속기판 및 그 제조방법에 관한 것이다.

Description

수직 및 수평 절연층의 형성이 가능한 광소자용 금속기판 및 그 제조방법{SUBSTRATE FOR OPTICAL ELEMENT DEVICE CAPABLE OF FORMING INSULATING LAYER AND FABRICATING METHOD THEREOF}
본 발명은 광소자용 금속기판 및 그 제조방법에 관한 것으로서, 보다 상세하게는 다수의 알루미늄 벌크 사이에 절연시트를 끼워 넣은 상태로 다층으로 누적 적재하고 이러한 알루미늄 벌크 덩어리를 열압착한 후 적재된 방향과 수직하게 알루미늄 벌크 덩어리를 절단해야 하였던 종래의 수직 절연층 형성을 벗어나, 누적된 알루미늄 벌크 덩어리의 수직 절단을 위해 사용되었던 고가의 장비를 사용하지 않으면서도 수직 절연층의 형성이 가능함은 물론, 하나의 기판상에 수직 절연층과 함께 수평 절연층도 자유자재로 용이하게 형성할 수 있게 함과 아울러, 하나의 금속기판 상에 형성되는 절연층의 형태를 다양하게 형성하여 멀티칩(Multi Chip)의 탑재나, 다 핀(pin) 반도체 패키지 등에도 적용할 수 있는 등 다양한 절연층의 형성이 가능하게 한 수직 및 수평 절연층의 형성이 가능한 광소자용 금속기판 및 그 제조방법에 관한 것이다.
최근 조명기구로의 역할을 넘어 다양한 분야에서 활용이 증가하고 있는 광 디바이스인 반도체 발광 다이오드(LED : Light Emitting Diode)는 공해를 유발하지 않는 친환경성 광원으로도 주목받고 있다. 이와 같이 반도체 발광 다이오드(LED)의 사용범위가 다양한 분야로 확대됨에 따라 LED의 고효율 및 우수한 열 방출 특성이 필요하게 되었다.
이처럼 다양한 분야에서 활용되는 LED는 도 1에 도시된 바와 같이 금속기판에 형성된 캐비티(cavity)에 탑재되어 광소자를 형성하게 된다. 도 1은 일반적인 캐비티(cavity) 타입의 광소자 단면 예시도이다.
도 1을 참조하여 광소자의 제조공정을 간략하게 살펴보면, 우선 수직 절연층(20)이 형성되어 있는 알루미늄(Al) 금속기판(10)에 상부에서 하부측으로 소정 깊이에 이르는 상광하협 형상의 요홈으로 이루어진 캐비티가 형성되어 있으며, 광소자 칩(40)에서 생성된 광의 반사 성능이나 본딩 성능을 향상시키기 위해 캐비티가 형성된 알루미늄(Al) 금속기판(10) 상면(이때, 수직절연층 상면은 제외)에 금속 도금, 예를 들어 은(Ag) 도금층(30)이 형성되어 이루어진다.
그리고, 금속 도금층(30)이 형성된 캐비티의 바닥면 중 수직절연층(20)을 기준으로 일측 바닥면에 광소자 칩(40)을 부착하고, 그 광소자 칩의 전극을 와이어(50)를 통하여 광소자 칩(40)이 부착된 바닥면과 수직절연층(20)을 기준으로 타측면 각각에 본딩한 후 캐비티에 Si 봉지재(60)를 삽입하여 밀봉하게 된다.
이때, Si 봉지재(60)는 광소자 칩(40)과 와이어(50)를 외부 인자로부터 보호하여 수명을 연장하게 하는 역할을 하게 된다. 즉, Si 봉지재(60)는 캐비티 내에서 금속(Ag) 도금층(30)과 접착되어 외부의 수분, 습도, 유해가스 등의 침투를 막는 역할을 하게 된다.
이와 같이 광소자를 제작하기 위해서는 광소자 칩의 두 단자가 연결되는 금속기판의 각 영역을 나누기 위한 수직절연층이 필수적으로 요구되는바, 종래에는 금속기판에 수직절연층을 형성하기 위하여 도 2에 도시된 바와 같이, 다수의 알루미늄 벌크(Bulk)와 절연 시트(Sheet)를 순차 적층한 후, 적층 방향과 수직한 방향으로 절단함으로써 수직절연층이 형성된 금속기판을 제조하곤 하였다.
그에 따라, 종래에 금속기판에 수직절연층을 형성하는 제조공정은, 도 2에 도시된 바와 같이, 알루미늄 애노다이징 단계(S10)와, 알루미늄 벌크(Bulk) 적재단계(S20)와, 알루미늄 벌크 열압착 단계(S30)와, 와이어 소잉(Wire Sawing) 단계(S40)와, 캐비티(Cavity) 가공단계(S50)를 포함하여 구성되었다.
이때, 상기 알루미늄 애노다이징(anodizing) 단계(S10)는 알루미늄 벌크(Bulk)의 표면을 산화 부식 시켜 산화막을 형성하게 하는 것으로서, 알루미늄 벌크의 표면이 공기에 접하면서 1차적인 산화막이 형성되고, 이후 추가적인 산화처리 과정을 통하여 내마모성과 전기 절연성을 갖게 한다.
이처럼 애노다이징(anodizing)을 통하여 금속기판 자체의 표면에 산화막을 형성하게 되는바, 종래에 광소자용 금속기판으로는 공기 중에 노출되면서 자연스럽게 산화막이 형성되는 알루미늄(Al)만을 사용하였을 뿐, 다른 금속기판은 사용하기 어려운 문제점이 있었다.
이와 같이 알루미늄 벌크의 표면을 애노다이징시켜 산화막을 형성한 후, 상기 알루미늄 벌크(Bulk) 적재단계에서 다수의 알루미늄 벌크를 적재하게 된다. 이때, 적재하는 알루미늄 벌크와 알루미늄 벌크 사이에는 도 2에 도시된 바와 같이 추가적인 절연시트(Sheet)를 위치시킴으로써, 알루미늄 벌크 상호간에 보다 완벽한 절연이 이루어질 수 있게 한다.
상기 알루미늄 벌크(Bulk) 적재단계(S20)에서 다수의 알루미늄 벌크를 적재시켜 알루미늄 벌크 덩어리를 형성한 후, 상기 알루미늄 벌크 열압착 단계(S30)에서 알루미늄 벌크 덩어리를 열압착하여 알루미늄 벌크와 절연시트 상호간이 보다 견고히 결합될 수 있게 한다.
이후, 상기 와이어 소잉(Sawing) 단계(S40)에서 도 2에 도시된 바와 같이, 알루미늄 벌크 덩어리를 적재방향과 수직하게 절단하여 알루미늄 벌크 사이에 수직절연층이 형성되어 있는 광소자용 금속기판을 형성하게 된다. 이와 같이 형성된 광소자용 금속기판을 도 2에서는 수직절연 시트(Sheet)로 도시하였다.
그리고 상기 캐비티(Cavity) 가공단계(S50)에서는 상기 와이어 소잉(Sawing) 단계에서 절단되어 형성된 수직절연 시트(Sheet)의 일면에 광소자 칩이 본딩(Bonding)될 수 있는 캐비티(Cavity)를 형성하게 된다.
그러나, 이처럼 다수의 알루미늄 벌크를 적재하고 이를 절단하여 광소자용 금속기판을 형성할 경우, 적재방향과 수직하게 절단하기 위한 가공과정이 까다롭고 시간이 많이 소요되는 문제점이 있었다. 또한, 가공시간을 줄이기 위하여 여러 개의 와이어를 사용하여 한 번에 여러 개의 절단이 이루어지게 할 수 있으나, 이러한 공정을 수행할 수 있는 장비가 수 억원에 이르게 되는 등 상당히 고가이므로 쉽게 사용하기 어려운 문제점이 있었다.
대한민국 등록특허공보 제10-1353392호 대한민국 등록특허공보 제10-1086014호
본 발명은 다수의 알루미늄 벌크 사이에 절연시트를 끼워 넣은 상태로 다층으로 누적 적재하고 이러한 알루미늄 벌크 덩어리를 열압착한 후 적재된 방향과 수직하게 알루미늄 벌크 덩어리를 절단해야 하였던 종래의 수직 절연층 형성을 벗어나, 누적된 알루미늄 벌크 덩어리의 수직 절단을 위해 사용되었던 고가의 장비를 사용하지 않으면서도 수직 절연층의 형성이 가능함은 물론, 하나의 기판상에 수직 절연층과 함께 수평 절연층도 자유자재로 용이하게 형성할 수 있게 함과 아울러, 하나의 금속기판 상에 형성되는 절연층의 형태를 다양하게 형성하여 멀티칩(Multi Chip)의 탑재나, 다 핀(pin) 반도체 패키지 등에도 적용할 수 있는 등 다양한 절연층의 형성이 가능하게 한 수직 및 수평 절연층의 형성이 가능한 광소자용 금속기판 및 그 제조방법을 제공하는 것을 과제로 한다.
상기 과제를 해결하기 위한 수직 및 수평 절연층의 형성이 가능한 광소자용 금속기판 제조방법은,
금속기판의 일면에 일정 깊이로 수직하게 파인 적어도 하나 이상의 슬롯(Slot)을 형성하는 슬롯 형성단계; 상기 슬롯과 슬롯이 형성된 금속기판의 일면 전체에 걸쳐 폴리머(Polymer)를 충진시켜 절연층을 형성하는 폴리머 충진단계; 상기 금속기판의 일면 전체 형성된 폴리머의 상부에 추가적인 금속기판을 결합시키는 금속기판 추가 본딩단계; 수직하게 가공된 슬롯에 충진되어 있는 폴리머가 노출되도록 상기 금속기판의 타면을 가공하는 패턴 오픈단계; 및 상기 추가 금속기판이 결합되어 있는 금속기판의 일면에 광소자용 칩의 탑재가 가능하도록 오목하게 파인 캐비티(Cavity)를 형성하는 캐비티 형성단계;를 포함하는 것을 특징으로 한다.
이때, 상기 슬롯 형성단계에서는 금속기판에 형성되는 슬롯의 폭을 증감시키거나 위치를 변경하여 수직 절연층의 두께를 증감시키거나 위치를 변경하는 것을 특징으로 한다.
또한, 상기 폴리머 충진단계는, 각 슬롯에 폴리머를 충진시켜 수직 절연층을 형성함과 더불어, 상기 슬롯이 형성되어 있는 금속기판의 일면 전체에 수평하게 폴리머를 도포함으로써 수평 절연층을 함께 형성하도록 구성되는 것을 특징으로 한다.
또한, 상기 패턴 오픈단계는, 폴리머가 충진되던 방향의 반대쪽에 있는 금속기판 표면을 가공하여 수직 절연층의 패턴을 노출시킴으로써, 금속기판의 각 영역들이 수직 절연층에 의해 전기적으로 분리된 형태를 구현할 수 있게 하는 것을 특징으로 한다.
또한, 상기 패턴 오픈단계에서 패턴을 오픈 시킨 후 금속기판을 회전시켜 오픈된 패턴을 상부로 향하게 하는 금속기판 회전단계;를 더 포함하고, 상기 캐비티 형성단계에서는 오픈된 수직 절연층의 상부에서 아래를 향하여 캐비티를 형성하도록 구성되는 것을 특징으로 한다.
또한, 상기 금속기판에 솔더링 단자를 형성하는 솔더링 단자 형성단계;를 더 포함하는 것을 특징으로 한다.
본 발명은 금속기판의 재질을 자연적인 상태에서 산화막의 생성이 이루어지는 알루미늄을 벗어나 다양한 금속재질로 확대시킬 수 있는 효과가 있다.
또한, 본 발명은 수직 절연층과 수평 절연층을 한 번에 생성할 수 있게 되므로, 4개의 전극을 상호 절연된 상태로 형성할 수 있게 되어 구동 전압이 다른 복수의 광소자 칩을 각각 개별적으로 구동할 수 있게 되므로, 멀티 칩(Multi chip)의 탑재가 가능하게 되는 효과가 있다.
또한, 본 발명은 슬롯 간의 간격을 다양하게 형성하면서 수직 절연층과 수평 절연층을 함께 형성함으로써, 다수의 전극 상호간이 전기적으로 분리되어 다 핀(Pin) 반도체 패키지에 적합화된 광소자용 금속기판을 형성할 수 있는 효과가 있다.
도 1은 일반적인 캐비티(cavity) 타입의 광소자 단면 예시도.
도 2는 금속기판에 수직절연층을 형성하는 종래의 제조공정을 나타내는 예시도.
도 3은 본 발명에 따른 수직 및 수평 절연층의 형성이 가능한 광소자용 금속기판의 제조방법을 나타내는 구성도.
도 4는 본 발명에 따른 수직 및 수평 절연층의 형성이 가능한 광소자용 금속기판의 제조방법을 나타내는 공정 예시도.
도 5는 본 발명에 따라 형성된 광소자용 금속기판에 광소자 칩이 탑재된 상태를 나타내는 예시도.
도 6은 본 발명에 따라 금속기판에 구현될 수 있는 절연층의 형태를 나타내는 예시도.
도 7은 본 발명에 따라 수직 및 수평 절연층이 형성된 금속기판에 멀티(Multi) 칩이 탑재된 것을 나타내는 예시도.
도 8은 본 발명에 따라 수직 및 수평 절연층이 형성된 금속기판에 다 핀(Pin) 반도체 칩이 탑재된 것을 나타내는 예시도.
도 9는 본 발명에 따라 수직 및 수평 절연층이 형성된 금속기판을 이용하여 형성된 UV LED를 나타내는 단면도.
도 10은 본 발명에 따른 수직 및 수평 절연층의 형성이 가능한 광소자용 금속기판 제조방법의 다른 실시예를 나타내는 공정 예시도.
이하에서는 본 발명의 구체적인 실시예를 도면을 참조하여 상세히 설명하도록 한다.
도 3은 본 발명에 따른 수직 및 수평 절연층의 형성이 가능한 광소자용 금속기판의 제조방법을 나타내는 구성도이고, 도 4는 본 발명에 따른 수직 및 수평 절연층의 형성이 가능한 광소자용 금속기판의 제조방법을 나타내는 공정 예시도이다.
도 3 및 도 4를 참조하면, 본 발명에 따른 수직 및 수평 절연층의 형성이 가능한 광소자용 금속기판의 제조방법은, 금속기판의 일면에 일정 깊이로 수직하게 가공된 적어도 하나 이상의 슬롯(Slot)을 형성하는 슬롯 형성단계(S100)와, 상기 슬롯과 슬롯이 형성된 금속기판의 일면 전체에 걸쳐 폴리머(Polymer)를 충진시켜 절연층을 형성하는 폴리머 충진단계(S200)와, 상기 금속기판의 일면 전체 형성된 폴리머의 상부에 추가적인 금속기판을 결합시키는 금속기판 추가 본딩단계(S300)와, 수직하게 가공된 슬롯에 충진되어 있는 폴리머가 노출되도록 상기 금속기판의 타면을 가공하는 패턴 오픈단계(S400)와, 상기 추가 금속기판이 결합되어 있는 금속기판의 일면에 광소자용 칩의 탑재가 가능하도록 오목하게 파인 캐비티(Cavity)를 형성하는 캐비티 형성단계(S500)와, 상기 캐비티 내부와 금속기판의 외주 표면을 도금처리하는 도금 단계(S600)를 포함하여 구성된다.
상기 슬롯 형성단계(S100)는 수직 절연층을 형성하기 위한 적어도 하나 이상의 슬롯(200)을 금속기판(100)의 일면에 수직하게 가공하여 형성하도록 구성된다. 즉, 종래 수직 절연층을 형성하기 위해서는 다수의 알루미늄(Al) 기판을 누적 적재시킨 후 절단하여야 하였으나, 본 발명에서는 단일의 금속기판(100)을 이용하여 광소자용 금속기판을 직접 형성할 수 있게 된다.
그에 따라, 다수의 금속기판을 절연 시트에 의해 누적적층하기 위해 애노다이징(anodizing)이 요구됨으로 인하여 알루미늄(Al) 기판의 사용에 제한되었던 종래와 달리, 다른 종류의 금속기판들도 별 어려움 없이 광소자용 금속기판의 제작을 위해 사용될 수 있게 되어 금속기판의 종류를 다양화할 수 있게 된다.
이와 같이 상기 슬롯 형성단계(S100)에서 단일의 금속기판(100)을 이용하여 수직 절연층(310)을 형성하기 위한 슬롯(200)을 일정 깊이로 형성하게 된다. 이때, 금속기판(100)에 슬롯(200)을 형성하기 위한 가공방법으로는 다이싱(Dicing)이나 머시닝(Machining) 또는 에칭(Etching) 등 다양한 공정이 적용될 수 있음은 물론이다.
그리고 이러한 다양한 공정을 자유롭게 선택하여 슬롯을 형성함에 있어 금속기판을 완전히 관통하지 않을 정도의 길이 만큼만 하프 커팅(Half Cutting)하거나 오목 가공하여 슬롯을 형성하게 된다.
이때, 하나의 금속기판(100)에 형성되는 슬롯(Slot)(200)의 폭을 증감시킴으로써 광소자에서 요구하는 절연층의 폭을 증감시킬 수 있는바, 상기 슬롯 형성단계에서 단일의 금속기판에 형성될 슬롯의 개수와 위치 그리고 각 슬롯의 폭을 적절하게 선택하여 가공함으로써, 제작하고자 하는 광소자의 특성에 맞는 수직 절연층을 형성할 수 있게 된다.
상기 폴리머 충진단계(S200)는, 금속기판에 형성된 슬롯(200)에 폴리머를 충진시켜 절연층(300)을 형성하기 위한 것으로서, 각 슬롯(200)에 폴리머를 충진시켜 수직 절연층(310)을 형성함과 더불어, 상기 슬롯이 형성되어 있는 금속기판의 일면 전체에 수평하게 폴리머를 도포함으로써 수평 절연층(320)을 함께 형성하도록 구성된다.
그에 따라, 도 4에 도시된 바와 같이 슬롯에 의해 형성되는 수직 절연층(310)과, 금속기판의 일면 전체에 걸쳐 넓게 형성된 수평 절연층(320)을 함께 형성할 수 있게 된다.
다수의 알루미늄 기판을 누적 적재한 후 절단하여 수직 절연층이 형성된 기판을 형성하던 경우에는 수평 절연층을 형성할 수 없었는바, 도 6에 도시된 (A)와 같이 수직 절연층(310)만을 형성할 수 있었고, 그 결과 도 1에 도시된 바와 같이 두 개의 전극을 갖는 형태의 광소자에만 적합한 기판을 생성할 수 있었다.
그러나, 본 발명에서는 상기 폴리머 충진단계(S200)에서 수직 절연층과 수평 절연층을 한 번에 생성할 수 있게 되므로, 도 6에 도시된 (B)와 같이 수직 절연층(310)과 수평 절연층(320)을 모두 형성하여 도 5에 도시된 바와 같이 4개의 전극을 상호 절연된 상태로 형성할 수 있게 되어 멀티 칩(Multi chip)의 탑재가 가능하게 된다.
또한, 상기 슬롯 형성단계(S100)에서 슬롯 간의 간격을 다양하게 형성하고, 상기 폴리머 충진단계(S200)에서 수직 절연층과 수평 절연층을 함께 형성함으로써, 도 6의 (C) 및 도 8에 도시된 바와 같이 다 핀(Pin) 반도체 패키지에 적합하도록 다수의 전극 상호간이 분리된 형태를 형성할 수 있게 되는 등, 광소자의 사용 용도에 따라 다수의 전극이 있는 금속기판을 용이하게 제작할 수 있게 된다.
상기 금속기판 추가 본딩단계(S300)는, 도 4에 도시된 바와 같이, 상기 폴리머 충진단계에서 금속기판 일면에 폴리머가 도포되어 형성되는 수평 절연층(320)의 타면에 추가적인 금속기판(120)을 본딩(Bonding) 시켜 상기 수평 절연층에 의해 분리되는 전극의 형성이 가능하게 한다.
이때, 추가적인 금속기판(120)이 본딩된 후 가열 또는 가압하여 추가되는 금속기판(120)과 수평 절연층(320) 및 처음의 금속기판(100) 상호간의 견고한 본딩(Bonding) 결합이 가능하게 하는 것이 바람직하다.
상기 패턴 오픈단계(S400)는, 슬롯에 충진되어 있는 수직 절연층(310)이 노출되도록 금속기판(100)의 타면을 가공하여 상기 금속기판에 형성된 수직 절연층의 패턴을 오픈하도록 구성된다.
이와 같이 상기 패턴 오픈단계(S400)에서 금속기판(100)의 타면, 즉 폴리머가 충진되던 방향의 반대쪽에 있는 금속기판 표면을 가공하여, 일정 두께만큼 제거함으로써 금속기판에 형성되는 수직 절연층(310)의 패턴이 노출되게 함으로써, 금속기판의 각 영역들이 수직 절연층에 의해 전기적으로 분리된 형태를 구현할 수 있게 한다.
이후, 상기 캐비티 형성단계(S500)에서는 수직 절연층이 노출된 쪽의 반대 쪽, 즉 추가적인 금속기판이 수평 절연층에 본딩 되어 있는 상부에서 아래를 향하여 오목하게 파인 캐비티(Cavity)(400)를 형성하여 광소자 칩(500)의 탑재가 가능하게 한다.
이와 같이, 수직 및 수평 절연층이 형성된 금속기판에 캐비티(400)를 형성하는 것은 종래에 수직 절연층이 형성된 금속기판에 캐비티를 형성하기 위해 가공하던 것과 동일한 다양한 가공 공정에 의해 형성될 수 있는바, 그 상세한 설명은 생략한다.
다만, 종래에 수직 절연층이 형성된 금속기판에 캐비티를 형성할 경우에는 수직 절연층에 의해 전기적으로 분리된 두 개의 전극만을 구현할 수 있었지만, 본 발명에 따른 캐비티 형성단계(S500)에서는 캐비티(400)가 수평 절연층(320)을 관통하도록 형성함으로써, 캐비티의 상부 양 측에 있는 두 개의 전극과, 캐비티의 하부 양 측에 있는 두 개의 전극이 모두 전기적으로 분리된 형태를 구현할 수 있게 되므로, 서로 다른 구동전압으로 구동되는 멀티 칩의 탑재나 다수의 전극이 요구되는 다 핀(Pin) 반도체 칩의 탑재가 가능한 형태의 금속기판을 형성할 수 있게 된다.
상기 도금 단계(S600)에서는, 캐비티가 형성되어 적어도 두 개 이상의 전극이 수평 및 수직 절연층에 의해 상호 전기적으로 분리되어 있는 금속기판을 광소자가 사용되는 용도에 적합하게 도금처리하도록 구성된다.
그에 따라, 금속기판에 탑재되어 사용하고자 하는 광소자의 용도에 따라 Ni/Ag, Ni/Au, Cu/Ag, Cu/Au 등 다양한 도금을 캐비티 내부와 금속기판의 전면 또는 후면 등에 처리하게 된다. 이처럼 절연층과 캐비티가 형성된 금속기판에 필요에 따른 도금을 처리하는 것은 종래의 도금 공정과 동일한바, 그 상세한 설명은 생략한다.
또한, 도 4에 도시된 바와 같이 상기 캐비티 형성단계에서는 수직 절연층이 노출된 쪽의 반대 쪽, 즉 추가적인 금속기판이 수평 절연층에 본딩 되어 있는 상부에서 아래를 향하여 오목하게 파인 캐비티(Cavity)를 형성하도록 구성될 수 있음은 물론, 도 10에 도시된 바와 같은 본 발명의 다른 실시예처럼, 패턴을 오픈 시킨 후 금속기판을 회전시켜 오픈된 패턴을 상부로 향하게 하는 금속기판 회전단계(S700)와, 오픈된 수직 절연층의 상부에서 아래를 향하여 캐비티를 형성하는 캐비티 형성단계(S800)와, 금속기판에 솔더링 단자를 형성하는 솔더링 단자 형성단계(S900)를 더 포함하여 구성될 수도 있다.
이때, 필요에 따라 캐비티 내부 및 솔더링(Soldering) 단자에 도금 처리하거나, 캐비티는 제외하고 솔더링 단자(620)만 도금 처리할 수도 있음은 물론이다.
이와 같이 금속기판에 다수개의 캐비티를 형성하고 금속기판 자체에 솔더링 단자(620)를 형성함으로써 다수의 광소자가 탑재되어 있는 COB(Chip On Board) 제품을 용이하게 제작할 수 있게 되며, 이처럼 형성된 COB 제품은 필요에 따라 직렬이나 병렬 또는 직병렬 혼합 구조를 갖게 하여 다양한 용도에 적합한 광디바이스를 구현할 수 있게 된다.
이와 같이 단일의 금속기판에 적어도 하나 이상의 슬롯을 형성하여 수직 절연층(310)을 형성하고, 추가적인 금속기판을 적재하기 전에 수평 절연층(320)을 형성하여 수직 절연층과 수평 절연층이 금속기판에 다양한 형태로 형성되게 함으로써, 도 5에 도시된 바와 같이 Lateral Chip 용 광소자 금속기판과 Vertical Chip 용 광소자 금속기판 또는 Flip Flop 용 광소자 금속기판 등 다양한 유형의 광소자용 금속기판을 형성할 수 있게 된다.
또한, 도 7에 도시된 바와 같이 하나의 광소자용 금속기판(100)에 두 종류 이상의 광소자용 칩(500)이 탑재되고 와이어(510)로 연결되어 있는 각 광소자용 칩의 개별적인 구동조건이 상이할 경우에도, 본 발명에 따라 다수의 전극이 수직 절연층(310)과 수평 절연층(320)에 의해 전기적으로 분리되어 있는 경우에는, 각 광소자용 칩의 개별적인 구동조건에 적합한 전극을 가할 수 있게 되므로 멀티 팁(Multi Chip)의 탑재가 가능하게 된다.
그에 따라, 도 7에 도시된 바와 같이 하나의 금속기판에 2.5V에서 구동하는 레드 칩(Red Chip)과 3.0V에서 구동하는 블루 칩(Blue Chip)이 모두 탑재되더라도, 각 칩에 영향을 주지 않으면서 개별적인 구동전압을 인가할 수 있게 된다.
또한, 도 8에 도시된 바와 같이 다 핀(Pin) 반도체(500)를 탑재하기 위한 경우에도 각 핀(Pin)에 인가되는 전기적 신호가 상호 영향을 미치지 않도록 다양한 형태로 절연된 금속기판을 구현할 수 있게 된다.
또한, 도 9에 도시된 바와 같이 UV LED의 경우에도 수평 절연층이 구비됨으로써, UV 투과율이 좋은 글래스(Glass) 재질의 윈도우(Window)(600)에 접합되는 솔더링 층(620)과 하부의 전극층(310)을 절연시킬 수 있게 되므로, 글래스 재질의 윈도우에 금속기판을 부착하기 위한 금속접합(Soldering) 공정이 이루어지더라도 하부 전극층에 미치는 영향을 최소화할 수 있게 된다.
이상에서는 본 발명에 대한 기술사상을 첨부 도면과 함께 서술하였지만 이는 본 발명의 바람직한 실시예를 예시적으로 설명한 것이지 본 발명을 한정하는 것은 아니다. 또한 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 이라면 누구나 본 발명의 기술적 사상의 범주를 이탈하지 않는 범위 내에서 다양한 변형 및 모방이 가능함은 명백한 사실이다.
100 - 금속기판 200 - 슬롯
300 - 충진재 310 - 수직 절연층
320 - 수평 절연층 400 - 캐비티
500 - 광소자 칩 600 - 윈도우
620 - 솔더링 단자

Claims (8)

  1. 삭제
  2. 금속기판의 일면에 일정 깊이로 수직하게 파인 적어도 하나 이상의 슬롯(Slot)을 형성하는 슬롯 형성단계;
    상기 슬롯과 슬롯이 형성된 금속기판의 일면 전체에 걸쳐 폴리머(Polymer)를 충진시켜 절연층을 형성하는 폴리머 충진단계;
    상기 금속기판의 일면 전체 형성된 폴리머의 상부에 추가적인 금속기판을 결합시키는 금속기판 추가 본딩단계;
    수직하게 가공된 슬롯에 충진되어 있는 폴리머가 노출되도록 상기 금속기판의 타면을 가공하는 패턴 오픈단계; 및
    상기 추가 금속기판이 결합되어 있는 금속기판의 일면에 광소자용 칩의 탑재가 가능하도록 오목하게 파인 캐비티(Cavity)를 형성하는 캐비티 형성단계;를 포함하며,
    상기 슬롯 형성단계에서는 금속기판에 형성되는 슬롯의 폭을 증감시키거나 위치를 변경하여 수직 절연층의 두께를 증감시키거나 위치를 변경하는 것을 특징으로 하는 수직 및 수평 절연층의 형성이 가능한 광소자용 금속기판의 제조방법.
  3. 제2항에 있어서,
    상기 폴리머 충진단계는, 각 슬롯에 폴리머를 충진시켜 수직 절연층을 형성함과 더불어, 상기 슬롯이 형성되어 있는 금속기판의 일면 전체에 수평하게 폴리머를 도포함으로써 수평 절연층을 함께 형성하도록 구성되는 것을 특징으로 하는 수직 및 수평 절연층의 형성이 가능한 광소자용 금속기판의 제조방법.
  4. 제3항에 있어서,
    상기 패턴 오픈단계는, 폴리머가 충진되던 방향의 반대쪽에 있는 금속기판 표면을 가공하여 수직 절연층의 패턴을 노출시킴으로써, 금속기판의 각 영역들이 수직 절연층에 의해 전기적으로 분리된 형태를 구현할 수 있게 하는 것을 특징으로 하는 수직 및 수평 절연층의 형성이 가능한 광소자용 금속기판의 제조방법.
  5. 제4항에 있어서,
    상기 캐비티 내부와 금속기판의 외주 표면을 도금처리하는 도금 단계;를 더 포함하는 것을 특징으로 하는 수직 및 수평 절연층의 형성이 가능한 광소자용 금속기판의 제조방법.
  6. 제4항에 있어서,
    상기 패턴 오픈단계에서 패턴을 오픈 시킨 후 금속기판을 회전시켜 오픈된 패턴을 상부로 향하게 하는 금속기판 회전단계;를 더 포함하고,
    상기 캐비티 형성단계에서는 오픈된 수직 절연층의 상부에서 아래를 향하여 캐비티를 형성하도록 구성되는 것을 특징으로 하는 수직 및 수평 절연층의 형성이 가능한 광소자용 금속기판의 제조방법.
  7. 제6항에 있어서,
    상기 금속기판에 솔더링 단자를 형성하는 솔더링 단자 형성단계;를 더 포함하는 것을 특징으로 하는 수직 및 수평 절연층의 형성이 가능한 광소자용 금속기판의 제조방법.
  8. 제2항 내지 제7항 중 어느 한 항의 방법에 의해 제조된 광소자용 금속기판.
KR1020150076179A 2015-05-29 2015-05-29 수직 및 수평 절연층의 형성이 가능한 광소자용 금속기판 및 그 제조방법 KR101656820B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150076179A KR101656820B1 (ko) 2015-05-29 2015-05-29 수직 및 수평 절연층의 형성이 가능한 광소자용 금속기판 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150076179A KR101656820B1 (ko) 2015-05-29 2015-05-29 수직 및 수평 절연층의 형성이 가능한 광소자용 금속기판 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR101656820B1 true KR101656820B1 (ko) 2016-09-12

Family

ID=56950459

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150076179A KR101656820B1 (ko) 2015-05-29 2015-05-29 수직 및 수평 절연층의 형성이 가능한 광소자용 금속기판 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101656820B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101086014B1 (ko) 2011-06-27 2011-11-22 (주)포인트엔지니어링 고방열성 광소자용 기판 및 그 제조방법
KR20120140454A (ko) * 2011-06-21 2012-12-31 (주)포인트엔지니어링 판상체 형태의 ｌｅｄ 어레이 기판 제조 방법 및 이에 의해 제조된 ｌｅｄ 어레이 기판
KR20130036970A (ko) * 2011-10-05 2013-04-15 (주)포인트엔지니어링 캔 패지키 타입의 광 디바이스 제조 방법 및 이에 의해 제조된 광 디바이스
KR101353392B1 (ko) 2013-02-07 2014-01-21 (주)포인트엔지니어링 광 디바이스 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120140454A (ko) * 2011-06-21 2012-12-31 (주)포인트엔지니어링 판상체 형태의 ｌｅｄ 어레이 기판 제조 방법 및 이에 의해 제조된 ｌｅｄ 어레이 기판
KR101086014B1 (ko) 2011-06-27 2011-11-22 (주)포인트엔지니어링 고방열성 광소자용 기판 및 그 제조방법
KR20130036970A (ko) * 2011-10-05 2013-04-15 (주)포인트엔지니어링 캔 패지키 타입의 광 디바이스 제조 방법 및 이에 의해 제조된 광 디바이스
KR101353392B1 (ko) 2013-02-07 2014-01-21 (주)포인트엔지니어링 광 디바이스 및 그 제조방법

Similar Documents

Publication Publication Date Title
US20140113392A1 (en) Package substrate for optical element and method of manufacturing the same
CN104937732A (zh) Led金属基板封装及其制造方法
KR102330402B1 (ko) 반도체 장치 및 그 제조 방법
TW201240164A (en) Light-emitting diode light bar and the method for manufacturing the same
KR20170085042A (ko) 광전자 반도체 부품 및 광전자 반도체 부품의 제조 방법
TWI416773B (zh) 發光二極體製造方法
KR20130009188A (ko) 광 디바이스용 기판
TW201801273A (zh) 具有單列直插引線模塊的半導體功率器件及其製備方法
CN102646774A (zh) 发光二极管元件及其制作方法
US11315844B2 (en) Electronic device mounting board, electronic package, and electronic module
EP2228842B1 (en) Light emitting device package
US20160099235A1 (en) Method of manufacturing a single light-emitting structure
EP2639841B1 (en) Light-emitting device, and method for manufacturing circuit board
US20140301069A1 (en) Light emitting diode light tube
KR20130068107A (ko) 구동회로 및 전원회로 일체형 광 디바이스 및 이에 사용되는 광 디바이스 기판 제조 방법과 그 기판
US20100065874A1 (en) Light emitting device
KR101656820B1 (ko) 수직 및 수평 절연층의 형성이 가능한 광소자용 금속기판 및 그 제조방법
JP7154684B2 (ja) 照明装置
US20120106171A1 (en) Led package structure
KR101304748B1 (ko) 발광 다이오드용 패키지, 발광 다이오드, 및 발광 다이오드용 패키지의 제조 방법
US20130069092A1 (en) Light-emitting diode and method manufacturing the same
US9666558B2 (en) Substrate for mounting a chip and chip package using the substrate
TWI565101B (zh) 發光二極體封裝體及其製造方法
US8994046B2 (en) Light emitting diode device for clamping electrically conductive element
KR100726139B1 (ko) 측면형 발광다이오드 패키지 및 그 제조방법

Legal Events

Date Code Title Description
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20191008

Year of fee payment: 4