KR20170085042A - 광전자 반도체 부품 및 광전자 반도체 부품의 제조 방법 - Google Patents

광전자 반도체 부품 및 광전자 반도체 부품의 제조 방법 Download PDF

Info

Publication number
KR20170085042A
KR20170085042A KR1020177012835A KR20177012835A KR20170085042A KR 20170085042 A KR20170085042 A KR 20170085042A KR 1020177012835 A KR1020177012835 A KR 1020177012835A KR 20177012835 A KR20177012835 A KR 20177012835A KR 20170085042 A KR20170085042 A KR 20170085042A
Authority
KR
South Korea
Prior art keywords
carrier
semiconductor chip
parts
ceramic layer
semiconductor component
Prior art date
Application number
KR1020177012835A
Other languages
English (en)
Other versions
KR102407430B1 (ko
Inventor
토마스 슈바르츠
프랑크 징어
Original Assignee
오스람 옵토 세미컨덕터스 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오스람 옵토 세미컨덕터스 게엠베하 filed Critical 오스람 옵토 세미컨덕터스 게엠베하
Publication of KR20170085042A publication Critical patent/KR20170085042A/ko
Application granted granted Critical
Publication of KR102407430B1 publication Critical patent/KR102407430B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/641—Heat extraction or cooling elements characterized by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/642—Heat extraction or cooling elements characterized by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/647—Heat extraction or cooling elements the elements conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/505—Wavelength conversion elements characterised by the shape, e.g. plate or foil

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

광전자 반도체 부품(1)은 캐리어 상부면(23) 및 캐리어 하부면(24)를 갖춘 캐리어(2)를 포함한다. 복수의 발광 반도체 칩(3)은 캐리어 상부면(23) 상에 장착된다. 둘 이상의 전기 접촉 패드(4)는 캐리어 하부면(24) 상에 위치한다. 캐리어(2)는 금속 코어(25)를 가지며, 상기 금속 코어(25)는 캐리어(2)의 두께의 60% 이상을 차지하고 캐리어(2)의 기계적 강성의 70% 이상 정도로 기여한다. 금속 코어(25)는 세라믹층(26)으로 적어도 부분적으로 직접 코팅되고, 그 두께는 100 ㎛ 이하이다. 세라믹층(26)은 금속층(27)으로 곳곳에 직접 코팅된다. 반도체 칩(3)은 금속층(27)을 통해 접촉 패드(4)에 전기적 연결된다.

Description

광전자 반도체 부품 및 광전자 반도체 부품의 제조 방법{Optoelectronic semiconductor component and method for producing an optoelectronic semiconductor component}
광전자 반도체 부품이 개시된다. 또한, 그러한 광전자 반도체 부품의 제조 방법이 개시된다.
공개 공보 US 2014/0293554 Al에는 전기적 절연 세라믹 코팅을 갖춘 금속 기판이 개시된다.
해결하려는 과제는 외부 캐리어에 대해 낮은 열저항을 갖는 광전자 반도체 부품을 개시하는 것이다.
이러한 목표는 그 중에서도 특히, 독립항의 특징을 갖는 광전자 반도체 부품 및 방법에 의해 달성된다. 바람직한 추가의 개선은 종속항의 대상이다.
적어도 하나의 실시예에 따르면, 광전자 반도체 부품은 캐리어를 포함한다. 캐리어는 캐리어 상부면 및 이와 반대편에 놓이는 캐리어 하부면을 갖는다. 캐리어 상부면 및 캐리어 하부면은 바람직하게는 캐리어의 주요 면이다. 캐리어 상부면 및/또는 캐리어 하부면은 평평하고 평면으로 설계될 수 있다. 캐리어가 수 개의 캐리어 부품들로 구성되는 것이 가능하다. 이와 다른 방법으로는, 캐리어는 일체로 형성될 수 있다.
적어도 하나의 실시예에 따르면, 반도체 부품은 하나 이상의 발광 반도체 칩을 포함한다. 발광은 반도체 칩이 300 nm 또는 400 nm 또는 430 nm 이상 및/또는 950 nm 또는 680 nm 또는 550 nm 또는 495 nm 이하에서 최대 강도의 파장을 갖는 방사선을 방출하는 것을 의미할 수 있다. 특히, 발광 반도체 칩은 청색광을 방출하는 발광 다이오드이다.
반도체 부품이 방사선 생성에 제공되지 않는 추가적인 반도체 칩을 갖는 것이 선택적으로 가능하다. 이러한 종류의 반도체 칩은 예를 들어 정전기 방전으로부터의 손상에 대한 보호 다이오드이거나 어드레싱(addressing) 칩 또는 제어 칩이다. 단지 발광 반도체 칩만이 하기에서 더 상세하게 고려되며 반도체 칩이라는 용어는 하기의 각각의 경우에서 발광 반도체 칩을 설명한다.
적어도 하나의 실시예에 따르면, 반도체 칩은 캐리어 상부면 상에 장착된다. 예를 들어, 반도체 칩을 납땜하거나 또는 특히 전기 전도성 방식으로 접착시킨다.
적어도 하나의 실시예에 따르면, 반도체 부품은 캐리어 하부면 상에 둘 이상의 전기 접촉 패드를 갖는다. 전기 접촉 패드는 서로 전기적으로 직접 연결되지 않는다. 예를 들어, 접촉 패드 중 하나를 양극 접점으로서 설정하고 접촉 패드 중 다른 하나를 음극 접점으로서 설정한다. 반도체 부품은 전기 접촉 패드를 통해 외부에서 전기적 접촉될 수 있으며, 예를 들어 이는 회로판 상에 전기적으로 및 바람직하게는 동시에 기계적으로도 장착될 수 있다.
적어도 하나의 실시예에 따르면, 모든 전기 접촉 패드는 캐리어 하부면 상에 위치한다. 이는 광전자 반도체 부품이 표면-실장 가능하고, 따라서 SMT 부품이라는 것을 의미할 수 있다.
적어도 하나의 실시예에 따르면, 캐리어는 금속 코어를 갖는다. 금속 코어는 바람직하게는 균질한, 단단한, 모놀리식(monolithic) 재료이다. 금속 코어는 순수 금속 또는, 바람직하게는, 금속 합금으로 형성될 수 있다. 금속 코어는 전기 전도성이다.
적어도 하나의 실시예에 따르면, 금속 코어는 캐리어의 전체 두께 중 40% 또는 60% 또는 80% 또는 90% 이상을 차지한다. 캐리어의 전체 두께는 특히 캐리어 상부면에 직교하는 방향으로 결정되어야 한다. 다른 방법으로는 또는 부가적으로, 캐리어의 금속 코어는 캐리어의 기계적 강성의 50% 또는 70% 또는 85% 또는 95% 이상의 정도로 기여한다. 즉, 또한, 금속 코어는 캐리어를 안정화 또는 실질적으로 안정화시키는 부품을 나타낸다. 또한, 캐리어의 운반 특성은 금속 코어에 기인한다. 이 경우, 캐리어의 다른 부품은 캐리어의 지지력의 증가에 관계 없이 다른 주요한 기능을 갖는다.
적어도 하나의 실시예에 따르면, 금속 코어는 세라믹층으로 곳곳에 또는 완전히 코팅된다. 세라믹층은 바람직하게는 금속 코어와 직접적으로 접촉한다. 세라믹층은 전기적으로 절연된, 열적으로 충분히 전도성 층이다. 특히, 세라믹층은 전기적 절연을 위해 구성되며, 이는 광전자 반도체 부품을 의도한대로 사용하는 경우, 세라믹층이 전기적 절연층으로서 역할을 함을 의미한다.
적어도 하나의 실시예에 따르면, 세라믹층은 2 ㎛ 또는 5 ㎛ 또는 8 ㎛ 이상의 두께를 갖는다. 다른 방법으로는 또는 부가적으로, 세라믹층의 두께는 100 ㎛ 또는 50 ㎛ 또는 20 ㎛ 또는 15 ㎛ 이하이다. 세라믹층이 복수의 세라믹 입자, 예를 들어 AlN 입자로 구성되는 것이 가능하다. 세라믹 입자의 평균 직경은 바람직하게는 10 nm 또는 50 nm 이상 및/또는 500 nm 또는 250 nm 또는 120 nm 이하이다. 이러한 세라믹층은, 예를 들어 공개 공보 US 2014/0293554 Al로부터 알려져 있으며, 세라믹층과 관련하여 그 개시 내용은 다시 참조로서 포함된다.
적어도 하나의 실시예에 따르면, 금속층은 세라믹층의 곳곳에 도포된다. 금속층은 바람직하게는 세라믹층과 직접적으로 물리적 접촉한다. 금속층은 특히 바람직하게는 세라믹층을 단지 불완전하게 피복한다.
적어도 하나의 실시예에 따르면, 반도체 칩은 금속층을 통해 전기 접촉 패드에 전기적 연결된다. 이는 접촉 패드로부터 반도체 칩까지의 전류가 적어도 부분적으로 금속층을 통해 전도된다는 것을 의미한다. 이 경우, 예를 들어 본드 와이어를 통한 추가적인 전기적 연결이 존재할 수 있다.
적어도 하나의 일 실시예에 따르면, 광전자 반도체 부품은 캐리어 상부면 및 이와 반대편에 놓이는 캐리어 하부면을 갖춘 캐리어를 포함한다. 수 개의 발광 반도체 칩은 캐리어 상부면 상에 장착된다. 반도체 부품의 외부 전기 접촉을 위한 둘 이상의 전기 접촉 패드는 캐리어 하부면 상에 위치한다. 캐리어는 금속 코어를 가지며, 금속 코어는 캐리어 두께의 60% 이상을 차지하고 캐리어의 기계적 강성의 70% 이상의 정도로 기여한다. 금속 코어는 적어도 부분적으로 세라믹층으로 직접 코팅되며, 그 두께는 100 ㎛ 이하이다. 세라믹층은 금속층으로 곳곳에 직접 코팅된다. 반도체 칩은 금속층을 통해 접촉 패드에 전기적 연결된다.
금속 코어의 전기적 절연을 세라믹층에 의해 달성할 수 있으며, 금속 코어는 열 전도성으로 접촉 가능하게 유지된다. 반도체 부품의 저비용 제조, 특히 QFN-유사 제조를 이에 의하여 실현시킬 수 있다. 또한, 반도체 칩은 캐리어 상부면 상에 공간적으로 밀접하게 배열되고 직렬로 연결될 수 있다. 이러한 반도체 부품은 자동차 부문, 예를 들어, 전조등으로서, 특히 전면 전조등으로서 사용될 수 있다.
이러한 반도체 부품에서, 반도체 칩 및 외부 장착면 사이의 효율적인 열의 분산 및 높은 열 전도도는 캐리어에 의해 존재한다. 이는 특히 세라믹층의 형태인 단지 얇은 절연층 및 고체 금속 코어, 예를 들어 알루미늄 또는 구리와 같은 열적으로 적절한 전도성 재료에 의해 달성된다. 동시에, 캐리어 하부면 및 전기 접촉 패드에 대한 전위의 분리는 전기적 절연 세라믹층에 의해 달성될 수 있다. 이러한 방식으로 간단한 설계 및 회로도가 장착 플랫폼, 예를 들어 금속 코어 회로판 또는 인쇄 회로판(간단히, PCBs)에서 달성될 수 있다. 이로 인해 반도체 부품을 외부 장착 플랫폼 상에 장착시키는 경우 캐리어 상의 개별 반도체 칩 사이의 거리는 더 이상 어떠한 중요한 역할을 하지 않는다. 특히 금속 코어용 재료로서 알루미늄 또는 구리의 사용으로 인해, 금속 코어 회로판 또는 인쇄 회로판에 대한 반도체 부품의 열 팽창 계수의 양호한 적응이 가능하다. 또한, 분리 공정에서 단지 비교적 작은 금속만이 소잉(sawing) 영역에 위치하므로, 분리시 반도체 부품의 생산 동안 높은 소잉 속도를 얻을 수 있다. 또한, 반도체 부품의 제조를 비용-효율적으로 실현시킬 수 있다.
적어도 하나의 실시예에 따르면, 캐리어는 정확히 3개 또는 정확히 2개 또는 정확히 4개 또는 4개 초과의 캐리어 부품으로부터 형성된다. 모든 캐리어 부품은 바람직하게는 본원에서 공통된 평면에 위치한다. 또한, 캐리어 부품은 바람직하게는 서로로부터 일정 거리로 떨어져 배열되는데, 이는 캐리어 부품이 접촉하지 않는다는 것을 의미한다.
적어도 하나의 실시예에 따르면, 반도체 칩, 특히 모든 반도체 칩은 캐리어 부품 중 가장 큰 것에 배열된다. 이 경우, 가장 큰 캐리어 부품은 특히 캐리어 부품 중 중간 부분이다.
적어도 하나의 실시예에 따르면, 접촉 패드는 캐리어 부품 중 두 개의 더 작은 부품 상에 장착된다. 접촉 패드가 위치하는 이들 더 작은 캐리어 부품은 바람직하게는 외부에 놓이는 캐리어 부품이다. 특히, 반도체 칩을 갖춘 가장 큰 캐리어 부품은 두 개의 외측 캐리어 부품 사이에 위치할 수 있다.
적어도 하나의 실시예에 따르면, 모든 캐리어 부품의 캐리어 상부면 및/또는 캐리어 하부면은 공통된 평면에 놓인다. 이 경우 캐리어 상부면 및 캐리어 하부면 모두는 바람직하게는 평평하고 평면으로 형성된다.
적어도 하나의 실시예에 따르면, 각각의 캐리어 부품의 세라믹층은 관련된 금속 코어 주위의 단일의, 코히런트(coherent) 폐쇄층이다. 이는 캐리어 상부면에 수직인 각각의 단면에서 또는 적어도 캐리어의 세로축을 따라 캐리어 상부면에 수직인 각각의 단면에서 볼 때 모두 적용된다. 위에서 볼 때, 세로축은 예를 들어 캐리어의 가장 긴 대칭 선이다. 따라서, 세로축은 캐리어 상부면의 평면도에서 볼 때 캐리어의 가장 긴 중심 선일 수 있다.
적어도 하나의 실시예에 따르면, 모든 캐리어 부품의 금속 코어는 동일한 반제품, 특히 판금 반제품으로부터 형성된다. 금속 코어를 형성하기 위한 성형은 예를 들어 천공, 에칭, 소잉 및/또는 레이저 절단을 통해 이루어진다. 금속 코어가 동일한 판금 제품으로부터 형성되기 때문에, 모든 금속 코어는 바람직하게는 동일한 재료 조성 및 두께를 갖는다.
적어도 하나의 실시예에 따르면, 반도체 칩이 장착되는 캐리어 부품은 전기 접촉 패드가 없다. 즉, 반도체 칩이 위치하는 이 캐리어 부품은 외부로의 반도체 부품의 전기적 접촉을 위해 제공되지 않는다.
적어도 하나의 실시예에 따르면, 캐리어 부품 각각의 캐리어 상부면은 관련된 캐리어 하부면보다 큰 면적을 가지며 그 반대도 마찬가지이다. 이 경우 캐리어 하부면은 바람직하게는 축소된 캐리어 상부면이다. 즉, 캐리어 상부면 및 캐리어 하부면은 스케일링 계수(scaling factor)를 통해 서로의 위에 합동으로 위치할 수 있다.
적어도 하나의 실시예에 따르면, 인접한 캐리어 부품은 관련된 캐리어 하부면 상에서보다 캐리어 상부면 상에서 각각 더 작은 간격을 갖는다. 이는 예를 들어, 캐리어 상부면 상의 상응하는 인접한 캐리어 부품 사이의 틈이 캐리어 하부면 상에서보다 더 작은 폭을 갖는다는 점에서 달성된다. 이는 예를 들어, 캐리어 부품이 두 개의 대향하는 면으로부터 형성되는 반제품의 에칭에 의해 실현될 수 있다.
적어도 하나의 실시예에 따르면, 캐리어 부품은 하나 이상의 주조체를 통해 서로 기계적으로 고정 연결된다. 이는 의도한대로 반도체 부품을 사용할 때, 캐리어 부품이 포팅 본체(potting body)로부터 분리되지 않으며 그 반대도 마찬가지인 것을 의미한다. 따라서, 기계적 무결성이 포팅 본체에 의해 이루어진다.
적어도 하나의 실시예에 따르면, 캐리어 부품과 함께 하나 이상의 포팅 본체는 반도체 부품의 기계적 지지 구성요소를 나타낸다. 이 경우, 반도체 부품의 다른 요소는 기계적 안정화에 기여하지 않거나 또는 단지 부수적인 정도로만 기여한다.
적어도 하나의 실시예에 따르면, 모든 캐리어 하부면은 포팅 본체와 동일 평면에서 종결된다. 이에 의해, 평평한 장착면을 제조할 수 있다. 장착면은 캐리어 하부면 및 포팅 본체의 하부면을 포함한다.
적어도 하나의 실시예에 따르면, 반도체 부품은 광-불투과성 제1 포팅 본체를 갖는다. 제1 포팅 본체는 바람직하게는 캐리어 상부면 및 캐리어 하부면과 동일 평면에서 종결된다. 또한, 포팅 본체는 캐리어의 단부면과 동일 평면에서 종결될 수 있으며, 단부면은 캐리어 하부면 및 캐리어 상부면을 서로 연결시킨다. 이러한 동일 평면 마무리는 바람직하게는 25 ㎛ 또는 10 ㎛ 또는 5 ㎛ 또는 0.5 ㎛ 이하의 공차로 이루어진다. 즉, 이 경우, 제1 포팅 본체는 캐리어 부품이 또한 위치하는 캐리어 상부면에 수직한 방향의 영역으로 제한된다.
적어도 하나의 실시예에 따르면, 반도체 부품은 제2 포팅 본체를 갖는다. 제2 포팅 본체는 반도체 부품의 작동시 생성되는 방사선에 대해 반투명 또는 반사성으로 형성된다. 제2 포팅 본체는 캐리어의 단부면 및/또는 캐리어 상부면 및/또는 반도체 칩의 측면과 동일 평면에서 종결될 수 있다. 캐리어 상부면이 위치한 평면에서, 특히 위에서 볼 때 캐리어 부품 사이의 영역에서 제2 포팅 본체는 제1 포팅 본체와 직접 접촉할 수 있다.
적어도 하나의 실시예에 따르면, 반도체 부품은 세 개 이상 또는 5개 이상의 발광 반도체 칩을 갖는다. 반도체 칩, 바람직하게는 모든 발광 반도체 칩은 전기적으로 직렬로 연결된다.
적어도 하나의 실시예에 따르면, 반도체 칩이 장착된 캐리어 부품의 캐리어 상부면 상의 금속층은 전기 전도체 트랙 및/또는 전기 연결면으로 구조화된다. 예를 들어, 이 경우, 정확히 반도체 칩 중 하나는 각각의 전기 연결면 상에 장착된다.
적어도 하나의 실시예에 따르면, 전기 연결면은 관련된 캐리어 부품의 캐리어 하부면으로부터 전기적 절연된다. 이 전기적 절연은 한편으로는 연결면으로의 구조화에 의해 및 다른 한편으로는 전기적 절연 세라믹층에 의해 달성될 수 있다.
적어도 하나의 실시예에 따르면, 반도체 칩은 두 개의 대향하는 주요 면 각각에 전기적 접촉된다. 예를 들어, 주요 면 중 하나는 평평한 전기 접점으로서 설계되고 다른 주요 면은 예를 들어 본드 와이어를 위한 연결 영역을 포함한다. 또한, 반도체 칩이 플립 칩인 것이 가능하다. 이 경우, 반도체 칩은 두 개의 상이한 전기 연결면 상에 장착되고 이들에 전기적 연결될 수 있다. 또한 플립 칩의 경우, 반도체 칩이 임의의 연결면에 전기적 연결되지 않는 것도 가능하다. 이는 연결면이 기계적 부착면으로서 부가적으로 또는 독점적으로 사용되고 전기 접촉이 예를 들어 본드 와이어를 통해서만 일어나는 경우일 수 있다.
적어도 하나의 실시예에 따르면, 반도체 부품은 하나 이상의 발광판을 갖는다. 발광판을 별도로 제조할 수 있다. 이는 발광판이 그의 형상에 대하여 반도체 부품의 다른 구성요소로부터 별도로 제조된다는 것을 의미할 수 있다. 특히, 발광판은 기계적으로 자립식(self-supporting)이며 반도체 부품 내에 기계적 자립 상태로 만들어질 수 있다.
적어도 하나의 실시예에 따르면, 각각의 경우에서 정확히 발광판 중 하나는 정확히 반도체 칩 중 하나와 관련된다. 즉, 반도체 칩과 발광판 사이에 명백한 연관성이 존재한다. 다른 방법으로는, 하나의 발광판이 수 개의 반도체 칩과 관련될 수 있다.
적어도 하나의 실시예에 따르면, 위에서 볼 때 발광판 각각은 반도체 칩 중 하나 위에 합동으로 놓인다. 인접한 발광판이 접촉하지 않는 것이 바람직하다. 발광판은 관련된 반도체 칩의 광을 더 긴 파장의 광으로 부분적으로 또는 완전히 전환하기 위해 각각 구성된다. 특히, 녹색, 황색 및/또는 적색광이 발광판을 통해 생성된다. 반도체 칩으로부터의 직접적인 빛과 발광 재료의 더 긴 파장의 빛은 혼합되어 혼합 색상의 광, 특히 백색광을 제공할 수 있다.
적어도 하나의 실시예에 따르면, 발광판은 캐리어로부터 멀어지는 방향으로 포팅 본체와 동일 평면에서 종결된다. 이 경우, 반도체 부품의 상부면은 포팅 본체와 함께 발광판에 의해 형성된다.
적어도 하나의 실시예에 따르면, 발광판은 10 ㎛ 또는 25 ㎛ 이상 및/또는 500 ㎛ 또는 250 ㎛ 또는 75 ㎛ 이하의 두께를 갖는다. 또한, 발광판은 바람직하게는 관련된 반도체 칩에 가까이 위치한다. 이 경우, 관련된 반도체 칩과 발광판 사이의 평균 거리는 바람직하게는 25 ㎛ 또는 10 ㎛ 또는 5 ㎛ 이하이다. 예를 들어, 발광판은 실리콘에 의해 관련된 반도체 칩에 부착된다. 발광판은 발광 입자 및 발광 입자가 매립되는 기지(matrix) 재료를 가질 수 있다. 다른 방법으로는, 발광판이 예를 들어 발광 세라믹으로부터 형성되는 것도 가능하다.
적어도 하나의 실시예에 따르면, 세라믹층은 반도체 칩이 장착되는 캐리어 부품의 캐리어 상부면으로 제한된다. 즉, 이 경우, 반도체 칩 및 관련된 캐리어 부품의 금속 코어 사이의 전기적 절연은 세라믹층으로 인해 존재한다. 따라서, 반도체 칩이 위치하지 않는 다른 캐리어 부품은 세라믹층이 없을 수 있다.
적어도 하나의 실시예에 따르면, 캐리어 부품 중 하나 또는 모든 캐리어 부품의 금속 코어에는 그 전체 둘레에 완전히 세라믹층이 제공된다. 즉, 이 경우, 금속 코어는 어떤 지점에서도 자유롭지 않다.
적어도 하나의 실시예에 따르면, 금속 코어는 알루미늄, 구리, 구리 합금 또는 알루미늄 합금으로 형성된다. 세라믹층은 바람직하게는 금속 코어의 주요 구성요소, 예를 들어 알루미늄 또는 구리를 갖는 세라믹으로부터 형성된다. 금속 코어가 알루미늄 코어인 경우, 세라믹은 예를 들어, 알루미늄 질화물 및/또는 알루미늄 산화물을 포함하거나, 또는 이들로 구성된다.
적어도 하나의 실시예에 따르면, 금속층은 금속층의 하나 또는 수 개의 부분층에, 하기에 명명된 하나 이상의 물질을 포함하거나 또는 이들로 구성된다: Al, Ag, Au, Cu, Ni, Pd, Pt.
적어도 하나의 실시예에 따르면, 캐리어 부품 각각은 캐리어 상부면으로부터 멀어지는 방향으로 처음에는 일정한 폭을 가지며 이에 후속하여, 캐리어 부품은 단면에서 볼 때 캐리어 하부면까지 점점 가늘어진다. 일정한 폭의 영역은 예를 들어 캐리어의 전체 두께의 10% 또는 20% 이상 및/또는 60% 또는 40% 이하로 영향을 미친다.
또한, 이러한 광전자 반도체 부품의 제조 방법이 개시된다. 따라서, 본 발명의 방법의 특징 또한 광전자 반도체 부품을 위해 개시되며 그 반대도 마찬가지이다.
적어도 하나의 실시예에서, 본 발명의 방법은 적어도 하기의 단계를 또는 하기의 단계만을 바람직하게는 나타낸 순서대로 포함한다:
- 금속 반제품을 공급하고 반제품을 에칭, 천공, 소잉, 절단 및/또는 레이저 처리에 의해 캐리어 조립체로 성형하여 금속 코어를 형성하는 단계,
- 캐리어 조립체의 금속 코어 상에 세라믹층을 제조하는 단계,
- 세라믹층 상에 금속층을 제조 및 구조화하여, 전기 접촉 패드를 또한 형성하는 단계,
- 반도체 칩을 적용하고 전기 접촉시키는 단계,
- 하나 이상의 포팅 본체를 제조하는 단계, 및
- 캐리어 조립체를 캐리어 및 광전자 반도체 부품으로 분리하는 단계.
적어도 하나의 실시예에 따르면, 캐리어 조립체는 캐리어 및 그 캐리어 부품뿐만 아니라 캐리어와 캐리어 부품을 서로 기계적으로 연결하는 연결 웹을 갖는다. 이들 연결 웹은 캐리어 조립체를 분리할 때 부분적으로 또는 완전히 제거되고/되거나 분할된다. 적어도 포팅 본체의 제조시까지, 캐리어 조립체는 연결 웹에 의해 기계적으로 안정화되며 단일 부품으로서 다루어질 수 있다. 연결 웹과는 다른 방법으로, 캐리어 및 캐리어 부품을 예를 들어 접착에 의하여 임시로 캐리어 필름 상에 장착시키는 것이 가능하다.
적어도 하나의 실시예에 따르면, 특히 연결 웹의 분할에 의해 반도체 부품으로 분리시 발생하는 표면을 제외하고, 캐리어 부품은 전체적으로 세라믹층과 함께 제공된다.
본원에서 기술된 광전자 반도체 부품을 도면과 실제적인 예시를 참조하여 이하에서 보다 상세히 설명한다. 동일한 참조 부호는 개별 도면에서 동일한 요소를 나타낸다. 그러나, 축척에 대한 참조는 나타나 있지 않지만, 오히려 개개의 요소는 이해를 돕기 위해 대규모 축척으로 과장되게 도시될 수 있다.
도 1 내지 도 5는 본원에서 기술된 광전자 반도체 부품의 실시예의 개략적인 도면을 도시한다.
광전자 반도체 부품(1)의 실시예가 도 1B의 평면도 및 도 1A의 세로축 L을 따른 단면도로 도시된다. 위에서 볼 때, 세로축 L은 캐리어(2) 및/또는 반도체 부품(1)의 가장 긴 중심축이다.
반도체 부품(1)은 캐리어(2)를 갖는다. 캐리어(2)는 서로 일정 거리로 이격된 세 개의 캐리어 부품(21a, 21b, 21c)에 의해 형성된다. 각각의 캐리어 부품(21a, 21b, 21c)은 금속 코어(25)를 포함한다. 세라믹층(26)은 각각의 금속 코어(25)에 적용된다. 단면에서 볼 때, 도 1A를 참조하면, 각각의 경우에서 세라믹층(26)은 관련된 금속 코어(25) 주위의 연속적인, 코히런트 폐쇄층이다. 금속층(27)은 각각의 세라믹층(26)에 적용된다. 금속층(27)은 예를 들어 적층 또는 전기 도금에 의해 제조된다.
캐리어(2)는 캐리어 하부면(24) 및 이와 반대편에 놓이는 캐리어 상부면(23)을 갖는다. 수 개의 발광 반도체 칩(3), 특히 발광 다이오드 칩은 캐리어 상부면(23) 상에 장착된다. 캐리어 상부면(23) 상에서 금속층(27)이 수 개의 전기 연결면(7)으로 구조화된다. 반도체 칩(3) 중 하나는 각각의 경우에 정확히 연결면(7) 중 하나 상에 장착되어 이 연결면(7)에 전기적으로 및 기계적으로 연결된다. 반도체 칩(3)의 연속적인 연결은 금속층(27)의 연결면(7)으로의 구조화를 통해 실현된다. 이 경우, 반도체 칩(3)은 세로축 L을 따라 볼 때 작은 캐리어 부품(21a, 21c) 사이의 중앙에 위치하는 가장 큰 캐리어 부품(21b)의 하부면(24)과 직접 접촉하지 않는다. 따라서, 중앙 캐리어 부품(21b)의 하부면은 무전위이다.
반도체 부품(1)의 전기적 접촉은 두 개의 외측 캐리어 부품(21a, 21c)에 의해 이루어진다. 그들의 하부면 상에는 반도체 부품(1)이 외부로 전기적 접촉될 수 있는 전기 접촉 패드(4)가 위치한다. 외부 장착 캐리어는 각각의 도면에 도시되지 않는다. 캐리어 부품(21a, 21c)의 중앙 캐리어 부품(21b)에 대한 전기적 연결은 본드 와이어(8)를 통해 이루어진다.
ESD 보호 다이오드(9)는 모든 다른 실시예와 마찬가지로 캐리어 부품 중 하나 상에 선택적으로 장착된다. ESD 보호 다이오드(9)는 반도체 칩(3)과 전기적으로 병렬로 연결된다.
위에서 본 도 1B에서는, 캐리어 조립체(20)가 수 개의 캐리어(2)와 함께 도시된다. 캐리어(2)의 주위에 이어진 쇄선은 특히 분리선 S를 나타내며, 이곳에서 캐리어 조립체(20)가 개별 캐리어(2)로 분리될 수 있다. 인접한 캐리어(2)는 완전히 도시되지 않은 연결 웹을 통해 서로 연결된다. 단지 연결 웹만이 분리선 S를 따라 위치하여, 예를 들어 소잉에 의해 개별 캐리어(2)로 분할시 약간 단단한, 특히 금속 및/또는 세라믹 재료가 관통된다. 캐리어(2) 및 반도체 부품(1)으로의 분리는 바람직하게는 도 1에 도시되지 않은 포팅 본체의 제조 후에 일어난다(또한 도 2 및 도 3과 비교).
캐리어 하부면(24)에서, 인접한 캐리어 부품(21a, 21b, 21c) 사이의 거리는 캐리어 상부면(23)에서보다 더 크다. 이는 예를 들어, 캐리어 상부면(23)과 캐리어 하부면(24)에서의 상이한 에칭 공정에 의해 실현될 수 있다. 캐리어 하부면(24)에서 캐리어 부품(21a, 21b, 21c) 사이의 더 큰 거리로 인해, 외부 장착 캐리어 상에서 더 우수한 위치설정 공차를 얻을 수 있다.
반도체 부품(1)을 제조하기 위해, 특히 금속 코어(25)의 재료의 반제품이 먼저 제공된다. 그 후, 이 반제품은 예를 들어, 하부면(24) 및 상부면(23)으로부터 에칭에 의하여 캐리어 조립체(20)로 구조화된다. 특히 이 두 개의 광 평면을 위해서는, 캐리어 조립체(20)의 주요 면으로부터의 각각의 면이 요구된다.
그 후, 세라믹층(26)이 적용되고 금속층(27)이 적용된다. 그 후, 금속층(27)이 특히 제3 광 평면을 통해 연결면(7)으로 구조화된다. 그 후, 반도체 칩(3) 및 선택적인 ESD 보호 다이오드(9)가 적용되고 본드 와이어(8)를 통해 전기적 연결된다.
반도체 칩(3)의 적용 및/또는 연결 후, 부품의 전기적 및/또는 광학적 시험이 여전히 캐리어 조립체(20)에서 수행될 수 있다. 선택적인 시험 후, 도 1에 도시되지 않은 포팅 본체를 제조하여, 이를 통해 캐리어 부품(21a, 21b, 21c)이 서로 기계적으로 고정 연결된다.
도 1에 도시되지 않은 포팅 본체의 제조 후, 분리선 S를 따라 예를 들어 소잉에 의해 분리가 일어난다. 따라서, 소잉은 실질적으로 단지 포팅 본체를 통해서만 일어난다.
도 2의 단면도에 도시된 실시예에서, 각각의 경우 별도의 발광판(6)이 반도체 칩(3)에 할당된다. 예를 들어, 발광판(6)과 함께 반도체 칩(3)에 의해 생성된 방사선을 통해 백색광을 제조할 수 있다. 발광판(6)은 모두 구성이 동일하거나 또는 상이한 발광 재료 또는 발광 재료의 혼합물을 또한 가질 수 있다. 발광판은 예를 들어 발광 입자가 첨가된 실리콘 판 또는 발광 세라믹 판이다.
모든 다른 실시예에 또한 존재할 수 있는 발광판(6)의 적용 후, 포팅 본체(5)를 제조한다. 포팅 본체(5)는 바람직하게는 생성된 빛에 대해 반투명하거나 또는 반사성이다. 포팅(5)을 기초 재료로서 예를 들어 열가소성 수지, 에폭시, 실리콘 또는 에폭시-실리콘 하이브리드 재료로부터 제조한다. 예를 들어, 흡수성 또는 바람직하게는 반사성 입자, 예를 들어 티타늄 이산화물을 포팅 본체(5)의 기초 재료에 첨가한다.
본드 와이어(8)는 바람직하게는 캐리어 상부면(23)으로부터 멀어지는 방향으로 발광판(6)을 넘지 않는다. 포팅 본체(5) 및 발광판(6)은 캐리어 상부면(23)으로부터 멀어지는 방향으로 서로 동일 평면에서 종결된다. 다른 방법으로는, 위에서 볼 때 포팅 본체(5)가 발광판(6)을 피복하는 것이 가능하다.
캐리어(2)의 단부면(22)에서, 포팅 본체(5) 및 외부 전도체 프레임 부품(21a, 21c)은 마찬가지로 서로 동일 평면에서 종결된다. 다른 방법으로는, 포팅 본체(5)가 측면 방향으로 캐리어 부품(21a, 21b, 21c)을 넘어 돌출될 수도 있으며, 위에서 볼 때 캐리어 부품(21a, 21b, 21c)은 사방이 포팅 본체(5)의 재료에 의해 완전히 둘러싸일 수 있다. 다른 모든 실시예에서도 상응하는 배열이 가능하다.
도 3의 단면도에 도시된 실시예에서, 반도체 부품(1)은 제1 포팅 본체(5a) 및 제2 포팅 본체(5b)를 갖는다. 예를 들어, 제1 포팅 본체(5a)는 예를 들어 어두운 또는 흑색 에폭시 재료 또는 열가소성 수지로부터 생성된 방사선에 불투과성이도록 설계된다. 반투명 또는 반사성 제2 포팅 본체(5b)는 도 2와 관련하여 설명된 바와 같이 설계될 수 있다.
제1 포팅 본체(5a) 및 제2 포팅 본체(5b)로의 분할로 인해, 기계적 특성 및 광학적 특성을 서로 개별적으로 최적화할 수 있다. 따라서, 예를 들어, 단면으로 볼 때 캐리어(2)와 같은 영역에 위치한, 제1 포팅 본체(5a)는 캐리어 부품들의 서로에 대한 기계적 연결을 위해 최적화된다.
그 외에는 도 3에 따른 실시예는 도 2에 도시된 실시예에 상응한다. 도 2 및 도 3의 도면과는 달리, 모든 다른 실시예에 있어서, 캐리어(2)의 단부면(22) 및 포팅 본체(5, 5a, 5b)의 측면이 장착면(10)에 기울어져 90°가 아닌 각도로 이어지는 것이 가능하다. 또한, 단부면(22)에서 또는 포팅 본체(5, 5a, 5b)의 측면에서 단차(step)를 형성하는 것도 가능하다. 이러한 기울어진 또는 단차가 있는 측면은, 예를 들어 반도체 부품(1)으로 분할하는 동안, 예를 들어 V자형 톱날로 소잉하거나 또는 예를 들어 상이한 폭의 톱날을 사용하는 두 개의 대향하는 면으로부터의 소잉에 의해 발생한다.
반도체 부품(1)의 다른 실시예가 세로축 L을 따른 단면도인 도 4A 및 위에서 본 도면인 도 4B에 도시된다. 도면을 간소화하기 위해, 포팅 본체는 도 4에 포함되지 않는다.
도 4에서, 가장 큰, 중앙 캐리어 부품(21b)만이 캐리어 상부면(23) 상의 금속 코어(25) 상에 세라믹층(26)과 함께 제공된다. 또한, 금속층(27)은 캐리어 상부면(23) 및 캐리어 하부면(24) 상에서만 연장되며, 캐리어 부품(21a, 21b, 21c)의 측면 상에 연장되지 않는다. 도 4에 따른 반도체 부품은 도 1의 반도체 부품과 유사하게 도시될 수 있다. 이와 달리, 바람직하게는 단지 두 개의 광 평면 및 하나의 섀도우 마스크가 필요하다.
단지 얇은 세라믹층(26)으로 인해, 한편으로는 전기적 절연을 달성할 수 있으며 다른 한편으로는 외부 열 싱크 또는 외부 장착 캐리어에 대한 캐리어(2)를 통한 열 저항이 낮다. 또한, 이로 인해, 캐리어 상부면(23) 상의 반도체 칩(3)의 더 높은 표면 밀도가 실현될 수 있다.
다음 실시예에서, 도 5A의 단면도 및 위에서 본 도 5B를 참조하면, 캐리어(2)가 일체로 형성된다. 캐리어 상부면(23)과 캐리어 하부면(24) 사이의 전기적 연결은 금속층(27)과 함께 제공되는 관통 구멍(28)을 통해 실현된다. 반도체 부품으로의 분리는 특히 분리 영역 S에서 노칭(notching) 및 파괴(breaking)에 의해 일어난다. 관통 구멍(28)은 제1 광 평면을 통해 제조될 수 있다. 연결면(7)은 제2 광 평면을 갖춘 금속층(27)으로부터 구조화될 수 있다.
도 1 내지 도 4의 실시예와는 다르게, 반도체 칩(3)이 장착되는, 단일 캐리어 부품의 하부면은 무전위가 아니다. 전기 접촉 패드(4)는 이 하부면(24) 상에 장착된다.
본원에서 기술된 발명은 실시예를 참조하는 설명에 의해 한정되지 않고, 오히려 본 발명은 특히 청구항의 모든 특징의 조합을 포함하는 모든 새로운 특징 및 모든 특징의 조합을 포함하며, 이 특징 및 이 조합이 그 자체로 청구항 또는 실시예에서 명시적으로 나타나지 않더라도 그러하다.
본 특허 출원은 독일 특허 출원 10 2014 116 529.2의 우선권을 주장하며, 그 개시 내용은 본원에 다시 참조로서 포함된다.
참조 부호 목록
1 광전자 반도체 부품
10 장착면
2 캐리어
20 캐리어 조립체
21 캐리어 부품
22 캐리어 단부면
23 캐리어 상부면
24 캐리어 하부면
25 금속 코어
26 세라믹층
27 금속층
28 관통 구멍
3 발광 반도체 칩
4 전기 접촉 패드
5 포팅 본체
6 발광판
7 연결면
8 본드 와이어
9 ESD 보호 다이오드
L 캐리어의 세로축
S 분리선

Claims (14)

  1. - 캐리어 상부면(23) 및 이와 반대편에 놓이는 캐리어 하부면(24)을 갖춘 캐리어(2),
    - 캐리어 상부면(23)에 적용되는 수 개의 발광 반도체 칩(3), 및
    - 반도체 부품(1)의 외부 전기 접촉을 위해 캐리어 하부면(24) 상에 둘 이상의 전기 접촉 패드(4)를 갖춘 광전자 반도체 부품(1)으로서,
    - 캐리어(2)는 금속 코어(25)를 가지고, 금속 코어(25)는 캐리어(2)의 두께의 60% 이상을 차지하며 캐리어(2)의 기계적 강성의 70% 이상의 정도로 기여하고,
    - 금속 코어(25)는 세라믹층(26)으로 적어도 부분적으로 직접 코팅되며, 그(26) 두께는 100 ㎛ 이하이고,
    - 세라믹층(26)은 금속층(27)으로 곳곳에 직접 코팅되고,
    - 반도체 칩(3)은 금속층(27)을 통해 접촉 패드(4)에 전기적 연결되고,
    - 캐리어(2)는 수 개의 캐리어 부품(21)으로부터 형성되고,
    - 각각의 캐리어 부품(21)의 세라믹층(26)은 단일한, 코히런트(coherent) 폐쇄층을 관련된 금속 코어(25) 주위에 형성하고,
    - 캐리어 상부면(23) 각각은 관련된 캐리어 하부면(24)보다 더 큰 영역을 가지고, 및
    - 캐리어 부품(21)은 하나 이상의 포팅 본체(potting body)(5)를 통해 서로 기계적으로 고정 연결되고 캐리어 부품(21)과 함께 포팅 본체(5)는 반도체 부품(1)의 기계적 지지 구성요소를 나타내어, 모든 캐리어 하부면(24)이 포팅 본체(5)와 동일 평면에서 종결되는, 광전자 반도체 부품(1).
  2. 제1항에 있어서,
    캐리어(2)는 서로 일정 거리로 이격된 정확히 세 개의 분리된 캐리어 부품(21)으로 형성되고,
    캐리어 부품(21)은 공통된 평면에 배열되며 서로 일정 거리로 이격되고, 반도체 칩(3)은 캐리어 부품(21) 중 가장 큰, 중앙의 캐리어 부품 상에 배열되며 접촉 패드(4)는 두 개의 더 작은 외측 캐리어 부품(21) 상에 위치하는 광전자 반도체 부품(1).
  3. 제2항에 있어서,
    모든 캐리어 부품(21)의 캐리어 상부면(23) 및 캐리어 하부면(24)은 평평하게 형성되고 공통된 평면에 놓이며, 모든 캐리어 부품(21)의 금속 코어(25)는 동일한 판금 반제품으로부터 천공, 에칭 및/또는 소잉(sawing)에 의해 형성되는 광전자 반도체 부품(1).
  4. 제2항 또는 제3항에 있어서,
    반도체 칩(3)이 장착되는 캐리어 부품(21)은 접촉 패드(4)가 없고,
    캐리어 상부면(23) 상의 인접한 캐리어 부품(21) 사이의 거리는 각각 관련된 캐리어 하부면(24) 상에서보다 더 작은 광전자 반도체 부품(1).
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    반도체 부품(1)은 캐리어 하부면(24)을 포함하는 평평한 장착면(10)을 가지는 광전자 반도체 부품(1).
  6. 제5항에 있어서,
    광-불투과성 제1 포팅 본체(5a) 및 반투명한 제2 포팅 본체(5b)를 포함하고,
    제1 포팅 본체(5a)는 캐리어 상부면(23) 및 캐리어 하부면(24)과 동일 평면에서 종결될 뿐만 아니라 캐리어(2)의 단부면(22)과도 동일 평면에서 종결되고, 각각의 경우에서 25 ㎛ 이하의 공차를 갖는 광전자 반도체 부품(1).
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    세 개 이상의 발광 반도체 칩(3)이 전기적으로 직렬로 연결되고,
    반도체 칩(3)이 위치하는, 캐리어 상부면(23) 상의 금속층(27)은 전도체 트랙 및/또는 전기 연결면(7)으로 구조화되고, 및
    전기 연결면(7)은 관련된 캐리어 하부면(24)으로부터 전기적 절연되는 광전자 반도체 부품(1).
  8. 제7항에 있어서,
    반도체 칩(3)은 각각 두 개의 대향하는 주요 면 상에 전기적으로 접촉되고, 각각 전기 연결면(7) 중 정확히 하나와 직접 전기적 접촉되고 상응하는 연결면(7)에 기계적으로 부착되는 광전자 반도체 부품(1).
  9. 제1항 내지 제8항 중 어느 한 항에 있어서,
    수 개의 별도로 제조된 발광판(6)을 포함하고, 발광판은 반도체 칩(3) 중 정확히 하나의 반도체 칩과 각각 관련되고 관련된 반도체 칩(3)의 광을 더 긴 파장의 광으로 부분적으로 전환하도록 구성되는 광전자 반도체 부품(1).
  10. 제9항에 있어서,
    발광판(6)은 캐리어(2)로부터 멀어지는 방향으로 포팅 본체(5)와 동일 평면에서 종결되고,
    발광판(6)의 평균 두께는 25 ㎛ 내지 250 ㎛(종점 포함)이고 연관된 반도체 칩(3)으로부터 발광판(6)의 평균 거리는 10 ㎛ 이하인 광전자 반도체 부품(1).
  11. 제1항 내지 제10항 중 어느 한 항에 있어서,
    캐리어 상부면(23)으로부터 멀어지는 방향으로, 캐리어 부품(21) 각각은 처음에 일정한 폭을 가지며 이에 후속하여, 단면에서 볼 때 캐리어 부품(21)이 캐리어 하부면(24)까지 점점 가늘어지는 광전자 반도체 부품(1).
  12. 제1항 내지 제11항 중 어느 한 항에 있어서,
    금속 코어(25)는 세라믹층(26)으로 완전히 코팅되고 세라믹층은 2 ㎛ 이상 및 15 ㎛ 이하의 두께를 가지며, 세라믹층(26)은 250 nm 이하의 평균 직경을 갖는 AlN 입자로부터 제조되고, 및
    금속 코어(25)는 Al, Cu 또는 Al 또는 Cu와의 합금으로 구성되고 금속층(27)은 Al, Ag, Au, Cu, Ni, Pd 및/또는 Pt를 포함하거나 또는 이들로 구성되는 광전자 반도체 부품(1).
  13. 제1항 내지 제12항 중 어느 한 항에 따른 광전자 반도체 부품(1)의 제조 방법으로서,
    - 금속 반제품을 제공하고 반제품을 에칭, 천공 및/또는 레이저 절단에 의해 캐리어 조립체(20)로 형성하여, 금속 코어(25)를 형성하는 단계,
    - 캐리어 조립체(20)의 금속 코어(25) 상에 세라믹층(26)을 생성하는 단계,
    - 세라믹층(26) 상에 금속층(27)을 생성 및 구조화하고, 전기 접촉 패드(4)를 또한 형성하는 단계,
    - 반도체 칩(3)을 장착하고 전기 접촉하는 단계,
    - 하나 이상의 포팅 본체(5)를 생성하는 단계, 및
    - 캐리어 조립체(20)를 캐리어(2) 및 광전자 반도체 부품(1)으로 분리하는 단계를 갖는, 제조 방법.
  14. 제13항에 있어서,
    방법 단계가 기재된 순서에 따라서 실행되며,
    반제품을 캐리어 조립체(20)로 형성할 때, 반 제품의 두 개의 대향하는 주요 면의 에칭이 일어나는 제조 방법.
KR1020177012835A 2014-11-12 2015-10-26 광전자 반도체 부품 및 광전자 반도체 부품의 제조 방법 KR102407430B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102014116529.2A DE102014116529A1 (de) 2014-11-12 2014-11-12 Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
DE102014116529.2 2014-11-12
PCT/EP2015/074743 WO2016074914A1 (de) 2014-11-12 2015-10-26 Optoelektronisches halbleiterbauteil und verfahren zur herstellung eines optoelektronischen halbleiterbauteils

Publications (2)

Publication Number Publication Date
KR20170085042A true KR20170085042A (ko) 2017-07-21
KR102407430B1 KR102407430B1 (ko) 2022-06-10

Family

ID=54352467

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177012835A KR102407430B1 (ko) 2014-11-12 2015-10-26 광전자 반도체 부품 및 광전자 반도체 부품의 제조 방법

Country Status (6)

Country Link
US (1) US9887336B2 (ko)
JP (1) JP6348660B2 (ko)
KR (1) KR102407430B1 (ko)
CN (1) CN107078131B (ko)
DE (2) DE102014116529A1 (ko)
WO (1) WO2016074914A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015108345A1 (de) 2015-05-27 2016-12-01 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen und optoelektronisches Halbleiterbauteil
DE102017117165B4 (de) 2017-07-28 2023-04-27 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Elektronisches Bauteil und Verfahren zur Herstellung eines elektronischen Bauteils
DE102018111319A1 (de) * 2018-05-11 2019-11-14 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements
EP4125126A1 (en) * 2021-07-28 2023-02-01 Excellence Opto. Inc. Led package with multiple test pads and parallel circuit elements
DE102021125056A1 (de) 2021-09-28 2023-03-30 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Bauelement mit einer mehrzahl von halbleiterchips

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090166664A1 (en) * 2007-12-28 2009-07-02 Samsung Electro-Mechanics Co., Ltd. High power light emitting diode package and manufacturing method thereof
WO2012156514A1 (de) * 2011-05-18 2012-11-22 Osram Opto Semiconductors Gmbh Optoelektronischer halbleiterchip, optoelektronisches halbleiterbauelement und verfahren zur herstellung eines optoelektronischen halbleiterbauelements
EP2530753A1 (en) * 2010-01-29 2012-12-05 Kabushiki Kaisha Toshiba Led package and method for manufacturing same

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040037575A (ko) * 2002-10-29 2004-05-07 한국시그네틱스 주식회사 사선형 에칭부를 갖는 엠.엘.피（ｍｌｐ）형 반도체 패키지
JP2006100316A (ja) * 2004-09-28 2006-04-13 Sumitomo Metal Electronics Devices Inc 発光素子収納用パッケージ
JP2006245032A (ja) * 2005-02-28 2006-09-14 Toyoda Gosei Co Ltd 発光装置およびｌｅｄランプ
JP5413707B2 (ja) * 2005-06-06 2014-02-12 Ｄｏｗａエレクトロニクス株式会社 金属−セラミック複合基板及びその製造方法
TWI314366B (en) * 2006-04-28 2009-09-01 Delta Electronics Inc Light emitting apparatus
US7993979B2 (en) * 2007-12-26 2011-08-09 Stats Chippac Ltd. Leadless package system having external contacts
DE102010024864B4 (de) * 2010-06-24 2021-01-21 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Halbleiterbauteil
DE102010045783A1 (de) * 2010-09-17 2012-03-22 Osram Opto Semiconductors Gmbh Trägersubstrat für ein optoelektronisches Bauelement, Verfahren zu dessen Herstellung und optoelektronisches Bauelement
GB2499560B (en) 2011-02-08 2014-01-22 Cambridge Nanotherm Ltd Insulated metal substrate
JP5699838B2 (ja) * 2011-07-14 2015-04-15 豊田合成株式会社 発光装置の製造方法
KR101253247B1 (ko) * 2011-07-14 2013-04-16 (주)포인트엔지니어링 광 디바이스용 기판
KR101332032B1 (ko) 2011-12-21 2013-11-22 삼성전기주식회사 방열기판 및 방열기판의 제조방법
DE102012109905B4 (de) * 2012-10-17 2021-11-11 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung einer Vielzahl von optoelektronischen Halbleiterbauteilen
JP6099438B2 (ja) * 2013-03-08 2017-03-22 シチズン時計株式会社 発光デバイス及び発光デバイスの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090166664A1 (en) * 2007-12-28 2009-07-02 Samsung Electro-Mechanics Co., Ltd. High power light emitting diode package and manufacturing method thereof
EP2530753A1 (en) * 2010-01-29 2012-12-05 Kabushiki Kaisha Toshiba Led package and method for manufacturing same
WO2012156514A1 (de) * 2011-05-18 2012-11-22 Osram Opto Semiconductors Gmbh Optoelektronischer halbleiterchip, optoelektronisches halbleiterbauelement und verfahren zur herstellung eines optoelektronischen halbleiterbauelements

Also Published As

Publication number Publication date
US20170331019A1 (en) 2017-11-16
KR102407430B1 (ko) 2022-06-10
DE112015005127A5 (de) 2017-08-03
DE102014116529A1 (de) 2016-05-12
CN107078131A (zh) 2017-08-18
WO2016074914A1 (de) 2016-05-19
JP2017538286A (ja) 2017-12-21
JP6348660B2 (ja) 2018-06-27
DE112015005127B4 (de) 2021-10-21
US9887336B2 (en) 2018-02-06
CN107078131B (zh) 2019-04-23

Similar Documents

Publication Publication Date Title
US8723192B2 (en) Method for producing an optoelectronic semiconductor component and optoelectronic semiconductor component
US7547923B2 (en) Light emitting diode package having multi-stepped reflecting surface structure and fabrication method thereof
JP4791381B2 (ja) 発光デバイスの製造方法
US8853732B2 (en) Optoelectronic component
US7391153B2 (en) Light emitting device provided with a submount assembly for improved thermal dissipation
US8378377B2 (en) Light emitting device
US8044423B2 (en) Light emitting device package
KR101768720B1 (ko) 표면 실장 ｌｅｄ 모듈 및 표면 실장 ｌｅｄ 모듈의 제조 방법
KR102407430B1 (ko) 광전자 반도체 부품 및 광전자 반도체 부품의 제조 방법
US8410508B1 (en) Light emitting diode (LED) package having wavelength conversion member and wafer level fabrication method
JP2007514320A (ja) 表面実装の発光チップパッケージ
US9935250B2 (en) Optoelectronic component and method of production thereof
KR101304748B1 (ko) 발광 다이오드용 패키지, 발광 다이오드, 및 발광 다이오드용 패키지의 제조 방법
EP3848981A1 (en) Led module, mold and method for manufacturing the same
KR101428774B1 (ko) 반도체 발광소자 및 이를 제조하는 방법
US9763330B2 (en) Circuit board, optoelectronic component and arrangement of optoelectronic components
JP2011258674A (ja) 半導体発光装置及びその製造方法
JP7193698B2 (ja) 発光装置及び発光装置の製造方法
US20210043609A1 (en) Light-emitting device and method for producing a plurality of light-emitting devices
JP2010251455A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant