JP6348660B2 - オプトエレクトロニクス半導体部品およびオプトエレクトロニクス半導体部品の製造方法 - Google Patents

オプトエレクトロニクス半導体部品およびオプトエレクトロニクス半導体部品の製造方法 Download PDF

Info

Publication number
JP6348660B2
JP6348660B2 JP2017519893A JP2017519893A JP6348660B2 JP 6348660 B2 JP6348660 B2 JP 6348660B2 JP 2017519893 A JP2017519893 A JP 2017519893A JP 2017519893 A JP2017519893 A JP 2017519893A JP 6348660 B2 JP6348660 B2 JP 6348660B2
Authority
JP
Japan
Prior art keywords
carrier
semiconductor component
optoelectronic semiconductor
semiconductor chip
ceramic layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017519893A
Other languages
English (en)
Other versions
JP2017538286A (ja
Inventor
トーマス シュヴァルツ
トーマス シュヴァルツ
フランク ジンゲル
フランク ジンゲル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of JP2017538286A publication Critical patent/JP2017538286A/ja
Application granted granted Critical
Publication of JP6348660B2 publication Critical patent/JP6348660B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/641—Heat extraction or cooling elements characterized by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/642—Heat extraction or cooling elements characterized by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/647—Heat extraction or cooling elements the elements conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/505—Wavelength conversion elements characterised by the shape, e.g. plate or foil

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

オプトエレクトロニクス半導体部品を開示する。さらに、このようなオプトエレクトロニクス半導体部品を製造する方法を開示する。
印刷刊行物である特許文献１には、電気絶縁性のセラミックコーティングを有する金属基板が開示されている。
米国特許第２０１４／０２９３５５４号明細書
本発明の目的は、外部のキャリアへの熱抵抗が低いオプトエレクトロニクス半導体部品を開示することである。
この目的は、特に、独立請求項の特徴を備えたオプトエレクトロニクス半導体部品および方法によって達成される。好ましいさらなる発展形態は、従属請求項の主題である。
少なくとも一実施形態によると、本オプトエレクトロニクス半導体部品は、キャリアを備えている。キャリアは、キャリア上面と、キャリア上面の反対側に位置するキャリア下面とを有する。キャリア上面およびキャリア下面は、キャリアの主面であることが好ましい。キャリア上面および／またはキャリア下面は、平坦かつ平面状に設計することができる。キャリアは、いくつかのキャリア部分から構成することが可能である。これに代えて、キャリアを一体的に形成することができる。
少なくとも一実施形態によると、本半導体部品は、１個または複数個の発光半導体チップを備えている。発光とは、半導体チップが、少なくとも３００ｎｍないし４００ｎｍないし４３０ｎｍ、および／または、最大で９５０ｎｍないし６８０ｎｍないし５５０ｎｍないし４９５ｎｍ、の最大強度の波長を有する放射を放出することを意味する。特に、発光半導体チップは、青色光を放出する発光ダイオードである。
オプションとして、本半導体部品は、放射を生成する目的で設けられるのではない追加の半導体チップを有することが可能である。この種の半導体チップは、例えば静電放電による損傷に対する保護ダイオード、またはアドレッシングチップ（addressing chip）、または制御チップである。以下では発光半導体チップのみについて詳しく検討し、以下の説明における半導体チップという用語は、いずれも発光半導体チップを意味する。
少なくとも一実施形態によると、半導体チップは、キャリア上面に取り付けられている。例えば、半導体チップは、導電的にはんだ付けされているかまたは特に接着されている。
少なくとも一実施形態によると、本半導体部品は、キャリア下面に２つまたは３つ以上の電気的コンタクトパッドを有する。これらの電気的コンタクトパッドは、互いに直接的には電気的に接続されていない。例えば、コンタクトパッドの１つがアノードコンタクトとして設けられ、別のコンタクトパッドがカソードコンタクトとして設けられる。これらの電気的コンタクトパッドを介して、本半導体部品を外部に電気的に接触させることができ、例えば本半導体部品を、回路基板上に、電気的に、好ましくはそれと同時に機械的に取り付けることができる。
少なくとも一実施形態によると、すべての電気的コンタクトパッドがキャリア下面に配置されている。すなわち、本オプトエレクトロニクス半導体部品は表面実装可能であり、したがってＳＭＴ部品である。
少なくとも一実施形態によると、キャリアは金属コアを有する。金属コアは、均一で固体のモノリシック材料であることが好ましい。金属コアは、純粋な金属から、または好ましくは金属合金から形成することができる。金属コアは導電性である。
少なくとも一実施形態によると、金属コアは、キャリアの合計厚さの少なくとも４０％ないし６０％ないし８０％ないし９０％を占める。キャリアの合計厚さは、特に、キャリア上面に垂直な方向に求める。これに代えて、またはこれに加えて、キャリアの金属コアは、キャリアの機械的剛性に、少なくとも５０％ないし７０％ないし８５％ないし９５％寄与する。言い換えれば、金属コアは、キャリアを安定化させる、または実質的に安定化させる構成要素である。キャリアのキャリア特性は、金属コアによって決まる。この場合、キャリアのそれ以外の部品は、キャリアの支持力を高めるか否かにかかわらず、他の主たる機能を有する。
少なくとも一実施形態によると、金属コアは、部分的または完全にセラミック層によって被覆されている。セラミック層は、金属コアに直接接触していることが好ましい。セラミック層は、電気絶縁性でありかつ十分な熱伝導性の層である。特に、セラミック層は電気的絶縁を目的として構成されており、すなわち本オプトエレクトロニクス半導体部品が、意図されているように使用されるとき、セラミック層は電気絶縁層として機能する。
少なくとも一実施形態によると、セラミック層は、少なくとも２μｍないし５μｍないし８μｍの厚さを有する。これに代えて、またはこれに加えて、セラミック層の厚さは、最大で１００μｍないし５０μｍないし２０μｍないし１５μｍである。セラミック層は、複数のセラミック粒子（例えばＡｌＮ粒子）から構成することが可能である。セラミック粒子の平均粒径は、少なくとも１０ｎｍないし５０ｎｍ、および／または、最大で５００ｎｍないし２５０ｎｍないし１２０ｎｍ、であることが好ましい。このようなセラミック層は、例えば印刷刊行物である特許文献１から公知であり、セラミック層に関するこの文書の開示内容は参照によって本明細書に組み込まれている。
少なくとも一実施形態によると、セラミック層に部分的に金属層が形成されている。この金属層は、セラミック層に物理的に直接接触していることが好ましい。金属層は、セラミック層を不完全に覆っていることが特に好ましい。
少なくとも一実施形態によると、半導体チップは、金属層を介して電気的コンタクトパッドに電気的に接続されている。すなわち、コンタクトパッドから半導体チップへの電流は、少なくとも一部分が金属層を介して伝えられる。この場合、（例えばボンディングワイヤを介した）追加の電気接続部を設けることができる。
少なくとも一実施形態においては、本オプトエレクトロニクス半導体部品は、キャリア上面と、キャリア上面の反対側に位置するキャリア下面とを有するキャリア、を備えている。キャリア上面には、いくつかの発光半導体チップが取り付けられている。キャリア下面には、本半導体部品を外部に電気的に接触させるための少なくとも２つの電気的コンタクトパッドが配置されている。キャリアは金属コアを有し、この金属コアは、キャリアの厚さの少なくとも６０％を占め、キャリアの機械的剛性に少なくとも７０％寄与する。金属コアは、少なくとも部分的にセラミック層によって直接被覆されており、セラミック層の厚さは最大で１００μｍである。セラミック層は、部分的に金属層によって直接被覆されている。半導体チップは、金属層を介してコンタクトパッドに電気的に接続されている。
金属コアの電気的絶縁は、セラミック層によって達成することができ、ただし熱伝導的には金属コアは「接触可能な」ままである。これにより、半導体部品の低コストの構造（特に、ＱＦＮに似た構造）を実現することができる。さらには、半導体チップをキャリア上面に空間的に密に配置して直列に接続することができる。このような半導体部品は、自動車産業において（例えばヘッドライトとして、特に前照灯として）使用することができる。
このような半導体部品においては、キャリアによって、半導体チップと外部の実装面との間の熱伝導率が高く、熱が効率的に拡散する。このことは、特に、セラミック層の形における薄い絶縁層と、例えば適切な熱伝導性材料（アルミニウムや銅など）の固体金属コアとによって、達成される。これと同時に、キャリア下面にかかる電位と電気的コンタクトパッドにかかる電位とを、電気絶縁性のセラミック層によって分離することができる。このようにして、実装プラットフォーム（mounting platform）（例えば金属コア回路基板やプリント基板（略してＰＣＢ））に関して単純な設計および回路図を達成することができる。これにより、半導体部品を外部の実装プラットフォームに実装するとき、キャリア上の個々の半導体チップ間の距離はもはや重要ではない。金属コアの材料として特にアルミニウムまたは銅を使用することによって、金属コア回路基板またはプリント基板に対して、半導体部品の熱膨張係数を良好に適合させることが可能である。さらには、分離工程において、ソーイング領域に存在する金属が比較的少量のみであるため、分離して半導体部品を製造するときに高いソーイング速度を得ることができる。さらに、本半導体部品の構造を、高い費用効率で実現することができる。
少なくとも一実施形態によると、キャリアは、正確に３つのキャリア部分から、または正確に２つのキャリア部分から、または正確に４つのキャリア部分から、または５つ以上のキャリア部分から、形成されている。この場合、すべてのキャリア部分が共通平面内に配置されていることが好ましい。さらには、キャリア部分は、互いに距離をおいて配置されている（すなわちキャリア部分が互いに接触していない）ことが好ましい。
少なくとも一実施形態によると、半導体チップ、特に、すべての半導体チップは、キャリア部分のうちの最も大きいキャリア部分に配置されている。この場合、最も大きいキャリア部分は、特に、キャリア部分のうちの中央のキャリア部分である。
少なくとも一実施形態によると、コンタクトパッドは、キャリア部分のうちの、より小さい２つのキャリア部分に取り付けられている。コンタクトパッドが配置されているこれらのより小さいキャリア部分は、外側に位置するキャリア部分であることが好ましい。特に、半導体チップを有する最も大きいキャリア部分は、これら２つの外側のキャリア部分の間に配置することができる。
少なくとも一実施形態によると、すべてのキャリア部分のキャリア上面および／またはキャリア下面は、共通平面内に位置する。この場合、キャリア上面およびキャリア下面は、すべて平坦かつ平面状に形成されていることが好ましい。
少なくとも一実施形態によると、各キャリア部分のセラミック層は、関連する金属コアの周囲の、密着性の閉じた単一の層である。この構造は、キャリア上面に垂直な各断面において見たときにあてはまる、または少なくとも、キャリア上面に垂直な断面のうちキャリアの縦軸線に沿った断面において見たときにあてはまる。縦軸線は、上から見たとき、例えばキャリアの対称性の最も長い線である。したがって縦軸線は、キャリア上面の平面図において見たとき、キャリアの最も長い中心線とすることができる。
少なくとも一実施形態によると、すべてのキャリア部分の金属コアは、同じ半製品、特に、金属薄板の半製品から形成される。金属コアを形成するための成形は、例えば、押し抜き、エッチング、ソーイング、および／またはレーザ切断によって行う。金属コアが同じ金属薄板製品から形成されるため、すべての金属コアが同じ材料組成および同じ厚さを有することが好ましい。
少なくとも一実施形態によると、半導体チップが取り付けられているキャリア部分には、電気的コンタクトパッドが存在しない。言い換えれば、半導体チップが配置されているこのキャリア部分は、本半導体部品を外部に電気的に接触させるようには設けられていない。
少なくとも一実施形態によると、キャリア部分のキャリア上面それぞれは、関連するキャリア下面よりも大きい面積を有する、またはこの逆である。この場合、キャリア下面は、縮小されたキャリア上面であることが好ましい。言い換えれば、キャリア上面およびキャリア下面は、ある倍率での合同の関係であるように互いに上下に配置することができる。
少なくとも一実施形態によると、隣り合うキャリア部分は、キャリア上面において、関連するキャリア下面よりも小さい間隔を有する。この構造は、例えば、対応する隣り合うキャリア部分の間の隙間が、キャリア下面よりもキャリア上面において小さい幅を有することにおいて達成される。この構造は、例えば、キャリア部分を形成する半製品を、向かい合う２つの面からエッチングすることによって、実施することができる。
少なくとも一実施形態によると、キャリア部分は、１つまたは複数の鋳込成形体（casting body）を介して互いに機械的にしっかりと結合されている。すなわち、本半導体部品を意図されているように使用するとき、キャリア部分はポッティング体から剥離せず、ポッティング体はキャリア部分から剥離しない。したがって、ポッティング体によって機械的完全性がもたらされる。
少なくとも一実施形態によると、少なくとも１つのポッティング体は、キャリア部分と合わせて、本半導体部品の機械的支持要素である。この場合、本半導体部品の他の構成要素は、機械的安定性に寄与しない、または副次的に寄与するのみである。
少なくとも一実施形態によると、すべてのキャリア下面は、ポッティング体の下面と同一平面内にある。これによって、平坦な実装面を形成することができる。実装面は、キャリア下面と、ポッティング体の下面とを備えている。
少なくとも一実施形態によると、本半導体部品は、光不透過性の第１のポッティング体を有する。この第１のポッティング体は、その上面および下面がキャリア上面およびキャリア下面と同一平面内にあることが好ましい。さらに、このポッティング体は、その側面もキャリアの端面と同一平面内にあり、端面は、キャリア下面とキャリア上面とを互いに結合している。このように同一平面内に仕上げたときの公差は、最大で２５μｍないし１０μｍないし５μｍないし０．５μｍであることが好ましい。言い換えれば、第１のポッティング体の範囲は、キャリア上面に垂直な方向において、キャリア部分が存在する領域に制限される。
少なくとも一実施形態によると、本半導体部品は、第２のポッティング体を有する。第２のポッティング体は、本半導体部品の動作時に生成される放射に対して半透明または反射性であるように形成されている。第２のポッティング体は、その境界面が、キャリアの端面、および／または、キャリア上面、および／または、半導体チップの側面、と同一平面内にあるようにすることができる。第２のポッティング体は、キャリア上面が位置している平面において、特に、上から見たときキャリア部分の間の領域において、第１のポッティング体と直接接触していることができる。
少なくとも一実施形態によると、本半導体部品は、少なくとも３個ないし少なくとも５個の発光半導体チップを有する。半導体チップ、好ましくはすべての発光半導体チップは、電気的に直列に接続されている。
少なくとも一実施形態によると、半導体チップが取り付けられているキャリア部分のキャリア上面における金属層が構造化されて、電気導体トラックおよび／または電気接続面が形成されている。この場合、例えば、電気接続面それぞれに正確に１つの半導体チップが取り付けられる。
少なくとも一実施形態によると、電気接続面は、関連するキャリア部分のキャリア下面から電気的に絶縁されている。この電気的絶縁は、構造化によって接続面が形成されていることによってと、その一方で、電気絶縁性のセラミック層によって、達成することができる。
少なくとも一実施形態によると、半導体チップは、向かい合う２つの主面それぞれにおいて電気的に接触している。例えば、主面の一方が平坦な電気コンタクトとして設計されており、他方の主面が、例えばボンディングワイヤ用の接続領域を備えている。これに代えて、半導体チップがフリップチップであることも可能である。この場合、半導体チップを２つの異なる電気接続面に取り付けて、それらの接続面に電気的に接続することができる。さらに、フリップチップの場合、半導体チップがいずれの接続面にも電気的に接続されないことが可能である。このようなケースでは、接続面は、機械的取付け面のみとして、またはそれ以外の機能に加えて機械的取付け面として使用され、電気的接触は例えばボンディングワイヤを介してのみ行われる。
少なくとも一実施形態によると、本半導体部品は、１つまたは複数のルミネセンスプレート（luminescent plate）を有する。ルミネセンスプレートは、個別に作製することができる。すなわちルミネセンスプレートは、それらの形状に関して、本半導体部品の他の構成要素とは個別に作製される。特に、ルミネセンスプレートは、機械的に自立性（mechanically self-supporting）であり、機械的に自立した状態において本半導体部品に組み込まれる。
少なくとも一実施形態によると、半導体チップそれぞれに、正確に１つのルミネセンスプレートが関連付けられている。言い換えれば、半導体チップとルミネセンスプレートとの間に明確な対応関係が存在する。これに代えて、１つのルミネセンスプレートをいくつかの半導体チップに関連付けることができる。
少なくとも一実施形態によると、ルミネセンスプレートそれぞれは、上から見たとき半導体チップの１つの上に合同の状態で位置している（lie congruently）。隣り合うルミネセンスプレートは互いに接触していないことが好ましい。ルミネセンスプレートそれぞれは、関連する半導体チップの光の一部分または全体を、より長い波長の光に変換するように構成されている。特に、ルミネセンスプレートを介して、緑色光、黄色光、および／または赤色光が生成される。半導体チップからの直接的な光と、ルミネセンス材料を介した、より長い波長の光とを混合して、混合色の光（特に白色光）を生成することができる。
少なくとも一実施形態によると、ルミネセンスプレートは、キャリアから離れる方向において、その上面がポッティング体の上面と同一平面内にある。この場合、本半導体部品の上面は、ポッティング体とともにルミネセンスプレートによって形成されている。
少なくとも一実施形態によると、ルミネセンスプレートは、少なくとも１０μｍないし２５μｍ、および／または、最大で５００μｍないし２５０μｍないし７５μｍ、の厚さを有する。ルミネセンスプレートは、関連する半導体チップに近接して配置されることが好ましい。関連する半導体チップとルミネセンスプレートとの間の平均距離は、好ましくは最大で２５μｍないし１０μｍないし５μｍである。例えば、ルミネセンスプレートは、関連する半導体チップにシリコーンによって接着される。ルミネセンスプレートは、ルミネセンス粒子およびマトリックス材料（ルミネセンス粒子が中に埋め込まれている）を有することができる。これに代えて、例えばルミネセンスセラミック（luminescent ceramic）からルミネセンスプレートを形成することも可能である。
少なくとも一実施形態によると、セラミック層は、半導体チップが取り付けられるキャリア部分のキャリア上面に限定される。言い換えれば、半導体チップと、それに関連するキャリア部分の金属コアとの間にのみ、セラミック層による電気的絶縁が存在する。したがって、半導体チップが配置されていない他のキャリア部分においては、セラミック層を設けないことができる。
少なくとも一実施形態によると、複数のキャリア部分のうちの１つのキャリア部分またはすべてのキャリア部分の金属コアに、その周囲全体にわたり完全にセラミック層が設けられる。言い換えれば、この場合、金属コアの表面にセラミック層が存在しない領域はない。
少なくとも一実施形態によると、金属コアは、アルミニウム、銅、銅合金、またはアルミニウム合金から形成されている。セラミック層は、金属コアの主な構成成分（例えばアルミニウムまたは銅）を有するセラミックから形成されていることが好ましい。金属コアがアルミニウムコアである場合、セラミックは、例えばアルミニウム窒化物および／またはアルミニウム酸化物を含む、またはこれらの物質からなる。
少なくとも一実施形態によると、金属層は、その１層または複数の部分層において、Ａｌ、Ａｇ、Ａｕ、Ｃｕ、Ｎｉ、Ｐｄ、Ｐｔのうちの１種類または複数種類の材料を含む、またはそのような材料からなる。
少なくとも一実施形態によると、キャリア部分それぞれは、断面において見たとき、キャリア上面から離れる方向に最初は一定の幅を有し、この一定幅の直後からキャリア部分はキャリア下面まで幅がしだいに狭まる。一定の幅の領域は、キャリアの合計厚さの例えば少なくとも１０％ないし２０％、および／または、最大で６０％ないし４０％を占める。
さらには、このようなオプトエレクトロニクス半導体部品を製造する方法を開示する。したがって、本方法の特徴は、オプトエレクトロニクス半導体部品においても開示されており、逆も同様である。
少なくとも一実施形態においては、本方法は、少なくとも以下のステップ、または以下のステップのみ、すなわち、
− 金属の半製品を作製し、この半製品を、金属コアが形成されるように、エッチング、押し抜き、ソーイング、切断、および／またはレーザ処理によってキャリアアセンブリに成形するステップと、
− キャリアアセンブリの金属コアの表面にセラミック層を形成するステップと、
− 電気的コンタクトパッドも形成されるように、セラミック層の表面に金属層を形成して構造化するステップと、
− 半導体チップを取り付けて電気的に接触させるステップと、
− 少なくとも１つのポッティング体を形成するステップと、
− キャリアアセンブリを分離して、キャリアおよびオプトエレクトロニクス半導体部品を形成するステップと、
を、好ましくは示した順に含む。
少なくとも一実施形態によると、キャリアアセンブリは、複数のキャリア／それらのキャリア部分と、複数のキャリア／それらのキャリア部分を互いに機械的に結合する結合ウェブ（connecting web）と、を有する。これらの結合ウェブは、キャリアアセンブリを分離するときに、部分的または完全に除去される、および／または分割される。少なくともポッティング体を形成するまでは、キャリアアセンブリは結合ウェブによって機械的に安定化されており、単一の構成要素として扱うことができる。結合ウェブに代えて、キャリアおよびキャリア部分を、一時的なキャリア膜の上に例えば接着によって載置することも可能である。
少なくとも一実施形態によると、特に、結合ウェブを分割することによって個々の半導体部品に分離するときに生じる表面を除いて、キャリア部分の表面全体にわたりセラミック層が形成されている。
以下では、上に説明したオプトエレクトロニクス半導体部品について、図面および実施例を参照しながらさらに詳しく説明する。個々の図において、同じ参照符号は同じ要素を示している。しかしながら縮尺の基準を示しておらず、むしろ、深く理解できるようにする目的で、個々の要素を誇張した大きな縮尺で示してあることがある。
本明細書に記載されているオプトエレクトロニクス半導体部品の実施例の概略図である。 本明細書に記載されているオプトエレクトロニクス半導体部品の実施例の概略図である。 本明細書に記載されているオプトエレクトロニクス半導体部品の実施例の概略図である。 本明細書に記載されているオプトエレクトロニクス半導体部品の実施例の概略図である。 本明細書に記載されているオプトエレクトロニクス半導体部品の実施例の概略図である。
オプトエレクトロニクス半導体部品１の実施例を、図１Ｂ（平面図）および図１Ａ（縦軸線Ｌに沿った断面図）に示してある。縦軸線Ｌは、上から見たとき、キャリア２および／または半導体部品１の最も長い中心軸線である。
半導体部品１はキャリア２を有する。キャリア２は、互いに距離をおいて隔置されている３つのキャリア部分２１ａ，２１ｂ，２１ｃによって形成されている。キャリア部分２１ａ，２１ｂ，２１ｃそれぞれは、金属コア２５を備えている。金属コア２５それぞれにセラミック層２６が形成されている。断面図で見たとき（図１Ａを参照）、セラミック層２６それぞれは、関連する金属コア２５の周囲の、連続的な密着性の閉じた層である。セラミック層２６それぞれに金属層２７が形成されている。金属層２７は、例えば蒸着または電気めっきによって作製する。
キャリア２は、キャリア下面２４と、キャリア下面２４の反対側に位置するキャリア上面２３とを有する。キャリア上面２３には、いくつかの発光半導体チップ３（特に、発光ダイオードチップ）が取り付けられている。キャリア上面２３において、金属層２７が構造化されていくつかの電気接続面７が形成されている。半導体チップ３それぞれが、正確に１つの接続面７に取り付けられており、その接続面７に電気的かつ機械的に接続されている。金属層２７を構造化して接続面７を形成することによって、半導体チップ３の直列接続が達成されている。この場合、半導体チップ３は、最も大きいキャリア部分２１ｂ（縦軸線Ｌに沿って見たとき、より小さいキャリア部分２１ａ，２１ｃの間、中央に位置している）の下面２４には電気的に直接接触していない。したがって中央のキャリア部分２１ｂの下面には電位が存在しない。
半導体部品１の電気的接触は、外側の２つのキャリア部分２１ａ，２１ｃによって達成される。キャリア部分２１ａ，２１ｃの下面には電気的コンタクトパッド４が配置されており、これらの電気的コンタクトパッド４によって半導体部品１を外部に電気的に接触させることができる。各図において、外部の実装キャリアは示していない。キャリア部分２１ａ，２１ｃから中央のキャリア部分２１ｂへの電気的接続は、ボンディングワイヤ８によって形成されている。
オプションとしてキャリア部分の１つにＥＳＤ保護ダイオード９が取り付けられており、これは他のすべての実施例においても同様である。ＥＳＤ保護ダイオード９は、半導体チップ３に電気的に並列に接続されている。
図１Ｂの上からの図において、キャリアアセンブリ２０は、いくつかのキャリア２を有するものとして示してある。キャリア２の周囲の一点鎖線は、特に分離線Ｓを表しており、この線においてキャリアアセンブリ２０を個々のキャリア２に分割することができる。隣り合うキャリア２は、結合ウェブ（完全には図示していない）を介して互いに結合されている。分離線Ｓ沿いには結合ウェブのみが配置されており、したがって例えばソーイングによって個々のキャリア２に分割するとき、硬い（具体的には金属および／またはセラミックの）材料は少量切断すればよい。個々のキャリア２／半導体部品１に分離するステップは、ポッティング体（図１には示しておらず、図２および図３も参照）を形成するステップに続いて行うことが好ましい。
隣り合うキャリア部分２１ａ，２１ｂ，２１ｃの間の距離は、キャリア上面２３よりもキャリア下面２４において大きい。この構造は、例えば、キャリア上面２３とキャリア下面２４とに異なるエッチング工程を行うことによって達成することができる。キャリア部分２１ａ，２１ｂ，２１ｃの間の距離がキャリア下面２４においてより大きいことによって、外部の実装キャリアにおいて、より大きい位置決め公差を達成することができる。
半導体部品１を製造する目的で、特に、金属コア２５の材料の半製品を最初に作製する。次いで、この半製品を、例えば下面２４および上面２３からのエッチングによって構造化してキャリアアセンブリ２０を形成する。そのためには、２つのフォト面（photo plane）（具体的にはキャリアアセンブリ２０の主面それぞれからのフォト面）が必要である。
次いで、セラミック層２６を形成し、さらに、金属層２７を形成する。次いで、特に第３のフォト面を介して、金属層２７を構造化して接続面７を形成する。その後、半導体チップ３およびオプションのＥＳＤ保護ダイオード９を取り付けて、ボンディングワイヤ８を介して電気的に接続する。
半導体チップ３を取り付けるおよび／または接続するステップに続いて、依然としてキャリアアセンブリ２０の状態において、構成要素の電気的試験および／または光学的試験を実行することができる。光学的試験の後、ポッティング体（図１には示していない）を形成し、このポッティング体によってキャリア部分２１ａ，２１ｂ，２１ｃが互いに機械的にしっかりと結合される。
ポッティング体（図１には示していない）を形成するステップに続いて、例えばソーイングによって分離線Ｓに沿った分離を行う。したがってソーイングでは、実質的にポッティング体のみを切断する。
図２に断面図で示した実施例においては、半導体チップ３それぞれに個別のルミネセンスプレート６が割り当てられている。半導体チップ３によって生成される放射とルミネセンスプレート６とを介して、例えば白色光を生成することができる。ルミネセンスプレート６は、すべて同じ構造とすることができる、または、異なるルミネセンス材料、あるいは異なるルミネセンス材料の混合物を有することもできる。ルミネセンスプレートは、例えば、ルミネセンス粒子が加えられたシリコーンプレートである、またはルミネセンスセラミックプレートである。
ルミネセンスプレート６（他のすべての実施例においても設けることができる）を形成するステップに続いて、ポッティング体５を形成する。ポッティング体５は、生成される光に対して半透明または反射性であることが好ましい。ポッティング体５は、基材として例えば熱可塑性樹脂、エポキシ、シリコーン、またはエポキシ−シリコーンハイブリッド材料から作製する。ポッティング体５の基材に、例えば吸収性または好ましくは反射性の粒子（例えば二酸化チタンの粒子）を加える。
ボンディングワイヤ８は、キャリア上面２３から離れる方向においてルミネセンスプレート６より高くないことが好ましい。ポッティング体５とルミネセンスプレート６は、キャリア上面２３から離れる方向においてそれらの上面が互いに同一平面内であるようにすることができる。これに代えて、上から見てポッティング体５がルミネセンスプレート６を覆うことも可能である。
キャリア２の端面２２においても、ポッティング体５と外側の導体フレーム部分２１ａ，２１ｃは、同様に側面が互いに同一平面内にある。これに代えて、ポッティング体５が横方向にキャリア部分２１ａ，２１ｂ，２１ｃよりも突き出していることもでき、したがって上から見て、キャリア部分２１ａ，２１ｂ，２１ｃを周囲全体にわたりポッティング体５の材料によって完全に囲むことができる。他のすべての実施例においても、同様の配置構造が可能である。
図３に断面図で示した実施例においては、半導体部品１は、第１のポッティング体５ａおよび第２のポッティング体５ｂを有する。第１のポッティング体５ａは、例えば放射に対して不透過性であるように設計されており、例えば暗い色または黒色のエポキシ材料または熱可塑性樹脂から作製される。半透明または反射性の第２のポッティング体５ｂは、図２に関連して説明したように設計することができる。
第１のポッティング体５ａと第２のポッティング体５ｂとに分割することによって、それらの機械的特性および光学的特性を互いに個別に最適化することができる。したがって例えば、断面において見たときキャリア２と同じ領域に配置されている第１のポッティング体５ａを、キャリア部分を互いに機械的に結合する目的において最適化する。
図３による実施例は、上記以外については図２に示した実施例と同様である。
図２および図３の実施例の変形形態として、他のすべての実施例においても同様であるが、キャリア２の端面２２およびポッティング体５，５ａ，５ｂの側面が実装面１０に対して斜めに（９０゜ではない角度で）延びていることが可能である。また、端面２２またはポッティング体５，５ａ，５ｂの側面に階段を形成することも可能である。このような斜めの側面または階段状の側面は、例えば個々の半導体部品１に分割するときに、例えばＶ字形状のソーブレード（saw blade）を使用してソーイングすることによって、または例えば異なる幅のソーブレードを使用して向かい合う２つの面からソーイングすることによって、生じる。
半導体部品１の別の実施例は、図４Ａ（縦軸線Ｌに沿った断面図）と図４Ｂ（上からの図）とに示してある。図４においては、図を簡潔にする目的でポッティング体を省いてある。
図４においては、最も大きい中央のキャリア部分２１ｂのみにおいて、そのキャリア上面２３に、金属コア２５の上のセラミック層２６が設けられている。さらに、金属層２７も、キャリア上面２３およびキャリア下面２４のみに延在しており、キャリア部分２１ａ，２１ｂ，２１ｃの側面には存在しない。図４による半導体部品は、図１の半導体部品に類似して作製することができる。これに代えて、わずか２つのフォト面および１つのシャドウマスクのみが必要とされることが好ましい。
セラミック層２６が薄いため、電気的絶縁を達成することができる一方で、キャリア２を通じて外部のヒートシンクまたは外部の実装キャリアへの熱抵抗が低い。さらに、これによって、キャリア上面２３における半導体チップ３の高い表面密度を実現することができる。
次の実施例においては（図５Ａの断面図および図５Ｂの上からの図を参照）、キャリア２が一体的に形成されている。キャリア上面２３とキャリア下面２４との間の電気的接続は、金属層２７に設けられているスルーホール２８を介して達成されている。個々の半導体部品への分離は、特に、分離領域Ｓに切り込みを形成して割断することによって行われる。スルーホール２８は、第１のフォト面を介して形成することができる。接続面７は、第２のフォト面を使用して金属層２７から構造化することができる。
図１〜図４の実施例とは異なり、半導体チップ３が取り付けられている１つのキャリア部分の下面に電位が存在する。電気的コンタクトパッド４がこの下面２４に取り付けられる。
ここまで、本発明について実施例を参照しながら説明してきたが、本発明は上記の説明に限定されない。本発明は、新規のあらゆる特徴および特徴のあらゆる組合せを包含しており、特に、請求項における特徴のあらゆる組合せを含む。これらの特徴または特徴の組合せは、それ自体が請求項あるいは実施例に明示的に記載されていない場合であっても、本発明に含まれる。
本特許出願は、独国特許出願第１０２０１４１１６５２９．２号の優先権を主張し、この文書の開示内容は参照によって本明細書に組み込まれている。
１ オプトエレクトロニクス半導体部品
１０ 実装面
２ キャリア
２０ キャリアアセンブリ
２１ キャリア部分
２２ キャリアの端面
２３ キャリア上面
２４ キャリア下面
２５ 金属コア
２６ セラミック層
２７ 金属層
２８ スルーホール
３ 発光半導体チップ
４ 電気的コンタクトパッド
５ ポッティング体
６ ルミネセンスプレート
７ 接続面
８ ボンディングワイヤ
９ ＥＳＤ保護ダイオード
Ｌ キャリアの縦軸線
Ｓ 分離線

Claims (14)

  1. オプトエレクトロニクス半導体部品（１）であって、
    − キャリア上面（２３）と、前記キャリア上面（２３）の反対側に位置するキャリア下面（２４）とを有するキャリア（２）と、
    − 前記キャリア上面（２３）に取り付けられているいくつかの発光半導体チップ（３）と、
    − 前記半導体部品（１）を外部に電気的に接触させるための、前記キャリア下面（２４）における少なくとも２つの電気コンタクトパッド（４）と、
    を備えており、
    − 前記キャリア（２）が金属コア（２５）を有し、前記金属コア（２５）が、前記キャリア（２）の厚さの少なくとも６０％を占めており、かつ前記キャリア（２）の機械的剛性に少なくとも７０％寄与し、
    − 前記金属コア（２５）が、少なくとも部分的にセラミック層（２６）によって直接被覆されており、前記セラミック層（２６）の厚さが最大で１００μｍであり、
    − 前記セラミック層（２６）が、互いに電気的に絶縁された第１、第２および第３の金属層（２７）によって部分的に直接被覆されており、
    − 前記半導体チップ（３）が前記第１の金属層（２７）を介して前記コンタクトパッド（４）に電気的に接続されており、
    − 前記キャリア（２）がいくつかのキャリア部分（２１）から形成されており、
    − 各キャリア部分（２１）の前記セラミック層（２６）が、関連する前記金属コア（２５）の周囲の、密着性の閉じた単一の層を形成しており、
    − 前記キャリア上面（２３）それぞれが、関連する前記キャリア下面（２４）より大きい面積を有し、
    − すべてのキャリア下面（２４）が少なくとも１つのポッティング体（５）の下面と同一平面内にあるように、前記キャリア部分（２１）が前記ポッティング体（５）を介して互いに機械的にしっかりと結合されており、前記ポッティング体（５）が、前記キャリア部分（２１）と合わせて、前記半導体部品（１）の機械的支持要素であり、
    前記半導体チップ（３）が電気的に直列に接続されており、
    前記半導体チップ（３）が配置されている前記キャリア上面（２３）における前記第２の金属層（２７）が構造化されて導体トラックおよび電気接続面（７）が形成されており、
    前記半導体チップ（３）が取り付けられる前記キャリア部分（２１）のキャリア下面（２４）に電位が存在しないように、かつ、前記キャリア下面（２４）が前記第３の金属層（２７）で完全に覆われるように、前記キャリア上面（２３）における前記電気接続面（７）が、関連する前記キャリア下面（２４）から電気的に絶縁されている、
    オプトエレクトロニクス半導体部品（１）。
  2. 前記キャリア（２）が、互いに距離をおいて隔置されている正確に３つの個別のキャリア部分（２１）から形成されており、
    前記キャリア部分（２１）が共通平面内に配置されておりかつ互いに距離をおいて隔置されており、前記半導体チップ（３）が、前記キャリア部分（２１）のうちの最も大きい中央のキャリア部分（２１）に配置されており、前記コンタクトパッド（４）が、より小さい外側の２つのキャリア部分（２１）に配置されている、
    請求項１に記載のオプトエレクトロニクス半導体部品（１）。
  3. すべてのキャリア部分（２１）の前記キャリア上面（２３）および前記キャリア下面（２４）が、平坦に形成されておりかつ共通平面内に位置しており、すべてのキャリア部分（２１）の前記金属コア（２５）が、同じ金属薄板の半製品から、押し抜き、エッチング、および／またはソーイングによって形成されている、
    請求項２に記載のオプトエレクトロニクス半導体部品（１）。
  4. 前記半導体チップ（３）が取り付けられている前記キャリア部分（２１）に前記コンタクトパッド（４）が存在せず、
    前記キャリア上面（２３）における、隣り合うキャリア部分（２１）の間の距離それぞれが、関連する前記キャリア下面（２４）におけるよりも小さい、
    請求項２または請求項３のいずれかに記載のオプトエレクトロニクス半導体部品（１）。
  5. 前記半導体部品（１）が、前記キャリア下面（２４）を備えている平坦な実装面（１０）を有する、
    請求項１から請求項４のいずれかに記載のオプトエレクトロニクス半導体部品（１）。
  6. 前記半導体部品（１）が、光不透過性の第１のポッティング体（５ａ）および半透明の第２のポッティング体（５ｂ）を備えており、
    前記第１のポッティング体（５ａ）が、その上面および下面が前記キャリア上面（２３）およびキャリア下面（２４）と同一平面内にあり、これに加えて、その側面が前記キャリア（２）の端面（２２）と同一平面内にあり、各場合における公差が最大で２５μｍである、
    請求項５に記載のオプトエレクトロニクス半導体部品（１）。
  7. 少なくとも３個の前記半導体チップ（３）から形成されている、
    請求項１から請求項６のいずれかに記載のオプトエレクトロニクス半導体部品（１）。
  8. 前記半導体チップ（３）それぞれが、向かい合う２つの主面において電気的に接触しており、かつ、正確に１つの前記電気接続面（７）に電気的に直接接触しており、かつ、対応する前記接続面（７）に機械的に取り付けられている、
    請求項１から請求項７のいずれかに記載のオプトエレクトロニクス半導体部品（１）。
  9. 前記半導体部品（１）が、個別に作製されるいくつかのルミネセンスプレート（６）を備えており、前記ルミネセンスプレートそれぞれが、正確に１つの前記半導体チップ（３）に関連付けられており、かつ、関連する前記半導体チップ（３）の光の一部分を、より長い波長の光に変換するように構成されている、
    請求項１から請求項８のいずれかに記載のオプトエレクトロニクス半導体部品（１）。
  10. 前記ルミネセンスプレート（６）が、前記キャリア（２）から離れる方向において、その上面が前記ポッティング体（５）の上面と同一平面内にあり、
    前記ルミネセンスプレート（６）の平均厚さが、２５μｍから２５０μｍの範囲内（両端値を含む）であり、関連する前記半導体チップ（３）からの前記ルミネセンスプレート（６）の平均距離が、最大で１０μｍである、
    請求項９に記載のオプトエレクトロニクス半導体部品（１）。
  11. 前記キャリア部分（２１）それぞれが、断面において見たとき、前記キャリア上面（２３）から離れる方向に最初は一定の幅を有し、そこから前記キャリア部分（２１）の幅が前記キャリア下面（２４）までしだいに狭まっている、
    請求項１から請求項１０のいずれかに記載のオプトエレクトロニクス半導体部品（１）。
  12. 前記金属コア（２５）が前記セラミック層（２６）によって完全に被覆されており、前記セラミック層（２６）が少なくとも２μｍ、最大で１５μｍの厚さを有し、前記セラミック層（２６）が、最大で２５０μｍの平均粒径を有するＡｌＮ粒子から作製されており、
    前記金属コア（２５）が、Ａｌ、Ｃｕ、Ａｌ合金、またはＣｕ合金からなり、前記金属層（２７）が、Ａｌ、Ａｇ、Ａｕ、Ｃｕ、Ｎｉ、Ｐｄ、および／またはＰｔを含む、またはそのような材料からなる、
    請求項１から請求項１１のいずれかに記載のオプトエレクトロニクス半導体部品（１）。
  13. 請求項１から請求項１２のいずれかに記載のオプトエレクトロニクス半導体部品（１）を製造する方法であって、
    − 金属の半製品を作製し、前記半製品を、前記金属コア（２５）が形成されるように、エッチング、押し抜き、ソーイング、および／またはレーザ切断によって、キャリアアセンブリ（２０）に成形するステップと、
    − 前記キャリアアセンブリ（２０）の前記金属コア（２５）の表面にセラミック層（２６）を形成するステップと、
    − 前記電気的コンタクトパッド（４）も形成されるように、前記セラミック層の表面に前記金属層（２７）を形成して構造化するステップと、
    − 前記半導体チップ（３）を取り付けて電気的接触を形成するステップと、
    − 少なくとも１つのポッティング体（５）を形成するステップと、
    − 前記キャリアアセンブリ（２０）を分離して、前記キャリアおよび前記オプトエレクトロニクス半導体部品（１）を形成するステップと、
    を含む、方法。
  14. 前記方法ステップが、指定された順序で実行され、
    前記半製品を前記キャリアアセンブリ（２０）に成形するステップにおいて、前記半製品の向かい合う２つの主面のエッチングが行われる、
    請求項１３に記載の方法。
JP2017519893A 2014-11-12 2015-10-26 オプトエレクトロニクス半導体部品およびオプトエレクトロニクス半導体部品の製造方法 Active JP6348660B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102014116529.2A DE102014116529A1 (de) 2014-11-12 2014-11-12 Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
DE102014116529.2 2014-11-12
PCT/EP2015/074743 WO2016074914A1 (de) 2014-11-12 2015-10-26 Optoelektronisches halbleiterbauteil und verfahren zur herstellung eines optoelektronischen halbleiterbauteils

Publications (2)

Publication Number Publication Date
JP2017538286A JP2017538286A (ja) 2017-12-21
JP6348660B2 true JP6348660B2 (ja) 2018-06-27

Family

ID=54352467

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017519893A Active JP6348660B2 (ja) 2014-11-12 2015-10-26 オプトエレクトロニクス半導体部品およびオプトエレクトロニクス半導体部品の製造方法

Country Status (6)

Country Link
US (1) US9887336B2 (ja)
JP (1) JP6348660B2 (ja)
KR (1) KR102407430B1 (ja)
CN (1) CN107078131B (ja)
DE (2) DE102014116529A1 (ja)
WO (1) WO2016074914A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015108345A1 (de) 2015-05-27 2016-12-01 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen und optoelektronisches Halbleiterbauteil
DE102017117165B4 (de) 2017-07-28 2023-04-27 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Elektronisches Bauteil und Verfahren zur Herstellung eines elektronischen Bauteils
DE102018111319A1 (de) * 2018-05-11 2019-11-14 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements
KR102543996B1 (ko) * 2019-09-20 2023-06-16 주식회사 네패스 반도체 패키지 및 이의 제조방법
EP4125126A1 (en) * 2021-07-28 2023-02-01 Excellence Opto. Inc. Led package with multiple test pads and parallel circuit elements
DE102021125056A1 (de) 2021-09-28 2023-03-30 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Bauelement mit einer mehrzahl von halbleiterchips

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040037575A (ko) * 2002-10-29 2004-05-07 한국시그네틱스 주식회사 사선형 에칭부를 갖는 엠.엘.피（ｍｌｐ）형 반도체 패키지
JP2006100316A (ja) * 2004-09-28 2006-04-13 Sumitomo Metal Electronics Devices Inc 発光素子収納用パッケージ
JP2006245032A (ja) * 2005-02-28 2006-09-14 Toyoda Gosei Co Ltd 発光装置およびｌｅｄランプ
JP5413707B2 (ja) * 2005-06-06 2014-02-12 Ｄｏｗａエレクトロニクス株式会社 金属−セラミック複合基板及びその製造方法
TWI314366B (en) * 2006-04-28 2009-09-01 Delta Electronics Inc Light emitting apparatus
US7993979B2 (en) * 2007-12-26 2011-08-09 Stats Chippac Ltd. Leadless package system having external contacts
JP4989614B2 (ja) * 2007-12-28 2012-08-01 サムソン エルイーディー カンパニーリミテッド． 高出力ｌｅｄパッケージの製造方法
MY155671A (en) * 2010-01-29 2015-11-13 Toshiba Kk LED package and method for manufacturing same
DE102010024864B4 (de) * 2010-06-24 2021-01-21 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Halbleiterbauteil
DE102010045783A1 (de) * 2010-09-17 2012-03-22 Osram Opto Semiconductors Gmbh Trägersubstrat für ein optoelektronisches Bauelement, Verfahren zu dessen Herstellung und optoelektronisches Bauelement
US9551082B2 (en) 2011-02-08 2017-01-24 Cambridge Nanotherm Limited Insulated metal substrate
DE102011050450A1 (de) 2011-05-18 2012-11-22 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip, optoelektronisches Halbleiterbauelement und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements
KR101253247B1 (ko) * 2011-07-14 2013-04-16 (주)포인트엔지니어링 광 디바이스용 기판
JP5699838B2 (ja) * 2011-07-14 2015-04-15 豊田合成株式会社 発光装置の製造方法
KR101332032B1 (ko) 2011-12-21 2013-11-22 삼성전기주식회사 방열기판 및 방열기판의 제조방법
DE102012109905B4 (de) * 2012-10-17 2021-11-11 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung einer Vielzahl von optoelektronischen Halbleiterbauteilen
JP6099438B2 (ja) * 2013-03-08 2017-03-22 シチズン時計株式会社 発光デバイス及び発光デバイスの製造方法

Also Published As

Publication number Publication date
KR20170085042A (ko) 2017-07-21
DE112015005127B4 (de) 2021-10-21
US9887336B2 (en) 2018-02-06
CN107078131B (zh) 2019-04-23
WO2016074914A1 (de) 2016-05-19
CN107078131A (zh) 2017-08-18
DE102014116529A1 (de) 2016-05-12
KR102407430B1 (ko) 2022-06-10
DE112015005127A5 (de) 2017-08-03
US20170331019A1 (en) 2017-11-16
JP2017538286A (ja) 2017-12-21

Similar Documents

Publication Publication Date Title
JP6348660B2 (ja) オプトエレクトロニクス半導体部品およびオプトエレクトロニクス半導体部品の製造方法
JP6073428B2 (ja) オプトエレクトロニクス半導体部品の製造方法およびオプトエレクトロニクス半導体部品
JP5426481B2 (ja) 発光装置
US7391153B2 (en) Light emitting device provided with a submount assembly for improved thermal dissipation
US8319320B2 (en) LED module
US8044423B2 (en) Light emitting device package
JP5132234B2 (ja) 発光モジュール
KR100634189B1 (ko) 박막형 발광 다이오드 패키지 및 그 제조 방법
US9293663B1 (en) Light-emitting unit and semiconductor light-emitting device
JP2009081196A (ja) 発光モジュールおよびその製造方法
JP2007073575A (ja) 半導体発光装置
JP5568476B2 (ja) オプトエレクトロニクス部品
JP2012134295A (ja) 半導体発光装置及びその製造方法
JP5039474B2 (ja) 発光モジュールおよびその製造方法
JP2007335734A (ja) 半導体装置
US9761766B2 (en) Chip on board type LED module
KR101304748B1 (ko) 발광 다이오드용 패키지, 발광 다이오드, 및 발광 다이오드용 패키지의 제조 방법
TW201431113A (zh) 發光二極體模組
JP2011258674A (ja) 半導体発光装置及びその製造方法
JP7193698B2 (ja) 発光装置及び発光装置の製造方法
JP2016119464A (ja) 発光装置
GB2551154B (en) Light-emitting diode package and method of manufacture
JP5636624B2 (ja) 発光装置
KR101461153B1 (ko) 반도체 소자 구조물을 제조하는 방법
JP2019216265A (ja) 発光装置の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180410

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180511

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180522

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180531

R150 Certificate of patent or registration of utility model

Ref document number: 6348660

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250