JP5699838B2 - 発光装置の製造方法 - Google Patents

発光装置の製造方法 Download PDF

Info

Publication number
JP5699838B2
JP5699838B2 JP2011155622A JP2011155622A JP5699838B2 JP 5699838 B2 JP5699838 B2 JP 5699838B2 JP 2011155622 A JP2011155622 A JP 2011155622A JP 2011155622 A JP2011155622 A JP 2011155622A JP 5699838 B2 JP5699838 B2 JP 5699838B2
Authority
JP
Japan
Prior art keywords
frame
light emitting
emitting device
light
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011155622A
Other languages
English (en)
Other versions
JP2013021259A (ja
Inventor
重郎 武田
重郎 武田
石田　真
真 石田
光司 寺上
光司 寺上
翔太 山森
翔太 山森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Priority to JP2011155622A priority Critical patent/JP5699838B2/ja
Priority to US13/489,866 priority patent/US8586391B2/en
Publication of JP2013021259A publication Critical patent/JP2013021259A/ja
Application granted granted Critical
Publication of JP5699838B2 publication Critical patent/JP5699838B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は、複数の発光素子を素子集合搭載基板に搭載して複数の発光素子を封止した後、少なくとも１つの発光素子を含むように素子集合搭載基板及び枠体集合体を分割することにより、複数の発光装置を得る発光装置の製造方法に関する。
従来の発光装置には、素子搭載部を有する素子搭載基板と、素子搭載基板の素子搭載部に搭載された発光素子としての発光ダイオード（Light Emitting Diode：ＬＥＤ）素子と、ＬＥＤ素子を封止する封止部材とを備えたものがある。
このような発光装置の製造は、例えば素子集合搭載基板として互いに絶縁された複数の素子搭載部及び複数対のワイヤ接続部を有するリードフレーム（特許文献１参照）を用いて行われる。
すなわち、上記したリードフレームを用いた発光装置の製造は、リードフレームにおける複数の素子搭載部に発光素子を搭載し、次いで複数対のワイヤ接続部に発光素子をワイヤで接続し、しかる後発光素子をワイヤと共に封止部材で封止してから、封止部材及びリードフレームを分割することにより行われる。この場合、発光素子及びワイヤを封止部材で封止するにあたり、素子搭載・ワイヤ接続済みのリードフレームを金型内に配置した後、この金型のキャビティ内に封止部材となる未硬化樹脂を注入して固化させる。
特開２０１０−１７７３２９号公報
しかしながら、特許文献１に示すリードフレームを用いた発光装置の製造方法によると、素子搭載部に対する高密度な発光素子の搭載を実現することができないばかりか、金型を用いる大掛かりな設備を必要とし、低コスト化の障害となっていた。
また、特許文献１に示すリードフレームを用いた発光装置の製造方法によると、リフレクタが形成されず、所望の配光特性をもつ発光装置を得ることができなかった。
従って、本発明の目的は、低コスト化の障害を回避することができるとともに、所望の配光特性をもつ発光装置を得ることができる発光装置の製造方法を提供することにある。
本発明の一態様は、上記目的を達成するために、（１）〜（３）の発光装置の製造方法を提供する。
（１）平板状基板を準備する基板準備工程と、前記平板状基板の発光素子搭載面に格子状枠を形成する枠形成工程と、前記発光素子搭載面の前記格子状枠の開口内に発光素子を搭載する素子搭載工程と、前記格子状枠の開口内に封止部材を供給して前記発光素子を封止する封止工程と、を備え、前記格子状枠が分断されるように、前記格子状枠及び平板状基板を分割し、側壁を備えた複数の発光装置を得る発光装置の製造方法であって、前記枠形成工程は、未硬化樹脂をディスペンス塗布した後、前記未硬化樹脂を硬化させるディスペンス塗布硬化工程を含み、前記ディスペンス塗布硬化工程は、前記格子状枠の縦枠と横枠の交差部へ前記未硬化樹脂の塗布が重ならないように、該縦枠及び該横枠の少なくとも一方を交差部へ塗布しないことにより隙間を形成することを特徴とする発光装置の製造方法。
（２）上記（１）に記載の発光装置の製造方法において、前記枠形成工程は、前記格子状枠の縦枠と横枠の交差部へ前記未硬化樹脂の塗布が重ならないように、該縦枠及び該横枠の両方を交差部へ塗布しない。
（３）上記（１）あるいは（２）のいずれかに記載の発光装置の製造方法において、前記格子状枠と前記封止部材は樹脂からなり、同時に硬化させる。
本発明によれば、低コスト化の障害を回避することができるとともに、所望の配光特性をもつ発光装置を得ることができる。
本発明の第１の実施の形態に係る素子集合搭載基板を用いて製造された発光装置を示す断面図。 本発明の第１の実施の形態に係る素子集合搭載基板を用いて製造された発光装置のＬＥＤ素子を示す断面図。 （ａ）及び（ｂ）は、本発明の第１の実施の形態に係る素子集合搭載基板を説明するために示す平面図と断面図。（ａ）は平面図を、また（ｂ）は断面図をそれぞれ示す。 （ａ）及び（ｂ）は、本発明の第１の実施の形態に係る素子集合搭載基板における枠体集合体の形成例を説明するために示す平面図。（ａ）は本実施例を、また（ｂ）は他の実施例をそれぞれ示す。 （ａ）〜（ｅ）は、本発明の第１の実施の形態に係る素子集合搭載基板を用いた発光装置の製造方法を説明するために示す断面図。（ａ）はめっき処理工程を、（ｂ）はＬＥＤ素子の搭載工程を、（ｃ）はワイヤボンディング工程を、（ｄ）は封止工程を、また（ｅ）はダイシング工程をそれぞれ示す。 （ａ）及び（ｂ）は、本発明の第２の実施の形態に係る素子集合搭載基板を説明するために示す平面図と断面図。（ａ）は平面図を、また（ｂ）は断面図をそれぞれ示す。 （ａ）〜（ｄ）は、本発明の第２の実施の形態に係る素子集合搭載基板を用いた発光装置の製造方法を説明するために示す断面図。（ａ）はＬＥＤ素子の搭載工程を、（ｂ）はワイヤボンディング工程を、（ｃ）は封止工程を、また（ｄ）はダイシング工程をそれぞれ示す。
[第１の実施の形態]
以下、本発明の第１の実施の形態に係る素子集合搭載基板を用いた発光装置の製造方法について、図面を参照して詳細に説明する。
（発光装置の全体構成）
図１は発光装置を示す。図１に示すように、発光装置１は、素子搭載基板２と、素子搭載基板２に搭載されたＬＥＤ素子３と、ＬＥＤ素子３を封止する封止部材４と、封止部材４及び素子搭載基板２と共にパッケージＰを形成する枠体５とから大略構成されている。
（素子搭載基板２の構成）
素子搭載基板２は、発光装置１を製造する場合に用いられる素子集合搭載基板６（図３に示す）の一部であり、第１の絶縁部材２０及び第２の絶縁部材２１によって互いに絶縁された一対の導体部材としての導体パッド２２，２３を有し、全体が平面矩形状の板部材によって形成されている。素子搭載基板２の厚さは約１．０ｍｍ程度の寸法に設定されている。素子集合搭載基板６の詳細については後述する。
第１の絶縁部材２０は素子搭載基板２の一方側（素子搭載側）に、また第２の絶縁部材２１は素子搭載基板２の他方側（素子反搭載側）にそれぞれ配置されている。第１の絶縁部材２０及び第２の絶縁部材２１の材料としては、光を遮蔽する酸化チタン等の白色顔料を含有させたポリアミド等の熱可塑性樹脂、又はエポキシ樹脂やシリコーン樹脂等の熱硬化性樹脂等の樹脂にあるいはアルミナ等のセラミックスが用いられる。本実施の形態ではシリコーン樹脂が用いられる。
一対の導体パッド２２，２３は、第１の絶縁部材２０及び第２の絶縁部材２１を介して互いに隣接し、素子搭載基板２の面方向に互いに並列して配置されている。一方の導体パッド２２は素子搭載・ワイヤ接続（素子搭載及びワイヤ接続）用のパッドによって、また他方の導体パッド２３はワイヤ接続用のパッドによってそれぞれ形成されている。
一方の導体パッド２２の表裏面には、例えば銀（Ａｇ）等のめっき処理を施すことによりめっき処理部２４，２５が設けられている。他方の導体パッド２３の表裏面には、一方の導体パッド２２と同様に、例えばＡｇ等のめっき処理を施すことによりめっき処理部２６，２７が設けられている。一対の導体パッド２２，２３の材料としては例えば銅合金又は鉄合金からなる金属が用いられる。
（ＬＥＤ素子３の構成）
図２はＬＥＤ素子を示す。図２に示すように、ＬＥＤ素子３は、ｐ側電極３０及びｎ側電極３１を有し、ｐ側電極３０（ｐ側パッド電極３０ａ）をめっき処理部２６に、またｎ側電極３１をめっき処理部２４にそれぞれワイヤ３２（図１に示す）によって接続することにより素子搭載基板２における素子搭載面２ａ（図１に示す）の略中央部に搭載されている。ＬＥＤ素子３としては例えば平面略正方形状の青色ＬＥＤ素子が用いられる。
そして、ＬＥＤ素子３は、サファイア（Ａｌ２Ｏ３）からなる基板３３の表面にIII族窒化物系半導体を例えば７００℃の温度でエピタキシャル成長させることにより、バッファ層３４，ｎ型半導体層３５，発光層としてのＭＱＷ（Multiple Quantum Well：重量子井戸）層３６，及びｐ型半導体層３７が順次形成され、発光面３８からピーク発光波長が例えば４３５ｎｍ〜４８０ｎｍである青色光を発するように構成されている。
ｐ側電極３０は、ｐ側パッド電極３０ａを有し、ｐ型半導体層３７の表面に設けられている。ｎ側電極３１は、ｐ型半導体層３７からＭＱＷ層３６及びｎ型半導体層３５にわたってその一部にエッチング処理を施すことにより露出した部位（ｎ型半導体層３５）に設けられている。ｐ側電極３０の材料としては例えばＩＴＯ（Indium Tin Oxide）等の酸化物からなる透明導電性材が、またｐ側パッド電極３０ａ及びｎ側電極３１の材料としては例えばＮｉ／Ａｕ，Ａｌ等の金属がそれぞれ用いられる。
（封止部材４の構成）
封止部材４は、枠体５内に収容され、全体が例えばシリコーン系の光透過性樹脂（熱硬化性樹脂）によって形成されている。そして、封止部材４は、素子搭載基板２上でＬＥＤ素子３及びワイヤ３２を封止するように構成されている。封止部材４の材料としては、エポキシ樹脂，変性エポキシ樹脂，シリコーン樹脂，変性シリコーン樹脂，フッ素樹脂等の光透過性樹脂を用いることができる。封止部材４には、ＬＥＤ素子３から発せられる青色光を受けて励起されることにより黄色光を発する蛍光体を含有してもよい。この場合、ＬＥＤ素子３から発せられる青色光とこの青色光で蛍光体が励起されて発する黄色光との混合により白色光が得られる。
（枠体５の構成）
枠体５は、例えばシリコーン樹脂により形成され、パッケージＰにおける内側の側壁面５ａの断面が上に凸の曲面からなり、平面視にて矩形状の素子搭載面２ａの外縁を取り囲むように素子搭載側開口部から光取出側開口部に向かって開口部が広がるように形成されている。そして、枠体５は、ＬＥＤ素子３からの光を反射してパッケージＰ外に取り出すように構成されている。
（素子集合搭載基板６の構成）
次に、素子集合搭載基板６につき、図３（ａ）及び（ｂ）を用いて説明する。図３（ａ）及び（ｂ）は素子集合搭載基板を示す。図３（ａ）及び（ｂ）に示すように、素子集合搭載基板６は、全体が平面視にて矩形の平板状の基板用素材６Ａ及び枠体集合体６Ｂからなり、複数の枠体５を有する複合部材によって形成されている。
基板用素材６Ａは、基部材６０，導体部材６１及び絶縁部材６２を有し、素子集合搭載基板６の一方側に配置され、全体が平面矩形状の板部材によって形成されている。基板用素材６Ａには、上記した特許文献１に示す「樹脂複合リードフレーム」が用いられる。なお、基板用素材６Ａの形成は、金属板（銅合金又は鉄合金）にその表面側からエッチング処理を施して第１の凹部を形成し、この第１の凹部にスクリーン印刷によって第１の絶縁部材２０を充填した後、金属板にその裏面側からエッチング処理を施して第２の凹部を形成し、この第２の凹部にスクリーン印刷によって第２の絶縁部材２１を充填することにより行われる。
基部材６０は、上記した金属板の一部を構成し、枠体集合体６Ｂの素子搭載側に配置され、全体が格子状の部材によって形成されている。そして、基部材６０は、その素子搭載側に枠体集合体６Ｂを形成するように構成されている。
導体部材６１は、基部材６０と同様に金属板の一部を構成する複数対（例えば縦方向に１４対、横方向に１５対）の導体パッド２２，２３からなり、基部材６０の素子搭載側に平面縦横に並列して配置されている。そして、導体部材６１は、枠体集合体６Ｂにおいて基部材６０の素子搭載側面に交差する（本実施の形態では直交する）２方向に開口する両開口のうち基部材６０側の開口一部を閉塞するように構成されている。各対の導体パッド２２，２３は、第１の絶縁部材２０及び第２の絶縁部材２１によって互いに絶縁されている。
絶縁部材６２は、第１の絶縁部材２０及び第２の絶縁部材２１からなり、これら第１の絶縁部材２０及び第２の絶縁部材２１が素子集合搭載基板６の厚さ方向に互いに並列して配置されている。そして、絶縁部材６２は、複数対の導体パッド２２，２３をそれぞれ仕切るように構成されている。
枠体集合体６Ｂは、複数の枠体５が集合して形成されている。そして、各々の枠体５は、素子搭載側開口部から光取出側開口部に向かって開口部が広がるように、格子状に連結して形成されている。これにより、素子集合搭載基板６が複数の枠体５を有する部材として機能し、発光装置１の製造時に各枠体５内に封止部材４となる未硬化樹の注入が可能となる。枠体集合体６Ｂの材料としては、酸化チタン等の白色顔料を含有させて光反射性を持たせたエポキシ樹脂，変性エポキシ樹脂，シリコーン樹脂，変性シリコーン樹脂，フッ素樹脂等の光透過性樹脂が用いられるが、素子集合搭載基板６との密着性の観点から、絶縁部材６２の材料と同一の材料（シリコーン樹脂）を用いることが好ましい。
枠体集合体６Ｂの形成は、図４（ａ）に二点鎖線で示すように枠体５の角部となる部位Ａにおいて、未硬化樹脂６０Ｂ，６１Ｂ（縦方向の未硬化樹脂６０Ｂ，横方向の未硬化樹脂６１Ｂ）を基板用素材６Ａの厚さ方向に重ねず、横方向の未硬化樹脂６１Ｂに縦方向の未硬化樹脂６０Ｂを突き合わせるようにして基板用素材６Ａ（基部材６０）の素子搭載側面に略格子状にディスペンス塗布することにより行われる。縦方向の未硬化樹脂６０Ｂ及び横方向の未硬化樹脂６１Ｂの硬化後には、図４（ａ）に実線で示すように角部Ａの隙間が樹脂で埋められ、基板用素材６Ａの素子搭載側面で平面視にて縦枠６３及び横枠６４がそれぞれ並列することにより複数の平面矩形状の開口をもち、かつ交差部と他部との厚みが略均一な枠体集合体６Ｂが得られる。
なお、本実施の形態に示す枠体集合体６Ｂの形成は、図４（ａ）に二点鎖線で示すような方法によって未硬化樹脂が重ならないようにして行う場合について説明したが、本発明はこれに限定されず、図４（ｂ）に示すような形成方法によって行ってもよい。この場合、枠体５の角部となる部位Ｂにおいては、縦方向の未硬化樹脂６０Ｂ同士を、また横方向の未硬化樹脂６１Ｂ同士をそれぞれ突き合わせるようにして基板用素材６Ａ（基部材６０）の素子搭載側面にディスペンス塗布する。この場合においても、交差部と他部との厚みが略均一な枠体集合体６Ｂが得られる。
（発光装置１の製造方法）
次に、本実施の形態に示す発光装置１の製造方法につき、図５（ａ）〜（ｅ）を参照して説明する。図５（ａ）〜（ｅ）は発光装置の製造手順を示す。
本実施の形態に示す発光装置の製造方法は、「めっき処理」，「ＬＥＤ素子の搭載」，「ワイヤボンディング」，「ＬＥＤ素子の封止」及び「ダイシング」の各工程が順次実施されるため、これら各工程を順次説明する。
「めっき処理」
図５（ａ）に示すように、素子集合搭載基板６における導体パッド２２の表裏面にめっき処理を施すことによりめっき処理部２４，２５を形成する。同様に、素子集合搭載基板６における導体パッド２３の表裏面にめっき処理を施すことによりめっき処理部２６，２７を形成する。
「ＬＥＤ素子の搭載」
図５（ｂ）に示すように、例えばエポキシ樹脂等の絶縁性接着剤（図示せず）を用い、素子集合搭載基板６の導体パッド２２上にめっき処理部２４を介してＬＥＤ素子３を接着する。この際、ＬＥＤ素子３の接着は、その光取出側をｐ側パッド電極３０ａ及びｎ側電極３１（共に図２に示す）が指向するようにして行われる（所謂、フェイスアップ搭載）。これにより、素子集合搭載基板６には複数個（本実施の形態では縦方向に１４個×横方向に１５個＝合計２１０）のＬＥＤ素子３が搭載される。
「ワイヤボンディング」
図５（ｃ）に示すように、例えば銀粉含有の導電性接着剤を用い、ＬＥＤ素子３を導体パッド２２上のめっき処理部２４及び導体パッド２３上のめっき処理部２６にワイヤ３２によって接続する。この場合、ｐ側パッド電極３０ａがめっき処理部２６に、またｎ側電極３１がめっき処理部２４にそれぞれワイヤ３２を介して接続される。
「ＬＥＤ素子の封止」
図５（ｄ）に示すように、例えばディスペンサ（図示せず）を用いて封止部材４となる未硬化のシリコーン樹脂を素子集合搭載基板６の枠体集合体６Ｂにより画定された開口部内に注入して固化させる。これにより、素子集合搭載基板６上における複数個のＬＥＤ素子３がワイヤ３２と共に封止部材４によって封止される。
「ダイシング」
図５（ｅ）に示すように、例えば回転型のダイシングブレード（図示せず）を用い、ＬＥＤ素子３，導体パッド２２・２３及び枠体５を一単位として枠体集合体６Ｂ及び基部材６０を各縦枠６３及び各横枠６４が均等に分断されるように各縦枠６３及び各横枠６４の中央部に沿って切断することにより分割する。これにより、枠体５付きの素子搭載基板２上で封止部材４によってワイヤ３２と共に封止されたＬＥＤ素子３を有する複数個（合計２１０個）の発光装置１（図５（ｅ）には１個のみ示す）が得られる。
[第１の実施の形態の効果]
以上説明した第１の実施の形態によれば、次に示す効果が得られる。
（１）素子集合搭載基板６に対する高密度なＬＥＤ素子３の搭載を実現することができるため、従来必要とした大掛かりな設備が不要となり、低コスト化の障害を回避することができる。
（２）枠体５の側壁面５ａがリフレクタであるため、所望の配光特性をもつ発光装置１を得ることができる。
[第２の実施の形態]
次に、本発明の第２実施の形態に係る素子集合搭載基板、及びこれを用いた発光装置の製造方法につき、図６（ａ）及び（ｂ）を用いて説明する。図６（ａ）及び（ｂ）は素子集合搭載基板を示す。図６において、図１〜図３と同一又は同等の部材については同一の符号を付し、詳細な説明は省略する。
図６（ａ）及び（ｂ）に示すように、本発明の第２の実施の形態に係る素子集合搭載基板９は、基部材９０が絶縁部材によって形成されている点に特徴がある。
このため、素子集合搭載基板９は、絶縁部材をベースとする基板用素材９Ａ及び枠体集合体９Ｂからなり、全体が複数の枠体５となる格子状の複合部材によって形成されている。
基板用素材９Ａは、基部材９０及び導体部材９１を有し、全体が平面視にて矩形の平板状の板部材によって形成されている。
基部材９０は、絶縁部材としての例えば酸化アルミニウム（Ａｌ２Ｏ３）のセラミックシートを積層して形成されている。基部材９０の材料としては、窒化アルミニウム（ＡｌＮ）等のセラミックスを用いてもよい。
導体部材９１は、基部材９０によって互いに絶縁された複数対（例えば縦方向に１４対、横方向に１５対）の導体パターン９１０，９１１からなり、基板用素材９Ａに配置されている。各対の導体パターン９１０，９１１は、基部材９０に平面縦横に並列して配置されている。そして、導体部材９１は、枠体集合体９Ｂにおいて基部材９０の素子搭載側面に交差する（本実施の形態では直交する）２方向に開口する両開口のうち基部材９０側の開口一部を閉塞するように構成されている。
一方の導体パターン９１０は、素子搭載・ワイヤ接続（素子搭載及びワイヤ接続）用のパッドとして機能し、ＬＥＤ素子３のｎ側電極３１（図１に示す）に接続する表面パターン９１０ａ、ＬＥＤ素子３（図１に示す）に対して電源電圧を供給するための裏面パターン９１０ｂ、及び基部材９０を貫通するビアホール９０ａ内に充填されて表面パターン９１０ａと裏面パターン９１０ｂとを接続するビアパターン９１０ｃによって形成されている。
他方の導体パターン９１１は、ワイヤ接続用のパッドとして機能し、ＬＥＤ素子３のｐ側パッド電極３０ａ（図１に示す）に接続する表面パターン９１１ａ、ＬＥＤ素子３（図１に示す）に対して電源電圧を供給するための裏面パターン９１１ｂ、及び基部材９０を貫通するビアホール９０ｂ内に充填されて表面パターン９１１ａと裏面パターン９１１ｂとを接続するビアパターン９１１ｃによって形成されている。
表面パターン９１０ａ及び裏面パターン９１０ｂはビアパターン９１０ｃに、また表面パターン９１１ａ及び裏面パターン９１１ｂはビアパターン９１１ｃにそれぞれ例えばタングステン（Ｗ），モリブデン（Ｍｏ）等の高融点金属によって一体に形成されている。
なお、表面パターン９１０ａ，９１１ａ及び裏面パターン９１０ｂ，９１１ｂの表面には、ニッケル（Ｎｉ），アルミニウム（Ａｌ），白金（Ｐｔ），チタン（Ｔｉ），金（Ａｕ），銀（Ａｇ），銅（Ｃｕ）などの材料による単数又は複数の金属層が必要に応じて形成される。
枠体集合体９Ｂは、第１の実施の形態と同様に未硬化樹脂をディスペンス塗布した後、硬化させて形成するため、ここでは、その詳細な説明を省略する。
（発光装置１の製造方法）
次に、本実施の形態に示す素子集合搭載基板９を用いる発光装置１の製造方法につき、図７（ａ）〜（ｄ）を参照して説明する。図７（ａ）〜（ｄ）は発光装置の製造手順を示す。
本実施の形態に示す発光装置の製造方法は、「ＬＥＤ素子の搭載」，「ワイヤボンディング」，「ＬＥＤ素子の封止」及び「ダイシング」の各工程が順次実施されるため、これら各工程を順次説明する。
「ＬＥＤ素子の搭載」
図７（ａ）に示すように、例えば銀粉含有の導電性接着剤（図示せず）を用い、素子集合搭載基板９の表面パターン９１０ａ上にＬＥＤ素子３を接着する。この際、ＬＥＤ素子３の接着は、その光取出側をｐ側パッド電極３０ａ及びｎ側電極３１（共に図２に示す）が指向するようにして行われる。これにより、素子集合搭載基板９には複数個（本実施の形態では縦方向に１４個×横方向に１５個＝合計２１０）のＬＥＤ素子３が搭載される。
「ワイヤボンディング」
図７（ｂ）に示すように、例えば銀粉含有の導電性接着剤を用い、ＬＥＤ素子３を導体パターン９１０上の表面パターン９１０ａ及び導体パターン９１１上の表面パターン９１１ａにワイヤ３２によって接続する。この場合、ｐ側パッド電極３０ａが表面パターン９１１ａに、またｎ側電極３１が表面パターン９１０ａにそれぞれワイヤ３２を介して接続される。
「ＬＥＤ素子の封止」
図７（ｃ）に示すように、例えばディスペンサ（図示せず）を用いて封止部材４となる未硬化のシリコーン樹脂を素子集合搭載基板９の枠体集合体９Ｂにより画定された開口部内に注入して硬化させる。これにより、素子集合搭載基板９上における複数個のＬＥＤ素子３がワイヤ３２と共に封止部材４によって封止される。
「ダイシング」
図７（ｄ）に示すように、例えば回転型のダイシングブレード（図示せず）を用い、ＬＥＤ素子３，導体パターン９１０・９１１及び枠体５を一単位として基部材９０及び枠体集合体９Ｂを各縦枠６３及び各横枠６４が均等に分断されるように各縦枠６３及び各横枠６４の中央部に沿って切断することにより分割する。これにより、枠体５付きの素子搭載基板２上で封止部材４によってワイヤ３２と共に封止されたＬＥＤ素子３を有する複数個（合計２１０個）の発光装置１（図７（ｄ）には１個のみ示す）が得られる。
[第２の実施の形態の効果]
以上説明した第２の実施の形態によれば、第１の実施の形態の効果に加えて次に示す効果が得られる。
発光装置１の製造には、予め回路パターン（表面パターン９１０ａ・９１１ａ，裏面パターン９１０ｂ，９１１ｂ及びビアパターン９１０ｃ，９１１ｃ）が形成された素子集合搭載基板９を用いるため、製造工程数を削減することができ、製造コストの低廉化を図ることができる。
以上、本発明の素子集合搭載基板及び発光装置の製造方法を上記の実施の形態に基づいて説明したが、本発明は上記の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々の態様において実施することが可能であり、例えば次に示すような変形も可能である。
（１）上記実施の形態では、未硬化樹脂をディスペンス塗布した後、硬化させることにより枠体集合体６Ｂを形成したが、本発明はこれに限定されず、未硬化樹脂をスクリーン印刷塗布した後、硬化させることにより枠体集合体６Ｂを形成してもよいし、コンプレッション成形，トランスファー成形により枠体集合体６Ｂを形成してもよい。
（２）上記実施の形態では、素子集合搭載基板２，６に対して、ＬＥＤ素子３を所謂、フェイスアップ搭載し、ＬＥＤ素子３をワイヤにより導電パッド２２，２３又は導体パターン９１０，９１１に接続したが、本発明はこれに限定されず、ＬＥＤ素子３を所謂、フリップチップ搭載し、ＬＥＤ素子３をバンプにより導電パッド２２，２３又は導体パターン９１０，９１１に接続してもよい。
（３）上記実施の形態では、枠体５に一個のＬＥＤ素子３を搭載したが、多数のＬＥＤ素子３を搭載してもよい。この場合、複数のＬＥＤ素子３のピーク発光波長が略同等（同じ青色発光）でもよいし、異なるピーク波長（例えば、青色発光と赤色発光，青色発光と緑色発光と赤色発光）でもよい。
（４）上記実施の形態では、枠体５を一単位として発光装置１を分割したが、本発明これに限定されず、複数の枠体を含むものを一単位として発光装置を分割してもよい。
（５）上記実施の形態では、枠体集合体６Ｂを形成した後、素子集合搭載基板２，６にＬＥＤ素子３を搭載したが、本発明はこれに限定されず、ＬＥＤ素子３を搭載した後、枠体集合体６Ｂを形成してもよい。
（６）上記実施の形態では、枠体集合体６Ｂを未硬化樹脂を塗布して硬化させた後、枠集合体６Ｂの開口部内に未硬化の封止部材４を注入して硬化させたが、枠体集合体６Ｂと封止部材４とを同時に硬化させてもよい。
（７）上記実施の形態では、ＬＥＤ素子３への未硬化樹脂の供給をディスペンス塗布により行ったが、本発明はこれに限定されず、スクリーン印刷塗布等により行ってもよい。
１…発光装置、２…素子搭載基板、２ａ…素子搭載面、２０…第１の絶縁部材、２１…第２の絶縁部材、２２，２３…導体パッド、２４〜２７…めっき処理部、３…ＬＥＤ素子、３０…ｐ側電極、３０ａ…ｐ側パッド電極、３１…ｎ側電極、３２…ワイヤ、３３…基板、３４…バッファ層、３５…ｎ型半導体層、３６…ＭＱＷ層、３７…ｐ型半導体層、３８…発光面、４…封止部材、５…枠体、５ａ…側壁面、６…素子集合搭載基板、６Ａ…基板用素材、６Ｂ…枠体集合体、６０…基部材、６０Ｂ…縦方向の未硬化樹脂、６１Ｂ…横方向の未硬化樹脂、６３…縦枠、６４…横枠、６１…導体部材、６２…絶縁部材、９…素子集合搭載基板、９Ａ…基板用素材、９Ｂ…枠体集合体、９０…基部材、９０ａ，９０ｂ…ビアホール、９１…導体部材、９１０，９１１…導体パターン、９１０ａ，９１１ａ…表面パターン、９１０ｂ，９１１ｂ…裏面パターン、９１０ｃ，９１１ｃ…ビアパターン、Ｐ…パッケージ、Ａ，Ｂ…部位

Claims (3)

  1. 平板状基板を準備する基板準備工程と、
    前記平板状基板の発光素子搭載面に格子状枠を形成する枠形成工程と、
    前記発光素子搭載面の前記格子状枠の開口内に発光素子を搭載する素子搭載工程と、
    前記格子状枠の開口内に封止部材を供給して前記発光素子を封止する封止工程と、を備え、
    前記格子状枠が分断されるように、前記格子状枠及び平板状基板を分割し、側壁を備えた複数の発光装置を得る発光装置の製造方法であって、
    前記枠形成工程は、未硬化樹脂をディスペンス塗布した後、前記未硬化樹脂を硬化させるディスペンス塗布硬化工程を含み、
    前記ディスペンス塗布硬化工程は、前記格子状枠の縦枠と横枠の交差部へ前記未硬化樹脂の塗布が重ならないように、該縦枠及び該横枠の少なくとも一方を交差部へ塗布しないことにより隙間を形成することを特徴とする発光装置の製造方法。
  2. 前記ディスペンス塗布硬化工程は、前記格子状枠の縦枠と横枠の交差部へ前記未硬化樹脂の塗布が重ならないように、該縦枠及び該横枠の両方を交差部へ塗布しないことを特徴とする請求項１に記載の発光装置の製造方法。
  3. 前記格子状枠と前記封止部材は樹脂からなり、同時に硬化させることを特徴とする請求項１あるいは２に記載の発光装置の製造方法。
JP2011155622A 2011-07-14 2011-07-14 発光装置の製造方法 Active JP5699838B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011155622A JP5699838B2 (ja) 2011-07-14 2011-07-14 発光装置の製造方法
US13/489,866 US8586391B2 (en) 2011-07-14 2012-06-06 Method of manufacturing light-emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011155622A JP5699838B2 (ja) 2011-07-14 2011-07-14 発光装置の製造方法

Publications (2)

Publication Number Publication Date
JP2013021259A JP2013021259A (ja) 2013-01-31
JP5699838B2 true JP5699838B2 (ja) 2015-04-15

Family

ID=47519129

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011155622A Active JP5699838B2 (ja) 2011-07-14 2011-07-14 発光装置の製造方法

Country Status (2)

Country Link
US (1) US8586391B2 (ja)
JP (1) JP5699838B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9385289B2 (en) * 2012-11-28 2016-07-05 Lumens Co., Ltd. Light-emitting-device package and production method therefor
KR101513642B1 (ko) * 2013-08-21 2015-04-20 엘지전자 주식회사 반도체 디바이스
TW201517323A (zh) 2013-08-27 2015-05-01 Glo Ab 模製發光二極體封裝及其製造方法
US8999737B2 (en) * 2013-08-27 2015-04-07 Glo Ab Method of making molded LED package
EP3218940A4 (en) * 2014-10-27 2018-08-15 Henkel AG & Co. KGaA A method for manufacturing an optical semiconductor device and a silicone resin composition therefor
DE102014116529A1 (de) * 2014-11-12 2016-05-12 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
JP6417970B2 (ja) * 2015-01-28 2018-11-07 ミツミ電機株式会社 モジュール及びその製造方法
JP6736256B2 (ja) * 2015-03-23 2020-08-05 ローム株式会社 Ｌｅｄパッケージ
DE102020004863A1 (de) * 2020-08-10 2022-02-10 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches halbleiterbauteil und herstellungsverfahren

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3393247B2 (ja) * 1995-09-29 2003-04-07 ソニー株式会社 光学装置およびその製造方法
JP2008027999A (ja) * 2006-07-19 2008-02-07 Matsushita Electric Ind Co Ltd 発光装置の製造方法および発光装置
JP4857185B2 (ja) * 2007-05-14 2012-01-18 株式会社アキタ電子システムズ 照明装置及びその製造方法
US8049237B2 (en) 2007-12-28 2011-11-01 Nichia Corporation Light emitting device
JP5169263B2 (ja) 2008-02-01 2013-03-27 日亜化学工業株式会社 発光装置の製造方法及び発光装置
JP2010177329A (ja) 2009-01-28 2010-08-12 Sharp Corp 樹脂複合リードフレームとその製造方法、及びその実装体
JP5359662B2 (ja) * 2009-08-03 2013-12-04 日亜化学工業株式会社 発光装置及びその製造方法
JP5440096B2 (ja) * 2009-10-26 2014-03-12 日立化成株式会社 光半導体装置の製造方法、光半導体素子搭載用基板の製造方法及び光半導体装置

Also Published As

Publication number Publication date
US8586391B2 (en) 2013-11-19
JP2013021259A (ja) 2013-01-31
US20130017631A1 (en) 2013-01-17

Similar Documents

Publication Publication Date Title
JP5699838B2 (ja) 発光装置の製造方法
US10193036B2 (en) Light emitting device and method for producing the same
US8823040B2 (en) Light-emitting device and method of manufacturing the same
US9269873B2 (en) Semiconductor light emitting device and method for manufacturing same
JP5661552B2 (ja) 半導体発光装置及びその製造方法
JP6354273B2 (ja) 発光装置及び発光装置の製造方法
JP5633480B2 (ja) 発光装置の製造方法
US10461227B2 (en) Method for manufacturing light emitting device, and light emitting device
JP2012138454A (ja) 半導体発光装置及びその製造方法
JP6428249B2 (ja) 発光装置
JP6384202B2 (ja) 発光装置の製造方法
JP2015228397A (ja) 発光装置の製造方法
US9991237B2 (en) Light emitting device
JP2014033113A (ja) 発光装置および発光モジュール
JP2014179569A (ja) 発光装置およびその製造方法
JP2012015437A (ja) 半導体発光装置
US11398589B2 (en) Light emitting device package and light source device
JP6237344B2 (ja) 発光装置及び発光装置の製造方法
KR20150018481A (ko) 반도체 발광소자 및 이를 제조하는 방법
JP6614313B2 (ja) 発光装置
US20220344552A1 (en) Light-emitting device and manufacturing method of the same
JP7206505B2 (ja) 発光装置及びその製造方法
JP2014022705A (ja) 半導体発光装置及びその製造方法
US20220328461A1 (en) Substrate structure, light-emitting device, and manufacturing method of substrate structure
KR101629403B1 (ko) 반도체 발광소자 및 이를 제조하는 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130827

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140522

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140527

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140709

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150120

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150202

R150 Certificate of patent or registration of utility model

Ref document number: 5699838

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150