KR101332032B1 - 방열기판 및 방열기판의 제조방법 - Google Patents

방열기판 및 방열기판의 제조방법 Download PDF

Info

Publication number
KR101332032B1
KR101332032B1 KR1020110139245A KR20110139245A KR101332032B1 KR 101332032 B1 KR101332032 B1 KR 101332032B1 KR 1020110139245 A KR1020110139245 A KR 1020110139245A KR 20110139245 A KR20110139245 A KR 20110139245A KR 101332032 B1 KR101332032 B1 KR 101332032B1
Authority
KR
South Korea
Prior art keywords
via hole
metal
substrate
insulating layer
layer
Prior art date
Application number
KR1020110139245A
Other languages
English (en)
Other versions
KR20130071812A (ko
Inventor
신상현
배준식
손상혁
서기호
허철호
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020110139245A priority Critical patent/KR101332032B1/ko
Priority to JP2012273160A priority patent/JP2013131748A/ja
Priority to US13/722,219 priority patent/US20130160978A1/en
Publication of KR20130071812A publication Critical patent/KR20130071812A/ko
Application granted granted Critical
Publication of KR101332032B1 publication Critical patent/KR101332032B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F28—HEAT EXCHANGE IN GENERAL
    • F28F—DETAILS OF HEAT-EXCHANGE AND HEAT-TRANSFER APPARATUS, OF GENERAL APPLICATION
    • F28F21/00—Constructions of heat-exchange apparatus characterised by the selection of particular materials
    • F28F21/08—Constructions of heat-exchange apparatus characterised by the selection of particular materials of metal
    • F28F21/081—Heat exchange elements made from metals or metal alloys
    • F28F21/084—Heat exchange elements made from metals or metal alloys from aluminium or aluminium alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/641—Heat extraction or cooling elements characterized by the materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/44—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • H05K3/445—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits having insulated holes or insulated via connections through the metal core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0075—Processes relating to semiconductor body packages relating to heat extraction or cooling elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/053—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an inorganic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10106—Light emitting diode [LED]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Thermal Sciences (AREA)
  • Mechanical Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)

Abstract

본 발명은 방열 기판 및 그 제조방법에 관한 것이다.
금속 재질로 구성되며, 하나 이상의 비아홀이 형성된 기판; 상기 기판의 표면에 형성된 절연층; 상기 비아홀의 내벽면에 형성된 전도성 또는 비전도성 재질의 코팅층; 상기 절연층 상에 형성되고, 전기적으로 서로 분리된 복수의 금속패턴; 상기 금속패턴에서 연장되어 상기 비아홀 내벽면의 코팅층 상에 형성된 금속층; 및 상기 비아홀 내의 상기 금속층 사이에 충진되는 비전도성 재질의 충진재;를 포함한다.

Description

방열기판 및 방열기판의 제조방법{HEAT DISSIPATING CIRCUIT BOARD AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 방열기판 및 그 제조방법에 관한 것으로서, 보다 자세하게는 표면이 아노다이징 처리됨과 아울러 비아의 내벽면이 전도성 또는 비전도성 재료로 플러깅된 금속 재질의 방열 기판과 그 제조방법에 관한 것이다.
일반적으로, 발광 다이오드(LED : Light emitting diode)를 비롯한 다양한 형태의 발광수단은 기판에 실장되어 발광체로 구동될 때 발광에 따른 열이 발생하게 되며, 이 열을 효과적으로 방열시켜야 방광 수단의 수명과 효율을 향상시킬 수 있다.
특히, 발광 다이오드(LED : Light emitting diode)은 낮은 소비전력과 고휘도를 발휘할 수 있어 가정용, 산업용의 광원으로 널리 사용되고 있다.
최근에는 발광 다이오드가 조명 장치와 LCD용 백라이트 광원으로 채용되고 있으며, 이와 같은 발광 다이오드는 조명 장치 등 각종 장치에 장착되기 용이한 패키지 형태로 제공되고 있다.
발광 다이오드 패키지는 기판 상에 발광 다이오드 패키지가 실장되어 몰딩재에 의해 발광 다이오드가 봉지된 구조로 이루어지게 되며, 패키지 자체가 발광 다이오드의 보호 및 발광 장치와의 연결 구조뿐만 아니라 발광 다이오드로부터 발생된 열을 방출시키기 위한 방열 성능도 중요한 평가 기준이 되고 있다.
이때, 발광 다이오드는 기판과 접촉 면적이 가장 크기 때문에 기판을 통해 열의 방출이 이루어지는 것이 바람직하며, 기판을 통한 발열 구조가 다양하게 개발되고 있다.
발광 수단의 발열을 위한 가장 효과적인 수단은 기판을 금속 재질로 형성하여 발광 수단에서 발생된 열이 금속 재질의 기판을 통해 외부로 배출되도록 하고 있으며, 이에 따라 최근에는 구조를 간소화하고 방열 성능을 향상시켜 발광 다이오드의 성능과 수명을 연장시킬 수 있도록 한 방열 기판에 관한 여러가지 검토가 이루어지고 있다.
대한민국 공개특허 제2010-016737호
따라서, 본 발명은 종래 방열 기판에서 제기되고 있는 상기 제반 단점과 문제점을 해결하기 위하여 창안된 것으로서, 금속 재질의 기판 상에 형성된 비아 내벽면이 전도성 또는 비전도성 재료로 플러깅되어 그 내부가 비전도성 재료가 충진됨에 의해서 비아홀의 사이즈가 감소된 방열 기판 및 그 제조방법이 제공됨에 발명의 목적이 있다.
본 발명의 상기 목적은, 금속 재질로 구성되며, 하나 이상의 비아홀이 형성된 기판; 상기 기판의 표면에 형성된 절연층; 상기 비아홀의 내벽면에 형성된 전도성 또는 비전도성 재질의 코팅층; 상기 절연층 상에 형성되고, 전기적으로 서로 분리된 복수의 금속패턴; 상기 금속패턴에서 연장되어 상기 비아홀 내벽면의 코팅층 상에 형성된 금속층; 및 상기 비아홀 내의 상기 금속층 사이에 충진되는 비전도성 재질의 충진재;를 포함하는 방열 기판이 제공됨에 의해서 달성된다.
이때, 상기 기판은 열전도도가 우수한 금속 재질로 구성되되, 알루미늄(Al) 재질로 구성됨이 바람직하다.
그리고, 기판 표면에 형성된 절연층은 아노다이징 처리에 의한 산화피막층(Al2O3)으로 구성될 수 있다.
또한, 상기 비아홀은 드릴, 펀칭 등의 기계적 가공 방식 또는 에칭 등의 화학적 가공 방식을 통해 형성될 수 있다.
또한, 본 발명에 다른 목적은, 금속 기판을 준비하고, 상기 금속 기판을 관통하는 하나 이상의 비아홀을 형성하는 단계; 상기 비아홀을 포함한 상기 금속 기판의 표면에 절연층을 형성하는 단계; 상기 절연층이 형성된 상기 비아홀의 내벽면에 비전도성 재질의 코팅층을 형성하는 단계; 상기 비아홀 내벽면에 형성된 상기 코팅층과 상기 금속 기판 표면에 형성된 절연층 상에 금속층을 형성하는 단계; 상기 금속 기판 표면의 절연층 상에 형성된 상기 금속층을 패터닝하여 복수의 금속 패턴을 형성하는 단계; 및 상기 비아홀 내벽면에 형성된 코팅층 사이에 비전도성 재질의 충진재가 주입되는 단계;를 포함하는 방열 기판의 제조방법이 제공됨에 있다.
상기 금속 기판의 표면에 절연층을 형성하는 단계에서, 상기 절연층은 아노다이징 처리에 의한 산화피막층으로 구성될 수 있다.
상기 비아홀의 내벽면에 코팅층을 형성하는 단계에서, 상기 코팅층은 비전도성 재료가 플러깅(plugging) 공정에 의해 상기 비아홀 내부에 충진되는 단계; 및 상기 비아홀 내부에 충진된 비전도성 재료에 관통홀을 형성하는 단계;를 더 포함하여 상기 비아홀 내벽면에 코팅층이 형성될 수 있다.
이때, 상기 비아홀 내부에 충진된 비전도성 재료는 에폭시 또는 폴리머 중 어느 하나로 구성될 수 있으며, 상기 관통홀은 드릴링 또는 레이져 가공 방식을 통해 형성될 수 있다.
또한, 본 발명에 또 다른 목적은, 금속 기판을 준비하고, 상기 금속 기판을 관통하는 하나 이상의 비아홀을 형성하는 단계; 상기 비아홀을 포함한 상기 금속 기판의 표면에 절연층을 형성하는 단계; 상기 절연층이 형성된 상기 비아홀의 내벽면에 전도성 재질의 코팅층을 형성하는 단계; 상기 비아홀 내벽면에 형성된 상기 코팅층과 상기 금속 기판 표면에 형성된 절연층 상에 금속층을 형성하는 단계; 상기 금속 기판 표면의 절연층 상에 형성된 상기 금속층을 패터닝하여 복수의 금속 패턴을 형성하는 단계; 및 상기 비아홀 내벽면에 형성된 코팅층 사이에 비전도성 재질의 충진재가 주입되는 단계;를 포함하는 방열 기판의 제조방법이 제공됨에 있다.
상기 비아홀의 내벽면에 코팅층을 형성하는 단계에서, 상기 코팅층은 전도성 재료가 도금 공정에 의해 상기 비아홀 내부가 필(fill)도금되는 단계; 및 상기 비아홀 내부에 필 도금된 전도성 재료에 관통홀을 형성하는 단계;더 포함하여 상기 비아홀 내벽면에 코팅층이 형성될 수 있다.
또한, 상기 비아홀의 내벽면에 코팅층을 형성하는 단계에서, 상기 코팅층은 전도성 재료가 도금 공정에 상기 비아홀의 내벽면에만 시드층으로 형성될 수 있다.
이상에서 설명한 바와 같이, 본 발명에 따른 방열 기판 및 그 제조방법은 금속 기판을 통해 상면에 실장되는 발광 부재의 방열이 효율적으로 이루어질 수 있는 장점이 있다.
또한, 본 발명은 비아홀 내벽면에 전도성 또는 비전도성 재료의 코팅층이 형성되고, 코팅층 내부가 충진됨에 따라 비아 사이즈를 작게 형성할 수 있기 때문에 금속 재질의 수축, 팽창에 따른 금속기판의 열변형에 의한 영향으로 비아홀의 직경 변화가 최소화되는 작용효과를 발휘할 수 있다.
도 1은 본 발명에 따른 방열 기판이 도시된 단면도.
도 2는 본 발명에 따른 방열 기판에 발광 수단이 실장된 상태의 단면도.
도 3은 본 발명에 따른 방열 기판의 일실시예 제조방법이 도시된 공정도.
도 4는 본 발명에 따른 방열 기판의 다른 실시예 제조방법이 도시된 공정도.
본 발명에 따른 발광 다이오드 패키지의 상기 목적에 대한 기술적 구성을 비롯한 작용효과에 관한 사항은 본 발명의 바람직한 실시예가 도시된 도면을 참조한 아래의 상세한 설명에 의해서 명확하게 이해될 것이다.
먼저, 도 1은 본 발명에 따른 방열 기판이 도시된 단면도이다.
도시된 바와 같이, 본 발명에 따른 방열 기판(100)은 금속 재질의 기판(110)과, 기판(110) 표면에 형성된 절연층(120), 기판(110)에 형성된 비아홀(111)의 내벽면에 형성된 코팅층(130), 기판(110) 표면의 절연층(120) 상에 형성된 금속패턴(150), 코팅층(130) 상에 형성된 금속층(140) 및 금속층(140) 내부에 충진되는 충진재(160)로 구성될 수 있다.
상기 기판(110)은 금속 재질로 구성되되, 열전도도가 우수한 재료로 대표적인 알루미늄(Al)이 채용될 수 있으며, 기판(110) 상에는 하나 이상의 비아홀(111)이 형성될 수 있다.
이때, 상기 비아홀(111)은 CNC를 이용한 드릴링 가공 또는 에칭 방식을 통해 구현될 수 있다. 그리고, 아래에서 설명되는 기판(110)의 상면 및 하면에 형성된 금속패턴(150) 간을 전기적으로 접속하는 전기적 연결 수단으로 사용될 수있다.
상기 기판(110)은 비아홀(111)의 내벽면을 비롯한 표면 전체에 절연층(120)이 형성될 수 있다. 절연층(120)은 산화피막층(Al2O3)으로 알루미늄 재질로 이루어진 기판(110) 상에 아노다이징(anodizing) 처리를 통해 형성될 수 있다. 이때, 아노다이징 처리는 유기산, 황산 또는 이들의 혼합물 등을 이용하여 처리될 수 있다.
기판(110)의 재료로 사용되는 알루미늄은 비교적 저가로 손쉽게 얻을 수 있는 금속 재료로, 열전도도가 매우 우수하고 아노다이징 처리를 통해 표면에 형성되는 산화피막층도 약 10 내지 30W/mK의 비교적 높은 열전도도를 가지면서 얇은 두께의 절연체로 형성될 수 있기 때문에 낮은 열 저항성을 구현할 수 있는 장점이 있다.
따라서, 알루미늄으로 구성되는 기판(110)은 종래의 기판 재료로 사용되는 구리 또는 세라믹 재질에 비해 우수한 방열 성능을 가지고 있을 뿐만 아니라 아노다이징 처리 공정도 비교적 용이하여 그 공정 비용과 시간을 절감할 수 있다.
상기 비아홀(111)의 내벽면에는 코팅층(130)이 형성되는 데, 상기 코팅층(130)은 금속 재질의 전도성 재질로 구성되거나 에폭시 또는 폴리머 등의 비전도성 재질로 구성될 수 있다.
이때, 상기 코팅층(130)이 전도성 재질로 구성될 경우에는 도금 공정에 의해 형성될 수 있으며, 상기 코팅층(130)이 비전도성 재질로 구성될 경우에는 비아홀(111) 내부가 완전히 매립되게 비전도성 재료를 충진한 후, 드릴링 또는 레이져 가공을 통해 관통홀을 형성함으로써, 상기 비아홀(111) 내벽면에만 코팅층(130)이 형성되도록 할 수 있다.
또한, 상기 금속패턴(150)은 상기 절연층(120) 상에서 인접한 금속패턴과 전기적으로 분리되어 형성되며, 상부에 발광 수단, 예를 들어 발광 다이오드(LED) 등의 실장될 전극 부분으로 형성될 수 있다. 이때, 금속패턴(150)은 비아홀(111) 내부로 연장되어 코팅층(130) 상의 금속층(140)으로 형성될 수 있으며, 전극의 역할과 동시에 열 방출의 역할을 동시에 수행할 수 있다.
상기 금속패턴(150)은 도 1에 도시된 바와 같이 절연층(120) 상에 형성될 수 있으나, 상기 절연층(120)의 일부분이 제거되어 기판(110)의 상면이 노출된 부위에 형성될 수 있고, 이 경우 기판(110) 상면에 금속패턴(150) 하면이 직접 접촉되고, 금속패턴(150) 상면에 발광 다이오드가 실장됨에 따라 발광 다이오드의 열방출 효과를 더욱 증대시킬 수 있다.
이와 같이, 비아홀(111) 내부에는 절연층(120)과 코팅층(130) 및 금속패턴(150)에서 연장된 금속층(140)이 순차적으로 형성될 수 있으며, 상기 금속층(140) 사이에는 관통홀이 형성되어 그 관통홀에 충진재(160)가 충진될 수 있다. 이때, 충진재(160)는 비전도성 재질의 에폭시 또는 폴리머로 구성될 수 있으며, 충진재(160)에 의해 비아홀(111) 내부에 형성된 금속층(130)을 단락시켜 금속패턴(150) 간의 쇼트를 방지할 수 있다.
또한, 본 발명의 목적에서도 밝혔듯이 금속기판(110)의 특성 상 드릴링 또는 펀칭 가공에 의해 비교적 크게 형성되는 비아홀(111) 내부에 절연층(120)과 코팅층(130) 및 금속층(130)이 순차적으로 형성됨에 따라 비아홀(111)의 직경을 축소시킬 수 있고, 축소된 비아홀(111) 내부에 충진재(160)를 주입할 수 있다.
따라서, 금속 재질의 기판(110)을 통해 방열이 이루어질 때 금속 기판의 특성 상 열에 의해 비아홀(111)의 수축과 팽창이 이루어지게 되는 데, 비아홀(111)의 직경을 내벽면에 형성된 코팅층(130)에 의해 축소시킴에 의해서 기판(110)의 열변형에 의한 영향으로 비아홀(111)의 직경 변화가 최소화되도록 할 수 있다.
이와 같이 구성된 본 발명의 방열 기판 상에는 다양한 종류의 발광 수단이 실장될 수 있으며, 발광 수단 중에서 발광 다이오드(LED)가 실장된 구조를 일예로 아래에서 간략히 설명하기로 한다.
도 2는 본 발명에 따른 방열 기판에 발광 수단이 실장된 상태의 단면도이다.
하나 이상의 비아홀(111)이 구비되어 상, 하면에 금속 패턴(150)이 형성된 금속 재질의 기판(110) 상에는 발광 수단(200), 예를 들어 발광 다이오드(이하, LED 칩이라 한다.)가 실장될 수 있다.
상기 LED 칩(200)은 수직 전극 구조의 LED 칩으로, LED 칩(200)에 형성된 한 전극(도면 미도시)은 금속패턴(150)과 직접 연결되고, 다른 한 전극(도면 미도시)은 와이어(210)를 통해 상기 LED 칩(200)이 실장되지 않은 금속패턴(150)과 전기적으로 접속될 수 있다. 이때 와이어(210)를 통해 LED 칩(200)과 접속되는 금속패턴(150)은 비아홀(111)의 내부로 연장된 금속층(130)을 통해 금속기판(110)의 하면에까지 연장 형성될 수 있다.
또한, 상기 기판(110) 상부에는 LED 칩(200) 및 와이어(210)를 복개하는 몰딩부(220)가 형성될 수 있다. 몰딩부(220)는 실리콘 레진, 에폭시 레진 또는 에폭시 몰딩 컴파운드(EMC) 등을 사용하여 인젝션 몰딩, 트랜스퍼 몰딩 또는 핀 게이트 몰딩 방식 등을 통해 원하는 형상으로 형성될 수 있다.
이와 같이 구성된 방열 기판의 제조방법에 대하여 살펴보면 다음과 같다.
도 3은 본 발명에 따른 방열 기판의 일실시예 제조방법이 도시된 공정도이다.
도시된 바와 같이, 본 실시예의 방열 기판 제조방법은 먼저, 도 3a와 같이 금속기판(110)을 준비한다. 이때, 상기 금속기판(110)은 표면에 존재하는 유기물 등과 같은 오염물의 세정 단계를 거친 알루미늄 원판으로 구성됨이 바람직하다.
그리고, 금속기판(110)은 주로 정사각형 형태로 구성될 수 있으며, 가공된 알루미늄 원판에 따라 직사각형 또는 원형 등의 다양한 형상을 가질 수 있다. 또한, 금속기판(110)의 두께는 공정 진행에 따른 신뢰성을 고려하여 약 0.1㎜ 이상으로 형성됨이 바람직하다.
다음으로, 도 3b에 도시된 바와 같이 금속기판(110)을 관통하는 하나 이상의 비아홀(111)을 형성한다. 비아홀(111)은 드릴링, 펀칭 또는 에칭 공정을 통해 형성될 수 있다.
그리고, 상기 비아홀(111)을 포함한 금속기판(110)의 표면에 아노다이징 처리를 통해 절연층(120)을 형성할 수 있다.
다음, 절연층(120)이 형성된 상기 비아홀(111)의 내벽면에 비전도성 재질의 코팅층(130)을 형성할 수 있다. 상기 코팅층(130)은 절연층(120)이 형성된 비아홀(111) 내부에 비전도성 재료인 에폭시 또는 폴리머 등의 수지재를 충진하고, 도 3e와 같이 비아홀 내부에 충진된 비전도성 재료의 중앙부를 관통하는 관통홀(131)을 형성함으로써 구성될 수 있다. 이때, 상기 관통홀(131)은 드릴링 또는 레이져 가공을 통해 형성될 수 있다.
다음으로, 도 3f에 도시된 바와 같이 비아홀(111) 내벽면에 형성된 코팅층(130)을 포함한 상기 금속기판(110)의 절연층(120)상에 금속층(140)을 형성할 수 있다. 금속층(140)은 전해 도금, 무전해 도금 또는 금속 증착 등의 방식으로 형성될 수 있다.
이때, 상기 금속층(140)을 형성하는 과정에서 비아홀(111) 내부가 금속층(140)에 의해 완전히 매립되도록 하거나 비아홀(111) 내벽면의 코팅층(130) 상에 얇게 형성되도록 할 수 있다. 비아홀(111) 내부에 금속층(140)이 완전히 매립될 경우에는 이전 공정, 즉 비아홀 내부에 충진된 비전도성 재료에 관통홀(131)을 형성하는 공정과 같이 비아홀(111) 내부에 충진된 금속층(140)이 단락되게 관통홀을 한번 더 형성하는 공정(도면 미도시)이 수행될 수 있다.
이와 같이, 상기 비아홀(111) 내부의 벽면에 코팅층(130)과 금속층(140)을 더 형성시킴에 의해서 비아홀(111)의 사이즈를 줄일 수 있으며, 금속기판(110)의 열변형에 의한 수축, 팽창시 비아홀(111)의 크기 변화가 최소화되도록 할 수 있다.
다음, 도 3g에 도시된 바와 같이 상기 비아홀(111) 내의 금속층(130) 내부로 충진재(160)를 주입하여 비아홀(111) 내부가 완전히 채워지도록 할 수 있다. 이때, 충진재(160)는 비전도성 재질인 에폭시 또는 폴리머 등이 사용될 수 있다.
마지막으로, 도 3h에 도시된 바와 같이 상기 절연층(120) 표면에 형성된 금속층(140)을 패터닝하여 상기 금속기판(110)의 상면 및 하면의 절연층(120) 상에서 전기적으로 분리된 복수의 금속패턴(150)을 형성할 수 있다.
도 4는 본 발명에 따른 방열 기판의 다른 실시예 제조방법이 도시된 공정도이다.
도시된 바와 같이, 본 실시예의 방열 기판 제조방법은 먼저, 도 4a와 같이 금속기판(110)을 준비한다. 이때, 상기 금속기판(110)은 표면에 존재하는 유기물 등과 같은 오염물의 세정 단계를 거친 알루미늄 원판으로 구성됨이 바람직하다.
그리고, 금속기판(110)은 주로 정사각형 형태로 구성될 수 있으며, 가공된 알루미늄 원판에 따라 직사각형 또는 원형 등의 다양한 형상을 가질 수 있다. 또한, 금속기판(110)의 두께는 공정 진행에 따른 신뢰성을 고려하여 약 0.1㎜ 이상으로 형성됨이 바람직하다.
다음으로, 도 4b에 도시된 바와 같이 금속기판()을 관통하는 하나 이상의 비아홀(111)을 형성한다. 비아홀(111)은 드릴링, 펀칭 또는 에칭 공정을 통해 형성될 수 있다.
그리고, 도 4c와 같이 상기 비아홀(111)을 포함한 금속기판(110)의 표면에 아노다이징 처리를 통해 절연층(120)을 형성할 수 있다.
다음, 도 4d에 도시된 바와 같이 절연층(120)이 형성된 상기 비아홀(111)의 내벽면에 전도성 재질의 코팅층(130)을 형성할 수 있다. 상기 코팅층(130)은 절연층(120)이 형성된 비아홀(111) 내부에 도금 공정에 의해 형성될 수 있으며, 상기 비아홀(111) 내벽면의 절연층(120) 상에 전해 도금 또는 무전해 도금을 통해 시드층으로 형성될 수 있다.
또한, 상기 코팅층(130)은 전도성 재료가 도금 공정에 의해 상기 비아홀(111) 내부가 필(fill) 도금된 후, 비아홀(111) 내부에 필 도금된 전도성 재료에 관통홀(131)을 형성하여 비아홀(111) 내벽면에만 형성되도록 할 수 있다. 이때, 상기 관통홀(131)은 드릴링 또는 에칭 공정에 의해 형성될 수 있다.
다음으로, 도 4e에 도시된 바와 같이 비아홀(111) 내벽면에 형성된 코팅층(130)을 포함한 상기 금속기판(110)의 절연층(120)상에 금속층(140)을 형성할 수 있다. 금속층(140)은 전해 도금, 무전해 도금 또는 금속 증착 등의 방식으로 형성될 수 있다.
이때, 상기 금속층(140)을 형성하는 과정에서 비아홀(111) 내부가 금속층(140)에 의해 완전히 매립되도록 하거나 비아홀(111) 내벽면의 코팅층(130) 상에 얇게 형성되도록 할 수 있다. 비아홀(111) 내부에 금속층(140)이 완전히 매립될 경우에는 이전 공정, 즉 비아홀 내부에 충진된 비전도성 재료에 관통홀(131)을 형성하는 공정과 같이 비아홀(111) 내부에 충진된 금속층(140)이 단락되게 관통홀을 한번 더 형성하는 공정이 수행될 수 있다.
이와 같이, 상기 비아홀(111) 내부의 벽면에 코팅층(130)과 금속층(140)을 더 형성시킴에 의해서 비아홀(111)의 사이즈를 줄일 수 있으며, 금속기판(110)의 열변형에 의한 수축, 팽창시 비아홀(111)의 크기 변화가 최소화되도록 할 수 있다.
다음, 도 4f에 도시된 바와 같이 상기 비아홀(111) 내의 금속층(140) 내부로 충진재(160)를 주입하여 비아홀(111) 내부가 완전히 채워지도록 할 수 있다. 이때, 충진재(160)는 비전도성 재질인 에폭시 또는 폴리머 등이 사용될 수 있다.
마지막으로, 도 4g에 도시된 바와 같이 상기 절연층(120) 표면에 형성된 금속층(140)을 패터닝하여 상기 금속기판(110)의 상면 및 하면의 절연층(120) 상에서 전기적으로 분리된 복수의 금속패턴(150)을 형성할 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허청구범위에 기재되는 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
110. 기판
111. 비아홀
120. 절연층
130. 코팅층
140. 금속층
150. 금속패턴
160. 충진재

Claims (13)

  1. 금속 재질로 구성되며, 하나 이상의 비아홀이 형성된 기판;
    상기 기판의 표면에 형성된 절연층;
    상기 비아홀의 내벽면에 형성된 비전도성 재질의 코팅층;
    상기 절연층에 형성되고, 전기적으로 서로 분리된 복수의 금속패턴;
    상기 금속패턴에서 연장되어 상기 비아홀 내벽면의 코팅층 상에 형성된 금속층; 및
    상기 비아홀 내의 상기 금속층 사이에 충진되는 비전도성 재질의 충진재;
    를 포함하는 방열 기판.
  2. 제1항에 있어서,
    상기 기판은, 열전도도가 우수한 금속 재질로 구성되되, 알루미늄(Al) 재질로 구성된 방열 기판.
  3. 제1항에 있어서,
    상기 기판 표면에 형성된 절연층은, 아노다이징 처리에 의한 산화피막층(Al2O3)으로 구성된 방열 기판.
  4. 제1항에 있어서,
    상기 비아홀은 드릴, 펀칭 등의 기계적 가공 방식 또는 에칭 등의 화학적 가공 방식을 통해 형성된 방열 기판.
  5. 제1항에 있어서,
    상기 금속패턴은, 상기 절연층의 일부분이 제거되어 상기 기판의 상면이 노출된 부위에 형성되는 방열 기판.
  6. 제1항에 있어서,
    상기 충진재는 비전도성 재질의 에폭시 또는 폴리머로 구성되는 방열 기판.
  7. 금속 기판을 준비하고, 상기 금속 기판을 관통하는 하나 이상의 비아홀을 형성하는 단계;
    상기 비아홀을 포함한 상기 금속 기판의 표면에 절연층을 형성하는 단계;
    상기 절연층이 형성된 상기 비아홀의 내벽면에 비전도성 재질의 코팅층을 형성하는 단계;
    상기 비아홀 내벽면에 형성된 상기 코팅층과 상기 금속 기판 표면에 형성된 절연층 상에 금속층을 형성하는 단계;
    상기 금속 기판 표면의 절연층 상에 형성된 상기 금속층을 패터닝하여 복수의 금속 패턴을 형성하는 단계; 및
    상기 비아홀 내벽면에 형성된 코팅층 사이에 비전도성 재질의 충진재가 주입되는 단계;
    를 포함하는 방열 기판의 제조방법.
  8. 제7항에 있어서,
    상기 금속 기판의 표면에 절연층을 형성하는 단계에서, 상기 절연층은 아노다이징 처리에 의한 산화피막층으로 구성되는 방열 기판의 제조방법.
  9. 제7항에 있어서,
    상기 비아홀의 내벽면에 코팅층을 형성하는 단계에서,
    상기 코팅층은 비전도성 재료가 플러깅(plugging) 공정에 의해 상기 비아홀 내부에 충진되는 단계; 및
    상기 비아홀 내부에 충진된 비전도성 재료에 관통홀을 형성하는 단계;
    를 더 포함하는 방열 기판의 제조방법.
  10. 제9항에 있어서,
    상기 비아홀 내부에 충진된 비전도성 재료는 에폭시 또는 폴리머 중 어느 하나로 구성될 수 있으며, 상기 관통홀은 드릴링 또는 레이져 가공 방식을 통해 형성되는 방열 기판의 제조방법.
  11. 삭제
  12. 삭제
  13. 삭제
KR1020110139245A 2011-12-21 2011-12-21 방열기판 및 방열기판의 제조방법 KR101332032B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020110139245A KR101332032B1 (ko) 2011-12-21 2011-12-21 방열기판 및 방열기판의 제조방법
JP2012273160A JP2013131748A (ja) 2011-12-21 2012-12-14 放熱基板及び放熱基板の製造方法
US13/722,219 US20130160978A1 (en) 2011-12-21 2012-12-20 Heat dissipating substrate and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110139245A KR101332032B1 (ko) 2011-12-21 2011-12-21 방열기판 및 방열기판의 제조방법

Publications (2)

Publication Number Publication Date
KR20130071812A KR20130071812A (ko) 2013-07-01
KR101332032B1 true KR101332032B1 (ko) 2013-11-22

Family

ID=48653407

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110139245A KR101332032B1 (ko) 2011-12-21 2011-12-21 방열기판 및 방열기판의 제조방법

Country Status (3)

Country Link
US (1) US20130160978A1 (ko)
JP (1) JP2013131748A (ko)
KR (1) KR101332032B1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160014878A1 (en) * 2014-04-25 2016-01-14 Rogers Corporation Thermal management circuit materials, method of manufacture thereof, and articles formed therefrom
US9706667B2 (en) * 2014-05-19 2017-07-11 Sierra Circuits, Inc. Via in a printed circuit board
DE102014116529A1 (de) 2014-11-12 2016-05-12 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
DE102015108345A1 (de) * 2015-05-27 2016-12-01 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen und optoelektronisches Halbleiterbauteil
US9799584B2 (en) 2015-11-16 2017-10-24 Intel Corporation Heat spreaders with integrated preforms
US9565777B1 (en) * 2015-12-15 2017-02-07 International Business Machines Corporation Security mesh and method of making
EP3507853B1 (de) * 2016-08-30 2020-11-11 E-Seven Systems Technology Management Ltd Platine zur verbindung von batteriezellen
DE102018131386A1 (de) * 2018-12-07 2020-06-10 Osram Opto Semiconductors Gmbh Verfahren zur herstellung von optoelektronischen halbleiterbauteilen und optoelektronisches halbleiterbauteil
DE102018131954A1 (de) * 2018-12-12 2020-06-18 Osram Opto Semiconductors Gmbh Träger, anordnung mit einem träger und verfahren zum herstellen eines trägers
CN112474592B (zh) * 2020-11-09 2021-11-05 西北工业大学 一种机载设备自清洁降温装置及方法
JP2022107932A (ja) * 2021-01-12 2022-07-25 モレックス エルエルシー 放熱器及び電子部品モジュール

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0636462A (ja) * 1992-07-22 1994-02-10 Matsushita Electric Ind Co Ltd ディジタル信号記録再生装置
KR100958024B1 (ko) * 2008-08-05 2010-05-17 삼성엘이디 주식회사 발광 다이오드 패키지 및 그 제조방법
KR20100125805A (ko) * 2009-05-21 2010-12-01 삼성전기주식회사 방열기판 및 그 제조방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63262890A (ja) * 1987-04-21 1988-10-31 キヤノン株式会社 プリント回路板の製造方法
JPH0799387A (ja) * 1993-09-28 1995-04-11 Hitachi Chem Co Ltd 金属芯配線板の製造法
JP2756094B2 (ja) * 1995-04-13 1998-05-25 いわき電子株式会社 バンプ電極およびバンプ電極を持った部品
JPH11298104A (ja) * 1998-04-16 1999-10-29 Sumitomo Metal Electronics Devices Inc 半導体搭載用回路基板
JP5363886B2 (ja) * 2009-06-22 2013-12-11 京セラ株式会社 配線基板の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0636462A (ja) * 1992-07-22 1994-02-10 Matsushita Electric Ind Co Ltd ディジタル信号記録再生装置
KR100958024B1 (ko) * 2008-08-05 2010-05-17 삼성엘이디 주식회사 발광 다이오드 패키지 및 그 제조방법
KR20100125805A (ko) * 2009-05-21 2010-12-01 삼성전기주식회사 방열기판 및 그 제조방법
JP2010272836A (ja) * 2009-05-21 2010-12-02 Samsung Electro-Mechanics Co Ltd 放熱基板およびその製造方法

Also Published As

Publication number Publication date
KR20130071812A (ko) 2013-07-01
US20130160978A1 (en) 2013-06-27
JP2013131748A (ja) 2013-07-04

Similar Documents

Publication Publication Date Title
KR101332032B1 (ko) 방열기판 및 방열기판의 제조방법
KR100958024B1 (ko) 발광 다이오드 패키지 및 그 제조방법
KR101124102B1 (ko) 발광 소자 패키지용 기판 및 이를 포함하는 발광 소자 패키지
KR101077378B1 (ko) 방열기판 및 그 제조방법
KR100735310B1 (ko) 다층 반사 면 구조를 갖는 엘이디 패키지 및 그 제조방법
US8415780B2 (en) Package carrier and manufacturing method thereof
US9349930B2 (en) LED module and lighting assembly
KR101109359B1 (ko) 방열기판 및 그 제조방법
KR101432372B1 (ko) 방열 기판 및 방열 기판 제조 방법
KR101096626B1 (ko) 방열회로기판 및 그 제조방법
KR101094815B1 (ko) 방열 인쇄회로기판 및 그 제조방법
KR20130119643A (ko) 전기적으로 절연 고립된 방열 브리지를 가진 방열기판의 구조 및 그 제조 방법
KR20090033592A (ko) 방열 특성이 향상된 ｌｅｄ 어레이 모듈
CN2741195Y (zh) 用于发光二极管的散热基座及封装结构
KR102111142B1 (ko) 발광 장치 및 그 제조 방법
KR20090070397A (ko) 방열회로기판 및 그 제조방법
KR101509747B1 (ko) 방열 인쇄 회로 기판 및 그 제조 방법
KR101216936B1 (ko) 발광 다이오드
KR101186646B1 (ko) 발광 다이오드
KR20110057712A (ko) 방열 기판 및 그 제조방법
KR101084342B1 (ko) 방열 기판
KR20120064161A (ko) 엘이디 패키지용 리드 프레임 기판 및 그의 제조 방법
KR101157446B1 (ko) 고방열용 메탈 인쇄회로 기판 및 그 제조방법
KR101309764B1 (ko) 발광 다이오드
KR101552422B1 (ko) 발광 다이오드용 기판 및 그 제조방법과 상기 기판을 포함하는 광원 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161004

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171011

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181002

Year of fee payment: 6