JP2756094B2 - バンプ電極およびバンプ電極を持った部品 - Google Patents
バンプ電極およびバンプ電極を持った部品Info
- Publication number
- JP2756094B2 JP2756094B2 JP8830795A JP8830795A JP2756094B2 JP 2756094 B2 JP2756094 B2 JP 2756094B2 JP 8830795 A JP8830795 A JP 8830795A JP 8830795 A JP8830795 A JP 8830795A JP 2756094 B2 JP2756094 B2 JP 2756094B2
- Authority
- JP
- Japan
- Prior art keywords
- hole
- substrate
- bump electrode
- pad
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、バンプ電極およびバン
プ電極を持った部品に関するものである。
プ電極を持った部品に関するものである。
【０００２】
【従来の技術】従来、基板上に半田バンプを設けて電極
とし、他の基板あるいは外部端子に接触させて電源や信
号の入出力を行うようにしている。この際、基板上の実
装密度を高めるためにスルーホールの真上に半田バンプ
電極を形成するとスルーホールエッジ部が半田バンプ電
極を形成するときに半田と合金を作って侵食されてしま
い断線あるいは断線しないまでも導電性が悪くなってし
まい、製品の信頼性に欠けてしまう。このために、通常
は、スルーホールを避けた位置にバッドを形成して当該
パッドの部分に半田バンプ電極を形成し、当該半田バン
プ電極を他の基板あるいは外部端子に接触させて電源や
信号入出力を行うように実装していた。
とし、他の基板あるいは外部端子に接触させて電源や信
号の入出力を行うようにしている。この際、基板上の実
装密度を高めるためにスルーホールの真上に半田バンプ
電極を形成するとスルーホールエッジ部が半田バンプ電
極を形成するときに半田と合金を作って侵食されてしま
い断線あるいは断線しないまでも導電性が悪くなってし
まい、製品の信頼性に欠けてしまう。このために、通常
は、スルーホールを避けた位置にバッドを形成して当該
パッドの部分に半田バンプ電極を形成し、当該半田バン
プ電極を他の基板あるいは外部端子に接触させて電源や
信号入出力を行うように実装していた。
【０００３】
【発明が解決しようとする課題】このため、スルーホー
ルの真上に半田バンプ電極を形成すると、スルーホール
エッジ部が半田によって侵食されて断線する場合が生じ
るという問題があった。
ルの真上に半田バンプ電極を形成すると、スルーホール
エッジ部が半田によって侵食されて断線する場合が生じ
るという問題があった。
【０００４】この問題を避けるために、スルーホールか
ら離れた位置にパッドを設けてこのパッド上に半田バン
プ電極を形成すると、半田バンプ電極のための部分が占
有されてしまい、基板の実装密度が高められなく、基板
が大きくなってパッケージサイズが大きくなるという問
題があった。
ら離れた位置にパッドを設けてこのパッド上に半田バン
プ電極を形成すると、半田バンプ電極のための部分が占
有されてしまい、基板の実装密度が高められなく、基板
が大きくなってパッケージサイズが大きくなるという問
題があった。
【０００５】また、基板上に印刷・焼成して形成したパ
ッド上に半田バンプ電極を設けると、パッドの全面に半
田バンプ電極が形成されて他の基板あるいは外部端子に
接触（接続）させたときに生じる応力により当該パッド
の縁が剥離し易く信頼性に欠けるという問題もあった。
ッド上に半田バンプ電極を設けると、パッドの全面に半
田バンプ電極が形成されて他の基板あるいは外部端子に
接触（接続）させたときに生じる応力により当該パッド
の縁が剥離し易く信頼性に欠けるという問題もあった。
【０００６】本発明は、これらの問題を解決するため、
スルーホールのエッジ部を絶縁材料で被ってバンプを形
成しエッジ部の断線防止を図ると共に実装密度を向上お
よびパッドの周辺を絶縁材料で被ってパッドの縁の剥離
の防止を図って接続の信頼性を向上させることなどを目
的としている。
スルーホールのエッジ部を絶縁材料で被ってバンプを形
成しエッジ部の断線防止を図ると共に実装密度を向上お
よびパッドの周辺を絶縁材料で被ってパッドの縁の剥離
の防止を図って接続の信頼性を向上させることなどを目
的としている。
【０００７】
【課題を解決するための手段】図３、図５、図７、図９
および図１１を参照して課題を解決するための手段を説
明する。
および図１１を参照して課題を解決するための手段を説
明する。
【０００８】図３、図５、図７、図９および図１１にお
いて、基板１は、スルーホール２を設けてベアチップな
どを実装したりなどするものである。導電材料３は、ス
ルーホール２の内部を導電性にするものである。
いて、基板１は、スルーホール２を設けてベアチップな
どを実装したりなどするものである。導電材料３は、ス
ルーホール２の内部を導電性にするものである。
【０００９】絶縁材料４は、スルーホール２のエッジ部
を絶縁するものである。導電材料５は、バンプ電極６を
形成するパッドを作成するものである。バンプ電極６
は、半田などで凸状にした電極である。
を絶縁するものである。導電材料５は、バンプ電極６を
形成するパッドを作成するものである。バンプ電極６
は、半田などで凸状にした電極である。
【００１０】絶縁材料７は、パッドの周辺を被うもので
ある。
ある。
【００１１】
【作用】本発明は、基板１のスルーホール２の内部の導
電部とスルーホール開口部の基板表面のスルーホールラ
ンドとで形成されるスルーホール導電部と、スルーホー
ル２の内部の導電部とスルーホールランドとの接合部を
絶縁材料４で被った絶縁部と、この絶縁部の上にスルー
ホールランドに接触して導電材料５で形成したパッド
と、このパッドの上に導電材料で凸状に形成した電極と
からなるバンプ電極を構成するようにしている。
電部とスルーホール開口部の基板表面のスルーホールラ
ンドとで形成されるスルーホール導電部と、スルーホー
ル２の内部の導電部とスルーホールランドとの接合部を
絶縁材料４で被った絶縁部と、この絶縁部の上にスルー
ホールランドに接触して導電材料５で形成したパッド
と、このパッドの上に導電材料で凸状に形成した電極と
からなるバンプ電極を構成するようにしている。
【００１２】また、基板１のスルーホール２の内表面の
導体部とスルーホール開口部の基板表面のスルーホール
ランドとで形成されるスルーホール導電部と、このスル
ーホール導電部のエッジの部分を絶縁材料４で被った絶
縁部と、この絶縁部の上にスルーホール導電部のスルー
ホールランドに接触して導電材料５で形成したパッド
と、このパッドの上に導電材料で凸状に形成した電極と
からなるバンプ電極を構成するようにしている。
導体部とスルーホール開口部の基板表面のスルーホール
ランドとで形成されるスルーホール導電部と、このスル
ーホール導電部のエッジの部分を絶縁材料４で被った絶
縁部と、この絶縁部の上にスルーホール導電部のスルー
ホールランドに接触して導電材料５で形成したパッド
と、このパッドの上に導電材料で凸状に形成した電極と
からなるバンプ電極を構成するようにしている。
【００１３】また、基板１のスルーホール２内に導電材
料３１を充填しスルーホール開口部の基板表面のスルー
ホールランドに導通するように形成されるスルーホール
導電部と、スルーホール２の内部の導電部とスルーホー
ルランドとの接合部を絶縁材料４で被った絶縁部と、こ
の絶縁部の上にスルーホールランドに接触して導電材料
５で形成したパッドと、このパッドの上に導電材料で凸
状に形成した電極とからなるバンプ電極を構成するよう
にしている。
料３１を充填しスルーホール開口部の基板表面のスルー
ホールランドに導通するように形成されるスルーホール
導電部と、スルーホール２の内部の導電部とスルーホー
ルランドとの接合部を絶縁材料４で被った絶縁部と、こ
の絶縁部の上にスルーホールランドに接触して導電材料
５で形成したパッドと、このパッドの上に導電材料で凸
状に形成した電極とからなるバンプ電極を構成するよう
にしている。
【００１４】これらの際に、パッドの周辺部を絶縁材料
７で被った後、パッドの上に半田などで凸状の電極を形
成するように構成している。また、基板１上に形成した
電極の面の余白部分に導電パターンを印刷して素子を形
成し、部品を構成するようにしている。
７で被った後、パッドの上に半田などで凸状の電極を形
成するように構成している。また、基板１上に形成した
電極の面の余白部分に導電パターンを印刷して素子を形
成し、部品を構成するようにしている。
【００１５】また、基板１上に形成した電極の面と反対
側の面にベアチップ１１を実装してスルーホール導電部
に電気的に接続した後にキャップ封止するようにしてい
る。また、基板１上に形成した電極の面と反対側の面に
ベアチップを実装してスルーホール導電部に電気的に接
続した後に樹脂封止するようにしている。
側の面にベアチップ１１を実装してスルーホール導電部
に電気的に接続した後にキャップ封止するようにしてい
る。また、基板１上に形成した電極の面と反対側の面に
ベアチップを実装してスルーホール導電部に電気的に接
続した後に樹脂封止するようにしている。
【００１６】また、基板１上に形成した電極の面と反対
側の面にチップ部品あるいはモールド部品をスルーホー
ル導電部に電気的に接続するようにしている。また、基
板１上に形成した電極の面と反対側の面にベアチップを
実装してスルーホール導電部に電気的に接続した後に樹
脂封止、およびチップ部品あるいはモールド部品をスル
ーホール導電部に電気的に接続するようにしている。
側の面にチップ部品あるいはモールド部品をスルーホー
ル導電部に電気的に接続するようにしている。また、基
板１上に形成した電極の面と反対側の面にベアチップを
実装してスルーホール導電部に電気的に接続した後に樹
脂封止、およびチップ部品あるいはモールド部品をスル
ーホール導電部に電気的に接続するようにしている。
【００１７】従って、スルーホール２のエッジ部を絶縁
材料４で被って半田などのバンプを形成しエッジ部の断
線防止を図ると共に実装密度を向上させることが可能と
なる。更に、パッドの周辺を絶縁材料７で被った後にバ
ンプ電極６を形成しパッドの縁の剥離の防止を図って接
続の信頼性を向上させることが可能となる。
材料４で被って半田などのバンプを形成しエッジ部の断
線防止を図ると共に実装密度を向上させることが可能と
なる。更に、パッドの周辺を絶縁材料７で被った後にバ
ンプ電極６を形成しパッドの縁の剥離の防止を図って接
続の信頼性を向上させることが可能となる。
【００１８】
【実施例】次に、図１から図１１を用いて本発明の実施
例の構成および動作を順次詳細に説明する。
例の構成および動作を順次詳細に説明する。
【００１９】図１は、本発明のバンプ電極形成フローチ
ャートを示す。図１において、Ｓ１は、スルーホールの
導体を形成する。これは、右側に記載したように、基板
１のスルーホールの内部に導電材料を印刷、メッキ、蒸
着、塗布、あるいは充填して導体を形成する。
ャートを示す。図１において、Ｓ１は、スルーホールの
導体を形成する。これは、右側に記載したように、基板
１のスルーホールの内部に導電材料を印刷、メッキ、蒸
着、塗布、あるいは充填して導体を形成する。
【００２０】Ｓ２は、スルーホールエッジを絶縁物で被
う。これは、Ｓ１でスルーホールの導体を形成した後、
当該スルーホールのエッジ部を絶縁物で被う、例えば絶
縁物を印刷して焼成する。これにより、スルーホールの
エッジ部が絶縁物で被われたため、半田バンプを形成し
たときにスルーホールエッジ部と半田が接触することが
なく、半田などとの合金化によって侵食されて断線する
事態を防止することが可能となる。
う。これは、Ｓ１でスルーホールの導体を形成した後、
当該スルーホールのエッジ部を絶縁物で被う、例えば絶
縁物を印刷して焼成する。これにより、スルーホールの
エッジ部が絶縁物で被われたため、半田バンプを形成し
たときにスルーホールエッジ部と半田が接触することが
なく、半田などとの合金化によって侵食されて断線する
事態を防止することが可能となる。
【００２１】Ｓ３は、スルーホールランドに接触して半
田電極用のパッドを形成する。これは、Ｓ２でスルーホ
ールのエッジ部を絶縁物で被った状態で、スルーホール
内表面の導体あるいはスルーホール内に導体材料を充填
した導体に接触した導電性のスルーホールランドに接触
して半田電極用のパッドを形成する。
田電極用のパッドを形成する。これは、Ｓ２でスルーホ
ールのエッジ部を絶縁物で被った状態で、スルーホール
内表面の導体あるいはスルーホール内に導体材料を充填
した導体に接触した導電性のスルーホールランドに接触
して半田電極用のパッドを形成する。
【００２２】Ｓ４は、Ｓ３で形成したパッドの上に半田
バンプ電極を形成する。以上によって、スルーホールの
エッジ部を絶縁物で被った状態で、当該スルーホールの
真上にパッドを形成して当該パッド上に半田バンプ電極
を形成することができる。これにより、半田バンプ電極
をスルーホールの真上に形成しても、当該半田とスルー
ホールのエッジ部とが接触することがなく、半田による
侵食でエッジ部の導体の断線を防止することが可能とな
る。
バンプ電極を形成する。以上によって、スルーホールの
エッジ部を絶縁物で被った状態で、当該スルーホールの
真上にパッドを形成して当該パッド上に半田バンプ電極
を形成することができる。これにより、半田バンプ電極
をスルーホールの真上に形成しても、当該半田とスルー
ホールのエッジ部とが接触することがなく、半田による
侵食でエッジ部の導体の断線を防止することが可能とな
る。
【００２３】次に、図２のフローチャートに示す順序に
従い、図３のバンプ電極６を形成する場合の手順を詳細
に説明する。図２において、Ｓ１１は、スルーホール部
を導電材料で印刷する。これは、図３の基板１のスルー
ホール部（スルーホール２および周りのランドの部分）
を導電材料３で印刷する。
従い、図３のバンプ電極６を形成する場合の手順を詳細
に説明する。図２において、Ｓ１１は、スルーホール部
を導電材料で印刷する。これは、図３の基板１のスルー
ホール部（スルーホール２および周りのランドの部分）
を導電材料３で印刷する。
【００２４】Ｓ１２は、焼成する。Ｓ１１で導電材料３
で印刷した後に焼成し、基板１のスルーホール２および
ランドの部分を導電性にする。Ｓ１３は、スルーホール
部のエッジを絶縁材料で印刷する。これは、図３のスル
ーホール２のエッジの部分に絶縁材料４で印刷する。
で印刷した後に焼成し、基板１のスルーホール２および
ランドの部分を導電性にする。Ｓ１３は、スルーホール
部のエッジを絶縁材料で印刷する。これは、図３のスル
ーホール２のエッジの部分に絶縁材料４で印刷する。
【００２５】Ｓ１４は、焼成する。これは、図３に示す
ように、Ｓ１３で印刷した絶縁材料４をスルーホールの
エッジ部に密着した状態に形成する。Ｓ１５は、半田バ
ンプ電極用パッドを導電材料で印刷する。これは、図３
に示すように、導電材料５でスルーホール部の導電材料
３に接触した半田バンプ電極用パッドを印刷する。
ように、Ｓ１３で印刷した絶縁材料４をスルーホールの
エッジ部に密着した状態に形成する。Ｓ１５は、半田バ
ンプ電極用パッドを導電材料で印刷する。これは、図３
に示すように、導電材料５でスルーホール部の導電材料
３に接触した半田バンプ電極用パッドを印刷する。
【００２６】Ｓ１６は、焼成する。これにより、半田バ
ンプ電極用パッドが形成されたこととなる。Ｓ１７は、
半田バンプ材を印刷する。これは、図３に示すように、
Ｓ１６で形成した半田バンプ電極用パッドの上に半田バ
ンプ材である半田ペーストを印刷する。
ンプ電極用パッドが形成されたこととなる。Ｓ１７は、
半田バンプ材を印刷する。これは、図３に示すように、
Ｓ１６で形成した半田バンプ電極用パッドの上に半田バ
ンプ材である半田ペーストを印刷する。
【００２７】Ｓ１８は、リフローを行う。これにより、
図３に示すように、半田バンプ電極部の上に点線で示す
ように、凸状の半田のバンプ電極６が形成される。以上
のように、スルーホール２のエッジ部を絶縁材料４で被
った後、導電材料５で半田バンプ電極用パッドをスルー
ホール２の真上に形成し、この半田バンプ電極用パッド
上に半田のバンプ電極６を形成することにより、半田バ
ンプ電極６の形成時に半田がスルーホールエッジ部の導
体に接触して合金化により断線する事態を無くし、接続
信頼性を向上させると共に、スルーホール部の上にバン
プ電極６を配置して基板１面上の実装密度を向上させる
ことが可能となる。
図３に示すように、半田バンプ電極部の上に点線で示す
ように、凸状の半田のバンプ電極６が形成される。以上
のように、スルーホール２のエッジ部を絶縁材料４で被
った後、導電材料５で半田バンプ電極用パッドをスルー
ホール２の真上に形成し、この半田バンプ電極用パッド
上に半田のバンプ電極６を形成することにより、半田バ
ンプ電極６の形成時に半田がスルーホールエッジ部の導
体に接触して合金化により断線する事態を無くし、接続
信頼性を向上させると共に、スルーホール部の上にバン
プ電極６を配置して基板１面上の実装密度を向上させる
ことが可能となる。
【００２８】図３は、本発明の１実施例構成図を示す。
図３において、基板１は、導電パターンを印刷して抵
抗、コンデンサ、インダクタンスなどを形成したり、ベ
アチップやモールド素子を実装したりなどするための基
板（無機質基板）である。
図３において、基板１は、導電パターンを印刷して抵
抗、コンデンサ、インダクタンスなどを形成したり、ベ
アチップやモールド素子を実装したりなどするための基
板（無機質基板）である。
【００２９】スルーホール２は、基板を貫通して接続を
行うためのものである。導電材料３は、スルーホール２
の内表面を導電性にする材料である。絶縁材料４は、ス
ルーホール２のエッジ部に半田のバンプ電極６を形成す
るときに半田が接触して合金化し断線する事態を防止す
るために、半田がエッジ部の導体に接触しないように隔
離するためのものである。
行うためのものである。導電材料３は、スルーホール２
の内表面を導電性にする材料である。絶縁材料４は、ス
ルーホール２のエッジ部に半田のバンプ電極６を形成す
るときに半田が接触して合金化し断線する事態を防止す
るために、半田がエッジ部の導体に接触しないように隔
離するためのものである。
【００３０】導電材料５は、バンプ電極６を形成するた
めのバンプ電極用パッドの材料である。バンプ電極６
は、バンプ電極用パッド上に形成した凸状の電極であ
る。
めのバンプ電極用パッドの材料である。バンプ電極６
は、バンプ電極用パッド上に形成した凸状の電極であ
る。
【００３１】次に、図４のフローチャートに示す順序に
従い、図５のバンプ電極６を形成する場合の手順を詳細
に説明する。図４において、Ｓ２１は、スルーホール部
を導電材料で充填する。これは、図５の基板１のスルー
ホール２に導電材料３１を充填する。
従い、図５のバンプ電極６を形成する場合の手順を詳細
に説明する。図４において、Ｓ２１は、スルーホール部
を導電材料で充填する。これは、図５の基板１のスルー
ホール２に導電材料３１を充填する。
【００３２】Ｓ２２は、スルーホール部のランドを導電
材料で印刷する。Ｓ２３は、焼成する。これらＳ２２お
よびＳ２３によって、図５に示すスルーホールランド３
２がスルーホール内に充填した導電材料３１に電気的に
接続された状態で形成されることとなる。
材料で印刷する。Ｓ２３は、焼成する。これらＳ２２お
よびＳ２３によって、図５に示すスルーホールランド３
２がスルーホール内に充填した導電材料３１に電気的に
接続された状態で形成されることとなる。
【００３３】Ｓ２４は、スルーホール部のエッジを絶縁
材料で印刷する。これは、図５のスルーホールのエッジ
の部分に絶縁材料４で印刷する。Ｓ２５は、焼成する。
これは、図５に示すように、Ｓ２４で印刷した絶縁材料
４をスルーホールのエッジ部に密着した状態に形成す
る。
材料で印刷する。これは、図５のスルーホールのエッジ
の部分に絶縁材料４で印刷する。Ｓ２５は、焼成する。
これは、図５に示すように、Ｓ２４で印刷した絶縁材料
４をスルーホールのエッジ部に密着した状態に形成す
る。
【００３４】Ｓ２６は、半田バンプ電極用パッドを導電
材料で印刷する。これは、図５に示すように、導電材料
５でスルーホールランド３２に接触した半田バンプ電極
用パッドを印刷する。
材料で印刷する。これは、図５に示すように、導電材料
５でスルーホールランド３２に接触した半田バンプ電極
用パッドを印刷する。
【００３５】Ｓ２７は、焼成する。これにより、半田バ
ンプ電極用パッドが形成されたこととなる。Ｓ２８は、
半田バンプ材を印刷する。これは、図５に示すように、
Ｓ２７で形成した半田バンプ電極用パッドの上に半田バ
ンプ材である半田ペーストを印刷する。
ンプ電極用パッドが形成されたこととなる。Ｓ２８は、
半田バンプ材を印刷する。これは、図５に示すように、
Ｓ２７で形成した半田バンプ電極用パッドの上に半田バ
ンプ材である半田ペーストを印刷する。
【００３６】Ｓ２９は、リフローを行う。これにより、
図５に示すように、半田バンプ電極用パッドの上に点線
で示すように、凸状の半田のバンプ電極６が形成され
る。以上のように、スルーホール２のエッジ部を絶縁材
料４で被った後、導電材料５で半田バンプ電極用パッド
をスルーホール２の真上に形成し、この半田バンプ電極
用パッド上に半田のバンプ電極６を形成することによ
り、半田バンプ電極６の形成時に半田がスルーホールエ
ッジ部の導体に接触して合金化により断線する事態を無
くし、接続信頼性を向上させると共に、スルーホール部
の上にバンプ電極６を配置して基板１面上の実装密度を
向上させることが可能となる。
図５に示すように、半田バンプ電極用パッドの上に点線
で示すように、凸状の半田のバンプ電極６が形成され
る。以上のように、スルーホール２のエッジ部を絶縁材
料４で被った後、導電材料５で半田バンプ電極用パッド
をスルーホール２の真上に形成し、この半田バンプ電極
用パッド上に半田のバンプ電極６を形成することによ
り、半田バンプ電極６の形成時に半田がスルーホールエ
ッジ部の導体に接触して合金化により断線する事態を無
くし、接続信頼性を向上させると共に、スルーホール部
の上にバンプ電極６を配置して基板１面上の実装密度を
向上させることが可能となる。
【００３７】図５は、本発明の他の実施例構成図を示
す。図５において、基板１は、導電パターンを印刷して
抵抗、コンデンサ、インダクタンスなどを形成したり、
ベアチップやモールド素子を実装したりなどするための
基板（無機質基板）である。
す。図５において、基板１は、導電パターンを印刷して
抵抗、コンデンサ、インダクタンスなどを形成したり、
ベアチップやモールド素子を実装したりなどするための
基板（無機質基板）である。
【００３８】導電材料３１は、基板１のスルーホールに
充填して基板の両面を電気的に接続するためのものであ
る。スルーホールランド３２は、スルーホール内に充填
した導電材料３１に電気的に接続したランドである。
充填して基板の両面を電気的に接続するためのものであ
る。スルーホールランド３２は、スルーホール内に充填
した導電材料３１に電気的に接続したランドである。
【００３９】絶縁材料４は、スルーホール２のエッジ部
に半田のバンプ電極６を形成するときに半田が接触して
合金化し断線する事態を防止するために、半田がエッジ
部の導体に接触しないように隔離するためのものであ
る。
に半田のバンプ電極６を形成するときに半田が接触して
合金化し断線する事態を防止するために、半田がエッジ
部の導体に接触しないように隔離するためのものであ
る。
【００４０】導電材料５は、バンプ電極６を形成するた
めのバンプ電極用パッドの材料である。バンプ電極６
は、バンプ電極用パッド上に形成した凸状の電極であ
る。
めのバンプ電極用パッドの材料である。バンプ電極６
は、バンプ電極用パッド上に形成した凸状の電極であ
る。
【００４１】次に、図６のフローチャートに示す順序に
従い、図７の導電材料５のバンプ電極用パッドの周辺を
絶縁材料７で被い、パッドの剥離を防止する場合の手順
を詳細に説明する。
従い、図７の導電材料５のバンプ電極用パッドの周辺を
絶縁材料７で被い、パッドの剥離を防止する場合の手順
を詳細に説明する。
【００４２】図６において、Ｓ３１は、パッド部周辺を
絶縁材料で被う。これは、図７に示すように、例えば図
２のＳ１１からＳ１６によってスルーホールのエッジ部
を絶縁材料４で被い、導電材料５でバンプ電極用パッド
（パッド）を形成した後、当該パッドの周辺を更に絶縁
材料７で被う。
絶縁材料で被う。これは、図７に示すように、例えば図
２のＳ１１からＳ１６によってスルーホールのエッジ部
を絶縁材料４で被い、導電材料５でバンプ電極用パッド
（パッド）を形成した後、当該パッドの周辺を更に絶縁
材料７で被う。
【００４３】Ｓ３２は、半田バンプ材で印刷する。Ｓ３
３は、リフローを行う。以上によって、パッドの周辺が
絶縁材料７で被われているため、Ｓ３２およびＳ３３に
よって半田バンプ電極６を形成したときに当該絶縁材料
７で被ったパッドの剥離し易い周辺が半田付けされず、
半田バンプ電極６が剥がれることがなく、信頼性を向上
させることが可能となった。
３は、リフローを行う。以上によって、パッドの周辺が
絶縁材料７で被われているため、Ｓ３２およびＳ３３に
よって半田バンプ電極６を形成したときに当該絶縁材料
７で被ったパッドの剥離し易い周辺が半田付けされず、
半田バンプ電極６が剥がれることがなく、信頼性を向上
させることが可能となった。
【００４４】図７は、本発明の他の実施例構成図を示
す。図７において、絶縁材料７は、導電材料５であるバ
ンプ電極用パッド（パッド）の周辺を被って半田バンプ
電極６をリフローによって形成したときにパッドの中央
のみ半田付けして接着し、パッドの周辺の弱い部分が剥
がれる問題を解決したものである。
す。図７において、絶縁材料７は、導電材料５であるバ
ンプ電極用パッド（パッド）の周辺を被って半田バンプ
電極６をリフローによって形成したときにパッドの中央
のみ半田付けして接着し、パッドの周辺の弱い部分が剥
がれる問題を解決したものである。
【００４５】次に、図８のフローチャートに示す順序に
従い、図９のバンプ面の余白部に素子を形成する場合の
手順を詳細に説明する。図８において、Ｓ４１は、バン
プ面の余白部に導体パターンを印刷する。これは、図９
の（ｂ）に示すように、コンデンサやインダクタンスな
どを形成するために、スルーホール２の真上にあるバン
プ電極６の無い余白部にコンデンサやインダクタンスを
形成するための導体パターンを印刷する。
従い、図９のバンプ面の余白部に素子を形成する場合の
手順を詳細に説明する。図８において、Ｓ４１は、バン
プ面の余白部に導体パターンを印刷する。これは、図９
の（ｂ）に示すように、コンデンサやインダクタンスな
どを形成するために、スルーホール２の真上にあるバン
プ電極６の無い余白部にコンデンサやインダクタンスを
形成するための導体パターンを印刷する。
【００４６】Ｓ４２は、焼成する。これにより、Ｓ４１
で印刷した導体パターンが基板１上に密着してコンデン
サやインダクタンスを形成できたこととなる。Ｓ４３
は、抵抗パターンを印刷する。
で印刷した導体パターンが基板１上に密着してコンデン
サやインダクタンスを形成できたこととなる。Ｓ４３
は、抵抗パターンを印刷する。
【００４７】Ｓ４４は、焼成する。これらＳ４３および
Ｓ４４は、図９の（ｂ）に示すように、同様に抵抗パタ
ーンを印刷して焼成し、厚膜抵抗を基板１上に形成す
る。以上によって、本発明ではスルーホール２の真上に
バンプ電極６を形成できたので、当該バンプ電極６の無
い余白部分、即ち、スルーホールの無い余白部分に導体
パターンや抵抗パターンを印刷してコンデンサ、インダ
クタンス、抵抗を高密度で形成することが可能となっ
た。
Ｓ４４は、図９の（ｂ）に示すように、同様に抵抗パタ
ーンを印刷して焼成し、厚膜抵抗を基板１上に形成す
る。以上によって、本発明ではスルーホール２の真上に
バンプ電極６を形成できたので、当該バンプ電極６の無
い余白部分、即ち、スルーホールの無い余白部分に導体
パターンや抵抗パターンを印刷してコンデンサ、インダ
クタンス、抵抗を高密度で形成することが可能となっ
た。
【００４８】図９は、本発明の部品作成例を示す。図９
の（ａ）は、断面図を示す。下部の半円形のものがバン
プ電極６である。このバンプ電極６は、スルーホールを
介して反対側に電気的に接続されている。バンプ電極６
のある面には、図８で説明したコンデンサ、インダクタ
ンス、抵抗を高密度に形成する（図９の（ｂ）参照）。
また、バンプ電極６の反対側には、図示のように、同様
に、コンデンサ、インダクタンス、抵抗を形成する。
の（ａ）は、断面図を示す。下部の半円形のものがバン
プ電極６である。このバンプ電極６は、スルーホールを
介して反対側に電気的に接続されている。バンプ電極６
のある面には、図８で説明したコンデンサ、インダクタ
ンス、抵抗を高密度に形成する（図９の（ｂ）参照）。
また、バンプ電極６の反対側には、図示のように、同様
に、コンデンサ、インダクタンス、抵抗を形成する。
【００４９】図９の（ｂ）は、バンプ電極６の面の概略
を示す。ここでは、円形のものがバンプ電極６であっ
て、スルーホール２上に形成したものである。このバン
プ電極６が無い余白部に、図８で既述したコンデンサ、
インダクタンス、および抵抗を厚膜印刷で高密度に形成
する。
を示す。ここでは、円形のものがバンプ電極６であっ
て、スルーホール２上に形成したものである。このバン
プ電極６が無い余白部に、図８で既述したコンデンサ、
インダクタンス、および抵抗を厚膜印刷で高密度に形成
する。
【００５０】次に、図１０のフローチャートに示す順序
に従い、図１１のバンプ面と反対側にベアチップ、チッ
プ部品、モールド部品を形成する場合の手順を詳細に説
明する。
に従い、図１１のバンプ面と反対側にベアチップ、チッ
プ部品、モールド部品を形成する場合の手順を詳細に説
明する。
【００５１】図１０の（ａ）のフローチャートに示す順
序に従い、図１１の（ａ）のバンプ面と反対側にベアチ
ップをキャップ封止する場合の手順を詳細に説明する。
図１０の（ａ）において、Ｓ５１は、ベアチップを搭載
する。これは、図１１の（ａ）に示すように、ベアチッ
プ１１を基板１の上に搭載する。
序に従い、図１１の（ａ）のバンプ面と反対側にベアチ
ップをキャップ封止する場合の手順を詳細に説明する。
図１０の（ａ）において、Ｓ５１は、ベアチップを搭載
する。これは、図１１の（ａ）に示すように、ベアチッ
プ１１を基板１の上に搭載する。
【００５２】Ｓ５２は、ワイヤーボンディングする。こ
れにより、ベアチップ１１が基板１上の配線パターンに
電気的に接続されたこととなる。Ｓ５３は、キャップ封
止する。これは、図１１の（ａ）に示すように、ベアチ
ップの上にキャップを被せて封止する。
れにより、ベアチップ１１が基板１上の配線パターンに
電気的に接続されたこととなる。Ｓ５３は、キャップ封
止する。これは、図１１の（ａ）に示すように、ベアチ
ップの上にキャップを被せて封止する。
【００５３】以上によって、図１１の（ａ）に示すよう
に、バンプ電極６と反対の面上にベアチップ１１を実装
してワイヤーボンディングによって接続し、その上から
キャップを被せて封止する。これにより、バンプ電極６
のある面と反対の面にベアチップ１１を実装すると共
に、併せていずれかの面にコンデンサ、インダクタン
ス、抵抗を必要に応じて厚膜印刷で形成することによ
り、高密度に基板上にバンプ電極６、ベアチップ１１、
厚膜印刷のコンデンサ、インダクタンス、抵抗を実装す
ることが可能となる。
に、バンプ電極６と反対の面上にベアチップ１１を実装
してワイヤーボンディングによって接続し、その上から
キャップを被せて封止する。これにより、バンプ電極６
のある面と反対の面にベアチップ１１を実装すると共
に、併せていずれかの面にコンデンサ、インダクタン
ス、抵抗を必要に応じて厚膜印刷で形成することによ
り、高密度に基板上にバンプ電極６、ベアチップ１１、
厚膜印刷のコンデンサ、インダクタンス、抵抗を実装す
ることが可能となる。
【００５４】図１０の（ｂ）のフローチャートに示す順
序に従い、図１１の（ｂ）のバンプ面と反対側にベアチ
ップを樹脂封止する場合の手順を詳細に説明する。図１
０の（ｂ）において、Ｓ６１は、ベアチップを搭載す
る。これは、図１１の（ｂ）に示すように、ベアチップ
１１を基板１の上に搭載する。
序に従い、図１１の（ｂ）のバンプ面と反対側にベアチ
ップを樹脂封止する場合の手順を詳細に説明する。図１
０の（ｂ）において、Ｓ６１は、ベアチップを搭載す
る。これは、図１１の（ｂ）に示すように、ベアチップ
１１を基板１の上に搭載する。
【００５５】Ｓ６２は、ワイヤーボンディングする。こ
れにより、ベアチップ１１が基板１上の配線パターンに
電気的に接続されたこととなる。Ｓ６３は、樹脂封止す
る。これは、図１１の（ｂ）に示すように、ベアチップ
１１を樹脂で封止する。
れにより、ベアチップ１１が基板１上の配線パターンに
電気的に接続されたこととなる。Ｓ６３は、樹脂封止す
る。これは、図１１の（ｂ）に示すように、ベアチップ
１１を樹脂で封止する。
【００５６】以上によって、図１１の（ｂ）に示すよう
に、バンプ電極６と反対の面上にベアチップ１１を実装
してワイヤーボンディングによって接続し、その上から
樹脂で封止する。これにより、バンプ電極６のある面と
反対の面にベアチップ１１を実装すると共に、併せてい
ずれかの面にコンデンサ、インダクタンス、抵抗を必要
に応じて厚膜印刷で形成することにより、高密度に基板
上にバンプ電極、ペアチップ１１、厚膜印刷のコンデン
サ、インダクタンス、抵抗を実装することが可能とな
る。
に、バンプ電極６と反対の面上にベアチップ１１を実装
してワイヤーボンディングによって接続し、その上から
樹脂で封止する。これにより、バンプ電極６のある面と
反対の面にベアチップ１１を実装すると共に、併せてい
ずれかの面にコンデンサ、インダクタンス、抵抗を必要
に応じて厚膜印刷で形成することにより、高密度に基板
上にバンプ電極、ペアチップ１１、厚膜印刷のコンデン
サ、インダクタンス、抵抗を実装することが可能とな
る。
【００５７】図１０の（ｃ）のフローチャートに示す順
序に従い、図１１の（ｃ）のバンプ面と反対側にチップ
部品を実装する場合の手順を詳細に説明する。図１０の
（ｃ）において、Ｓ７１は、半田ペーストで印刷する。
序に従い、図１１の（ｃ）のバンプ面と反対側にチップ
部品を実装する場合の手順を詳細に説明する。図１０の
（ｃ）において、Ｓ７１は、半田ペーストで印刷する。
【００５８】Ｓ７２は、チップ部品の実装を行う。Ｓ７
３は、リフローする。以上によって、図１０の（ｃ）に
示すように、基板１の所定の配線パターンにモールド部
品１４およびチップ部品１５を実装して半田付けによっ
て接続する。これにより、バンプ電極６のある面と反対
の面にモールド部品１４やチップ部品１５などを実装す
ると共に、併せていずれかの面にコンデンサ、インダク
タンス、抵抗を必要に応じて厚膜印刷で形成することに
より、高密度に基板上にバンプ電極６、モールド部品１
４、チップ部品１５、厚膜印刷のコンデンサ、インダク
タンス、抵抗などを実装することが可能となる。
３は、リフローする。以上によって、図１０の（ｃ）に
示すように、基板１の所定の配線パターンにモールド部
品１４およびチップ部品１５を実装して半田付けによっ
て接続する。これにより、バンプ電極６のある面と反対
の面にモールド部品１４やチップ部品１５などを実装す
ると共に、併せていずれかの面にコンデンサ、インダク
タンス、抵抗を必要に応じて厚膜印刷で形成することに
より、高密度に基板上にバンプ電極６、モールド部品１
４、チップ部品１５、厚膜印刷のコンデンサ、インダク
タンス、抵抗などを実装することが可能となる。
【００５９】図１１は、本発明の部品例を示す。図１１
の（ａ）は、ベアチップをキャップ封止した部品例を示
す。図１１の（ａ）において、ベアチップ１１は、裸の
ＩＣなどの部品であって、封止する必要のあるものであ
る。
の（ａ）は、ベアチップをキャップ封止した部品例を示
す。図１１の（ａ）において、ベアチップ１１は、裸の
ＩＣなどの部品であって、封止する必要のあるものであ
る。
【００６０】キャップ１２は、ベアチップ１１を封止す
るためのキャップである。ここでは、図１０の（ａ）で
既述したように、ベアチップ１１を基板１上に実装して
ワイヤーボンディングで基板１上の配線と接続した後、
キャップ１２を被せて封止する。
るためのキャップである。ここでは、図１０の（ａ）で
既述したように、ベアチップ１１を基板１上に実装して
ワイヤーボンディングで基板１上の配線と接続した後、
キャップ１２を被せて封止する。
【００６１】図１１の（ｂ）は、ベアチップを樹脂封止
した部品例を示す。図１１の（ｂ）において、ベアチッ
プ１１は、裸のＩＣなどの部品であって、封止する必要
のあるものである。
した部品例を示す。図１１の（ｂ）において、ベアチッ
プ１１は、裸のＩＣなどの部品であって、封止する必要
のあるものである。
【００６２】樹脂１３は、ベアチップ１１を封止するた
めの樹脂である。ここでは、図１０の（ｂ）で既述した
ように、ベアチップ１１を基板１上に実装してワイヤー
ボンディングで基板１上の配線と接続した後、樹脂１３
によって封止する。
めの樹脂である。ここでは、図１０の（ｂ）で既述した
ように、ベアチップ１１を基板１上に実装してワイヤー
ボンディングで基板１上の配線と接続した後、樹脂１３
によって封止する。
【００６３】図１１の（ｃ）は、チップ部品およびモー
ルド部品を実装した例を示す。図１１の（ｃ）におい
て、モールド部品１４は、基板１上に実装する小型の部
品である。
ルド部品を実装した例を示す。図１１の（ｃ）におい
て、モールド部品１４は、基板１上に実装する小型の部
品である。
【００６４】チップ部品１５は、基板１上に実装する小
型のモールド部品である。ここでは、図１０の（ｃ）で
既述したように、モールド部品１４やチップ部品１５を
基板１上に実装してリフローによる半田付けによって基
板１上の配線と接続する。
型のモールド部品である。ここでは、図１０の（ｃ）で
既述したように、モールド部品１４やチップ部品１５を
基板１上に実装してリフローによる半田付けによって基
板１上の配線と接続する。
【００６５】図１１の（ｄ）は、ベアチップを樹脂封止
およびチップ部品とモールド部品を実装した例を示す。
これは、図１１の（ｂ）と（ｃ）の両者を実装した例で
ある。
およびチップ部品とモールド部品を実装した例を示す。
これは、図１１の（ｂ）と（ｃ）の両者を実装した例で
ある。
【００６６】
【発明の効果】以上説明したように、本発明によれば、
基板１のスルーホール２のエッジ部を絶縁材料４で被っ
て半田などのバンプを形成する構成を採用しているた
め、従来の基板１のスルーホール２のエッジ部導体の断
線防止を図った上で、スルーホール２の真上にバンプ電
極６を形成することができる。これにより、基板１上で
スルーホール２からずれた位置にバンプ電極６を形成し
ていたときの面積分を余白部として有効に利用し、厚膜
印刷のコンデンサ、インダクタンス、抵抗を形成し、高
実装密度を実現できる。また、バンプ電極６のある面と
反対の面上にベアチップ１１を実装してキャップ封止、
樹脂封止したり、更にチップ部品、モールド部品を実装
したり、厚膜印刷のコンデンサ、インダクタンス、抵抗
を高密度に形成したりすることが可能となる。
基板１のスルーホール２のエッジ部を絶縁材料４で被っ
て半田などのバンプを形成する構成を採用しているた
め、従来の基板１のスルーホール２のエッジ部導体の断
線防止を図った上で、スルーホール２の真上にバンプ電
極６を形成することができる。これにより、基板１上で
スルーホール２からずれた位置にバンプ電極６を形成し
ていたときの面積分を余白部として有効に利用し、厚膜
印刷のコンデンサ、インダクタンス、抵抗を形成し、高
実装密度を実現できる。また、バンプ電極６のある面と
反対の面上にベアチップ１１を実装してキャップ封止、
樹脂封止したり、更にチップ部品、モールド部品を実装
したり、厚膜印刷のコンデンサ、インダクタンス、抵抗
を高密度に形成したりすることが可能となる。
【図１】本発明のバンプ電極形成フローチャートであ
る。
る。
【図２】本発明のバンプ電極形成フローチャート（その
１）である。
１）である。
【図３】本発明の１実施例構成図である。
【図４】本発明のバンプ電極形成フローチャート（その
２）である。
２）である。
【図５】本発明の他の実施例構成図である。
【図６】本発明のバンプ電極形成フローチャート（その
３）である。
３）である。
【図７】本発明の他の実施例構成図である。
【図８】本発明の部品作成フローチャート（その１）で
ある。
ある。
【図９】本発明の部品作成例である。
【図１０】本発明の部品作成フローチャート（その２）
である。
である。
【図１１】本発明の部品例である。
１：基板 ２：スルーホール ３、３１：導電材料 ３２：スルーホールランド ４：絶縁材料 ５：導電材料（バンプ電極用パッド） ６：バンプ電極（半田バンプ電極） ７：絶縁材料 １１：ベアチップ １２：キャップ １３：樹脂 １４：モールド部品 １５：チップ部品
フロントページの続き (72)発明者 佐々木 高志 東京都港区新橋５丁目36番11号 いわき 電子株式会社内 (56)参考文献 特開 平３−262186（ＪＰ，Ａ) 特開 昭49−8757（ＪＰ，Ａ) 実開 平４−93175（ＪＰ，Ｕ) 実開 平２−92974（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.6，ＤＢ名) H05K 3/32 - 3/34 H05K 3/40 - 3/42
Claims (9)
- 【請求項１】基板のスルーホール上に形成したバンプ電
極において、 基板のスルーホールの内部の導電部とスルーホール開口
部の基板表面のスルーホールランドとで形成されるスル
ーホール導電部と、 上記スルーホールの内部の導電部とスルーホールランド
との接合部を絶縁材料で被った絶縁部と、 この絶縁部の上に上記スルーホールランドに接触して導
電材料で形成したパッドと、 このパッドの上に導電材料で凸状に形成した電極とから
なるバンプ電極。 - 【請求項２】基板のスルーホール上に形成したバンプ電
極において、 基板のスルーホールの内表面の導電部とスルーホール開
口部の基板表面のスルーホールランドとで形成されるス
ルーホール導電部と、 このスルーホール導電部のエッジの部分を絶縁材料で被
った絶縁部と、 この絶縁部の上に上記スルーホール導電部のスルーホー
ルランドに接触して導電材料で形成したパッドと、 このパッドの上に導電材料で凸状に形成した電極とから
なるバンプ電極。 - 【請求項３】基板のスルーホール上に形成したバンプ電
極において、 基板のスルーホール内に導電材料を充填しスルーホール
開口部の基板表面のスルーホールランドに導通するよう
に形成されるスルーホール導電部と、 上記スルーホールの内部の導電部とスルーホールランド
との接合部を絶縁材料で被った絶縁部と、 この絶縁部の上に上記スルーホールランドに接触して導
電材料で形成したパッドと、 このパッドの上に導電材料で凸状に形成した電極とから
なるバンプ電極。 - 【請求項４】上記パッドの周辺部を絶縁材料で被った
後、当該パッドの上に導電材料で凸状の電極を形成した
ことを特徴とする請求項１ないし請求項３記載のいずれ
かのバンプ電極。 - 【請求項５】上記請求項１ないし請求項４のいずれかに
よって基板上に形成した電極の面の余白部分に導電パタ
ーンを印刷して素子を形成したバンプ電極を持った部
品。 - 【請求項６】上記請求項１ないし請求項４のいずれかに
よって基板上に形成した電極の面と反対側の面にベアチ
ップを実装して上記スルーホール導電部に電気的に接続
した後にキャップ封止したバンプ電極を持った部品。 - 【請求項７】上記請求項１ないし請求項４のいずれかに
よって基板上に形成した電極の面と反対側の面にベアチ
ップを実装して上記スルーホール導電部に電気的に接続
した後に樹脂封止したバンプ電極を持った部品。 - 【請求項８】上記請求項１ないし請求項４のいずれかに
よって基板上に形成した電極の面と反対側の面にチップ
部品あるいはモールド部品を上記スルーホール導電部に
電気的に接続したバンプ電極を持った部品。 - 【請求項９】上記請求項１ないし請求項４のいずれかに
よって基板上に形成した電極の面と反対側の面にベアチ
ップを実装して上記スルーホール導電部に電気的に接続
した後に樹脂封止、およびチップ部品あるいはモールド
部品を上記スルーホール導電部に電気的に接続したバン
プ電極を持った部品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8830795A JP2756094B2 (ja) | 1995-04-13 | 1995-04-13 | バンプ電極およびバンプ電極を持った部品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8830795A JP2756094B2 (ja) | 1995-04-13 | 1995-04-13 | バンプ電極およびバンプ電極を持った部品 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08288631A JPH08288631A (ja) | 1996-11-01 |
| JP2756094B2 true JP2756094B2 (ja) | 1998-05-25 |
Family
ID=13939286
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8830795A Expired - Fee Related JP2756094B2 (ja) | 1995-04-13 | 1995-04-13 | バンプ電極およびバンプ電極を持った部品 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2756094B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2086298B1 (en) * | 2008-01-30 | 2013-03-13 | Research In Motion Limited | Solder void reduction on circuit boards |
| KR101332032B1 (ko) * | 2011-12-21 | 2013-11-22 | 삼성전기주식회사 | 방열기판 및 방열기판의 제조방법 |
-
1995
- 1995-04-13 JP JP8830795A patent/JP2756094B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08288631A (ja) | 1996-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3060896B2 (ja) | バンプ電極の構造 | |
| JP2001319992A (ja) | 配線基板、半導体装置及びそれらの製造方法 | |
| CN109244045B (zh) | 一种厚膜基板小型化金属管壳封装结构 | |
| US4697204A (en) | Leadless chip carrier and process for fabrication of same | |
| JPH06120670A (ja) | 多層配線基板 | |
| JP2756094B2 (ja) | バンプ電極およびバンプ電極を持った部品 | |
| JP3002857B2 (ja) | バンプ電極およびバンプ電極を持った部品 | |
| JP2715945B2 (ja) | ボールグリッドアレイパッケージの実装構造 | |
| JP3423174B2 (ja) | チップ・オン・ボード実装構造およびその製造方法 | |
| JP2722451B2 (ja) | 半導体装置 | |
| JPH07297320A (ja) | Ｂｇａ型半導体装置 | |
| JPH0458189B2 (ja) | ||
| JPS63283051A (ja) | 混成集積回路装置用基板 | |
| JP2541494B2 (ja) | 半導体装置 | |
| JPH04269841A (ja) | 半導体装置 | |
| JP2842013B2 (ja) | 混成集積回路装置 | |
| JPH1041416A (ja) | 電子部品 | |
| JPH06338539A (ja) | 半導体素子の接続方法 | |
| JP2531126B2 (ja) | 半導体装置 | |
| JPH0222886A (ja) | 混成集積回路 | |
| JPS61145893A (ja) | 電子部品キャリヤ用基板の実装方法 | |
| JPS61181119A (ja) | ヒユ−ズ付き固体電解コンデンサ | |
| JP2515647Y2 (ja) | 半導体パッケージの端子 | |
| JPH0536300Y2 (ja) | ||
| JPH05226507A (ja) | 表面実装型半導体素子パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090306 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100306 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |