JP3002857B2 - バンプ電極およびバンプ電極を持った部品 - Google Patents
バンプ電極およびバンプ電極を持った部品Info
- Publication number
- JP3002857B2 JP3002857B2 JP19000095A JP19000095A JP3002857B2 JP 3002857 B2 JP3002857 B2 JP 3002857B2 JP 19000095 A JP19000095 A JP 19000095A JP 19000095 A JP19000095 A JP 19000095A JP 3002857 B2 JP3002857 B2 JP 3002857B2
- Authority
- JP
- Japan
- Prior art keywords
- hole
- pad
- substrate
- bump electrode
- component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、バンプ電極およびバン
プ電極を持った部品に関するものである。
プ電極を持った部品に関するものである。
【０００２】
【従来の技術】従来、基板上に半田バンプ電極を設けて
電極とし、他の基板あるいは外部端子に接触させて電源
や信号の入出力を行うようにしている。この際、基板上
の実装密度を高めるためにスルーホールの真上に半田バ
ンプ電極を形成するとスルーホールエッジ部が半田バン
プ電極を形成するときに半田と合金を作って侵食されて
しまい断線あるいは断線しないまでも導電性が悪くなっ
てしまい、製品の信頼性に欠けてしまう。このために、
通常は、スルーホールを避けた位置にバッドを形成して
当該パッドの部分に半田バンプ電極を形成し、当該半田
バンプ電極を他の基板あるいは外部端子に接触させて電
源や信号入出力を行うように実装していた。
電極とし、他の基板あるいは外部端子に接触させて電源
や信号の入出力を行うようにしている。この際、基板上
の実装密度を高めるためにスルーホールの真上に半田バ
ンプ電極を形成するとスルーホールエッジ部が半田バン
プ電極を形成するときに半田と合金を作って侵食されて
しまい断線あるいは断線しないまでも導電性が悪くなっ
てしまい、製品の信頼性に欠けてしまう。このために、
通常は、スルーホールを避けた位置にバッドを形成して
当該パッドの部分に半田バンプ電極を形成し、当該半田
バンプ電極を他の基板あるいは外部端子に接触させて電
源や信号入出力を行うように実装していた。
【０００３】
【発明が解決しようとする課題】このため、スルーホー
ルの真上に半田バンプ電極を形成すると、スルーホール
エッジ部が半田によって侵食されて断線する場合が生じ
るという問題があった。
ルの真上に半田バンプ電極を形成すると、スルーホール
エッジ部が半田によって侵食されて断線する場合が生じ
るという問題があった。
【０００４】この問題を避けるために、スルーホールか
ら離れた位置にパッドを設けてこのパッド上に半田バン
プ電極を形成すると、半田バンプ電極のための部分が占
有されてしまい、基板の実装密度が高められなく、基板
が大きくなってパッケージサイズが大きくなるという問
題があった。
ら離れた位置にパッドを設けてこのパッド上に半田バン
プ電極を形成すると、半田バンプ電極のための部分が占
有されてしまい、基板の実装密度が高められなく、基板
が大きくなってパッケージサイズが大きくなるという問
題があった。
【０００５】また、基板上に印刷・焼成して形成したパ
ッド上に半田バンプ電極を設けると、パッドの全面に半
田バンプ電極が形成されて他の基板あるいは外部端子に
接触（接続）させたときに生ずる応力により当該パッド
の縁が剥離し易く信頼性に欠けるという問題もあった。
ッド上に半田バンプ電極を設けると、パッドの全面に半
田バンプ電極が形成されて他の基板あるいは外部端子に
接触（接続）させたときに生ずる応力により当該パッド
の縁が剥離し易く信頼性に欠けるという問題もあった。
【０００６】また、図１０に示すように、基板のスルー
ホールのランド上に半田バンプ電極を設けた場合、ラン
ド間の間隔が狭くなってしまい、高密度化ができないと
いう問題があった。
ホールのランド上に半田バンプ電極を設けた場合、ラン
ド間の間隔が狭くなってしまい、高密度化ができないと
いう問題があった。
【０００７】本発明は、これらの問題を解決するため、
基板のスルーホールランドにビアを接触させて別の絶縁
層上にバンプ電極を形成してバンプ電極の高密度化を図
ると共に、パッドの周辺を絶縁材料で被ってパッドの縁
の剥離の防止を図って接続の信頼性を向上させることな
どを目的としている。
基板のスルーホールランドにビアを接触させて別の絶縁
層上にバンプ電極を形成してバンプ電極の高密度化を図
ると共に、パッドの周辺を絶縁材料で被ってパッドの縁
の剥離の防止を図って接続の信頼性を向上させることな
どを目的としている。
【０００８】
【課題を解決するための手段】図１、図２、図４、図
６、図７および図９を参照して課題を解決するための手
段を説明する。
６、図７および図９を参照して課題を解決するための手
段を説明する。
【０００９】図１、図２、図４、図６、図７および図９
において、基板１は、スルーホール２を設けてベアチッ
プなどを実装したりなどするものである。導電材料３
は、スルーホール２を導電性にするものである。
において、基板１は、スルーホール２を設けてベアチッ
プなどを実装したりなどするものである。導電材料３
は、スルーホール２を導電性にするものである。
【００１０】ビア５は、スルーホールランドと他の面と
を接続するものである。導電材料６は、ビア５に接触さ
せてパッドを生成するものである。バンプ電極７は、他
の基板や外部端子と接触する電極である。
を接続するものである。導電材料６は、ビア５に接触さ
せてパッドを生成するものである。バンプ電極７は、他
の基板や外部端子と接触する電極である。
【００１１】
【作用】本発明は、基板１のスルーホール２に導電材料
３で形成したスルーホール導電部と、このスルーホール
導電部に一旦を接触させるビア５と、このビア５の他端
に接触させて他の面上に導電材料６で形成したパッド
と、このパッドの上に導電材料で凸状に形成した電極と
からなるバンプ電極７を構成するようにしている。
３で形成したスルーホール導電部と、このスルーホール
導電部に一旦を接触させるビア５と、このビア５の他端
に接触させて他の面上に導電材料６で形成したパッド
と、このパッドの上に導電材料で凸状に形成した電極と
からなるバンプ電極７を構成するようにしている。
【００１２】また、基板１のスルーホール２の内部の導
体部とスルーホール開口部の基板表面のスルーホールラ
ンドとで形成されるスルーホール導電部と、スルーホー
ルランドに一旦を接触させるビア５と、このビア５の周
りを絶縁材料４で充填し、かつこのビア５の他端に接触
させて他の面上に導電材料６で形成したパッドと、この
パッドの上に導電材料で凸状に形成した電極とからなる
バンプ電極を構成するようにしている。
体部とスルーホール開口部の基板表面のスルーホールラ
ンドとで形成されるスルーホール導電部と、スルーホー
ルランドに一旦を接触させるビア５と、このビア５の周
りを絶縁材料４で充填し、かつこのビア５の他端に接触
させて他の面上に導電材料６で形成したパッドと、この
パッドの上に導電材料で凸状に形成した電極とからなる
バンプ電極を構成するようにしている。
【００１３】この際、パッドの周辺部を絶縁材料８で被
った後、当該パッドの上に導電材料で凸状の電極を構成
するようにしている。また、基板上の上記ビアの接した
面あるいは電極の面の余白部分に導電パターンを印刷し
て素子を形成し、部品を構成するようにしている。
った後、当該パッドの上に導電材料で凸状の電極を構成
するようにしている。また、基板上の上記ビアの接した
面あるいは電極の面の余白部分に導電パターンを印刷し
て素子を形成し、部品を構成するようにしている。
【００１４】また、基板上の上記ビアの接した面と反対
側の面にベアチップ１１を実装してスルーホール導電部
に電気的に接続した後にキャップ封止するようにしてい
る。また、基板上の上記ビアの接した面と反対側の面に
ベアチップ１１を実装してスルーホール導電部に電気的
に接続した後に樹脂封止するようにしている。
側の面にベアチップ１１を実装してスルーホール導電部
に電気的に接続した後にキャップ封止するようにしてい
る。また、基板上の上記ビアの接した面と反対側の面に
ベアチップ１１を実装してスルーホール導電部に電気的
に接続した後に樹脂封止するようにしている。
【００１５】また、基板上の上記ビアの接した面と反対
側の面にチップ部品１４あるいはモールド部品１５をス
ルーホール導電部に電気的に接続するようにしている。
また、基板上の上記ビアの接した面と反対側の面にベア
チップ１１を実装してスルーホール導電部に電気的に接
続した後に樹脂封止、およびチップ部品１４あるいはモ
ールド部品１５をスルーホール導電部に電気的に接続す
るようにしている。
側の面にチップ部品１４あるいはモールド部品１５をス
ルーホール導電部に電気的に接続するようにしている。
また、基板上の上記ビアの接した面と反対側の面にベア
チップ１１を実装してスルーホール導電部に電気的に接
続した後に樹脂封止、およびチップ部品１４あるいはモ
ールド部品１５をスルーホール導電部に電気的に接続す
るようにしている。
【００１６】従って、基板１のスルーホールランドにビ
ア５を接触させて別の絶縁層上にバンプ電極７を形成し
て高密度化を図ることが可能となる。また、パッドの周
辺を絶縁材料８で被ってパッドの縁の剥離の防止を図っ
て接続の信頼性を向上させることが可能となる。更に、
コンデンサ、インダクタンス、ベアチップ１１、チップ
部品１４、モールド部品１５などを基板１上に高密度に
実装することが可能となる。
ア５を接触させて別の絶縁層上にバンプ電極７を形成し
て高密度化を図ることが可能となる。また、パッドの周
辺を絶縁材料８で被ってパッドの縁の剥離の防止を図っ
て接続の信頼性を向上させることが可能となる。更に、
コンデンサ、インダクタンス、ベアチップ１１、チップ
部品１４、モールド部品１５などを基板１上に高密度に
実装することが可能となる。
【００１７】
【実施例】次に、図１から図９を用いて本発明の実施例
の構成および動作を順次詳細に説明する。
の構成および動作を順次詳細に説明する。
【００１８】図１は、本発明のバンプ電極形成フローチ
ャートを示す。図１において、Ｓ１は、スルーホール部
を印刷する。Ｓ２は、焼成する。これらＳ１およびＳ２
によって例えば図２の（ａ）に示すように、基板１のス
ルーホール２の内面に導電材料を形成する。この印刷・
焼成以外にメッキ、蒸着、塗布してスルーホール２の内
面を導電性にしてもよい。
ャートを示す。図１において、Ｓ１は、スルーホール部
を印刷する。Ｓ２は、焼成する。これらＳ１およびＳ２
によって例えば図２の（ａ）に示すように、基板１のス
ルーホール２の内面に導電材料を形成する。この印刷・
焼成以外にメッキ、蒸着、塗布してスルーホール２の内
面を導電性にしてもよい。
【００１９】Ｓ３は、絶縁材料で印刷する。これは、ビ
ア５の部分にマスクして絶縁材料４で印刷する。Ｓ４
は、焼成する。
ア５の部分にマスクして絶縁材料４で印刷する。Ｓ４
は、焼成する。
【００２０】Ｓ５は、ビア導体を印刷する。Ｓ６は、焼
成する。これらＳ３からＳ６によって、図２の（ａ）に
示すように、スルーホールランド上にビア５が導体で形
成されることとなる。
成する。これらＳ３からＳ６によって、図２の（ａ）に
示すように、スルーホールランド上にビア５が導体で形
成されることとなる。
【００２１】Ｓ７は、バンプ電極パッドを印刷する。こ
れは、図２の（ａ）の導電材料６でバンプ電極用のパッ
ドを印刷する。Ｓ８は、焼成する。これらＳ７およびＳ
８によって、図２の（ａ）の導電材料６からなるパッド
が形成されたこととなる。
れは、図２の（ａ）の導電材料６でバンプ電極用のパッ
ドを印刷する。Ｓ８は、焼成する。これらＳ７およびＳ
８によって、図２の（ａ）の導電材料６からなるパッド
が形成されたこととなる。
【００２２】Ｓ９は、パッド周辺部の絶縁材料で印刷す
る。これは、後述する図４に示すように、パッドの周辺
部を絶縁材料８で印刷する。Ｓ１０は、半田バンプ材で
印刷する。これは、図２の（ａ）に示すように、Ｓ９で
形成した半田バンプ電極用のパッド上に半田バンプ材で
ある半田ペーストを印刷する。
る。これは、後述する図４に示すように、パッドの周辺
部を絶縁材料８で印刷する。Ｓ１０は、半田バンプ材で
印刷する。これは、図２の（ａ）に示すように、Ｓ９で
形成した半田バンプ電極用のパッド上に半田バンプ材で
ある半田ペーストを印刷する。
【００２３】Ｓ１１は、リフローを行う。これにより、
Ｓ９を行わない場合には、図２の（ａ）に示すように、
半田バンプ電極用のパッドの上に点線で示すように、凸
状の半田のバンプ電極７が形成される。一方、Ｓ９を行
う場合には、図４に示すように、バンプ電極７が形成さ
れる。
Ｓ９を行わない場合には、図２の（ａ）に示すように、
半田バンプ電極用のパッドの上に点線で示すように、凸
状の半田のバンプ電極７が形成される。一方、Ｓ９を行
う場合には、図４に示すように、バンプ電極７が形成さ
れる。
【００２４】以上によって、スルーホールランドにビア
５を介して絶縁材料４で形成した面上に導電材料６によ
ってパッドを形成し、このパッド上に半田バンプ電極７
を形成（図２）、あるいはこのパッドの周辺を絶縁材料
８で被った後に半田バンプ電極７を形成する（図４）。
これにより、バンプ電極７のみが基板１の面と異なる面
上に設けられたため、当該バンプ電極７の実装密度を高
めることが可能となる。
５を介して絶縁材料４で形成した面上に導電材料６によ
ってパッドを形成し、このパッド上に半田バンプ電極７
を形成（図２）、あるいはこのパッドの周辺を絶縁材料
８で被った後に半田バンプ電極７を形成する（図４）。
これにより、バンプ電極７のみが基板１の面と異なる面
上に設けられたため、当該バンプ電極７の実装密度を高
めることが可能となる。
【００２５】図２は、本発明の１実施例構成図を示す。
図２の（ａ）は、断面図を示す。図２の（ａ）におい
て、基板１は、スルーホール２を設けて部品を実装など
するものである。
図２の（ａ）は、断面図を示す。図２の（ａ）におい
て、基板１は、スルーホール２を設けて部品を実装など
するものである。
【００２６】スルーホール２は、基板１に空いた穴であ
る。導電材料３は、スルーホール２の内面を導電性にす
る材料である。絶縁材料４は、基板１上に他の面を設け
るための絶縁材料である。
る。導電材料３は、スルーホール２の内面を導電性にす
る材料である。絶縁材料４は、基板１上に他の面を設け
るための絶縁材料である。
【００２７】ビア５は、スルーホールランドと絶縁材料
４によって形成した他の面との間を電気的に接続するも
のである。導電材料６は、ビア５に接触し、バンプ電極
用のパッドを形成する導電性の材料である。
４によって形成した他の面との間を電気的に接続するも
のである。導電材料６は、ビア５に接触し、バンプ電極
用のパッドを形成する導電性の材料である。
【００２８】バンプ電極７は、導電材料６で形成したパ
ッド上に形成した電極である。図２の（ｂ）は、複数の
ビア５およびバンプ電極７の断面図を示す。図示のよう
に、基板１のスルーホールランドに形成したビア５を介
して絶縁材料４によって形成した面上のパッド（導電材
料６で形成したパッド）とを接続するように構成してい
るため、バンプ電極７のみを絶縁材料６の面上に集め、
高密度にバンプ電極７を形成することが可能となる。
ッド上に形成した電極である。図２の（ｂ）は、複数の
ビア５およびバンプ電極７の断面図を示す。図示のよう
に、基板１のスルーホールランドに形成したビア５を介
して絶縁材料４によって形成した面上のパッド（導電材
料６で形成したパッド）とを接続するように構成してい
るため、バンプ電極７のみを絶縁材料６の面上に集め、
高密度にバンプ電極７を形成することが可能となる。
【００２９】次に、図３のフローチャートに示す順序に
従い、図４を参照して詳細に説明する。図３において、
Ｓ２１は、パッド部周辺を絶縁材料で被う。これは、図
４に示すように、導電材料６によって形成したパッド
（バンプ電極７を形成するパッド）の周辺部を絶縁材料
８で被う。
従い、図４を参照して詳細に説明する。図３において、
Ｓ２１は、パッド部周辺を絶縁材料で被う。これは、図
４に示すように、導電材料６によって形成したパッド
（バンプ電極７を形成するパッド）の周辺部を絶縁材料
８で被う。
【００３０】Ｓ２２は、半田バンプ材で印刷する。Ｓ２
３は、リフローを行う。以上によって、パッドの周辺が
絶縁材料８で被われているため、Ｓ２２およびＳ２３に
よって半田バンプ電極７を形成したときに当該絶縁材料
８で被ったパッドの剥離し易い周辺が半田付けされず、
ビア５に強く接着されている中央の部分のみが半田バン
プ電極７に半田づけされているため、半田バンプ電極７
が剥がれることがなく、信頼性が向上させることが可能
となった。
３は、リフローを行う。以上によって、パッドの周辺が
絶縁材料８で被われているため、Ｓ２２およびＳ２３に
よって半田バンプ電極７を形成したときに当該絶縁材料
８で被ったパッドの剥離し易い周辺が半田付けされず、
ビア５に強く接着されている中央の部分のみが半田バン
プ電極７に半田づけされているため、半田バンプ電極７
が剥がれることがなく、信頼性が向上させることが可能
となった。
【００３１】図４は、本発明の他の実施例構成図を示
す。図４において、絶縁材料８は、導電材料６からなる
パッド（バンプ電極用のパッド）の周辺を被って半田バ
ンプ電極７をリフローによって形成したときにパッドの
中央のみ半田付けして接着し、パッドの周辺の弱い部分
が剥がれる問題を解決したものである。
す。図４において、絶縁材料８は、導電材料６からなる
パッド（バンプ電極用のパッド）の周辺を被って半田バ
ンプ電極７をリフローによって形成したときにパッドの
中央のみ半田付けして接着し、パッドの周辺の弱い部分
が剥がれる問題を解決したものである。
【００３２】次に、図５のフローチャートに示す順序に
従い、図６の余白部に素子を形成する場合の手順を詳細
に説明する。これは、図１のＡ、Ｂ、Ｃのいずれかの箇
所で行う。
従い、図６の余白部に素子を形成する場合の手順を詳細
に説明する。これは、図１のＡ、Ｂ、Ｃのいずれかの箇
所で行う。
【００３３】図５において、Ｓ３１は、余白部に導体パ
ターンを印刷する。これは、図６に示すように、コンデ
ンサやインダクタンスなどを形成するために、バンプ電
極７の無い余白部あるいはバンプ電極７の無い面にコン
デンサやインダクタンスを形成するための導体パターン
を印刷する。
ターンを印刷する。これは、図６に示すように、コンデ
ンサやインダクタンスなどを形成するために、バンプ電
極７の無い余白部あるいはバンプ電極７の無い面にコン
デンサやインダクタンスを形成するための導体パターン
を印刷する。
【００３４】Ｓ３２は、焼成する。これにより、Ｓ３１
で印刷した導体パターンが基板１上に密着してコンデン
サやインダクタンスを形成できたこととなる。Ｓ３３
は、抵抗パターンを印刷する。
で印刷した導体パターンが基板１上に密着してコンデン
サやインダクタンスを形成できたこととなる。Ｓ３３
は、抵抗パターンを印刷する。
【００３５】Ｓ３４は、焼成する。これらＳ３３および
Ｓ３４は、例えば図７に示すように、同様に抵抗パター
ンを印刷して焼成し、薄膜抵抗を形成する。以上によっ
て、本発明ではスルーホールランド上に設けたビア５に
よって接続してバンプ電極７を基板１から離れた面上に
形成できたので、当該バンプ電極７のある面あるいは他
の面の余白部分に導体パターンや抵抗パターンを印刷し
てコンデンサ、インダクタンス、抵抗を高密度で形成す
ることが可能となった。
Ｓ３４は、例えば図７に示すように、同様に抵抗パター
ンを印刷して焼成し、薄膜抵抗を形成する。以上によっ
て、本発明ではスルーホールランド上に設けたビア５に
よって接続してバンプ電極７を基板１から離れた面上に
形成できたので、当該バンプ電極７のある面あるいは他
の面の余白部分に導体パターンや抵抗パターンを印刷し
てコンデンサ、インダクタンス、抵抗を高密度で形成す
ることが可能となった。
【００３６】図６は、本発明の他の実施例構成図を示
す。これは、基板１上に複数の層、ここでは、第１層、
第２層、第３層を設け、それぞれの層に薄膜で形成した
コンデンサ、インダクタンス、抵抗を形成したり、最外
の層について後述する図９のようにベアチップ１１、チ
ップ部品１４、モールド部品１５などを配置するように
したものである。
す。これは、基板１上に複数の層、ここでは、第１層、
第２層、第３層を設け、それぞれの層に薄膜で形成した
コンデンサ、インダクタンス、抵抗を形成したり、最外
の層について後述する図９のようにベアチップ１１、チ
ップ部品１４、モールド部品１５などを配置するように
したものである。
【００３７】図７は、本発明の部品作成例を示す。これ
は、バンプ電極７の面上に薄膜でコンデンサ、インダク
タンス、および抵抗を設けた例である。同様に他の面
（図６の第１層、第２層、第３層などの面）に作成して
もよい。
は、バンプ電極７の面上に薄膜でコンデンサ、インダク
タンス、および抵抗を設けた例である。同様に他の面
（図６の第１層、第２層、第３層などの面）に作成して
もよい。
【００３８】次に、図８のフローチャートに示す順序に
従い、図９のバンプ面と反対側にベアチップ、チップ部
品、モールド部品を形成する場合の手順を詳細に説明す
る。これは、図１のＣのときに行う。
従い、図９のバンプ面と反対側にベアチップ、チップ部
品、モールド部品を形成する場合の手順を詳細に説明す
る。これは、図１のＣのときに行う。
【００３９】図８の（ａ）のフローチャートに示す順序
に従い、図９の（ａ）のバンプ面と反対側にベアチップ
をキャップ封止する場合の手順を詳細に説明する。図８
の（ａ）において、Ｓ４１は、ベアチップを搭載する。
これは、図９の（ａ）に示すように、ベアチップ１１を
基板１の上に搭載する。
に従い、図９の（ａ）のバンプ面と反対側にベアチップ
をキャップ封止する場合の手順を詳細に説明する。図８
の（ａ）において、Ｓ４１は、ベアチップを搭載する。
これは、図９の（ａ）に示すように、ベアチップ１１を
基板１の上に搭載する。
【００４０】Ｓ４２は、ワイヤーボンディングする。こ
れにより、ベアチップ１１が基板１上の配線パターンに
電気的に接続されたこととなる。Ｓ４３は、キャップ封
止する。これは、図９の（ａ）に示すように、ベアチッ
プの上にキャップを被せて封止する。
れにより、ベアチップ１１が基板１上の配線パターンに
電気的に接続されたこととなる。Ｓ４３は、キャップ封
止する。これは、図９の（ａ）に示すように、ベアチッ
プの上にキャップを被せて封止する。
【００４１】以上によって、図９の（ａ）に示すよう
に、バンプ電極７と反対の面上にベアチップ１１を実装
してワイヤーボンディングによって接続し、その上から
キャップを被せて封止する。これにより、バンプ電極７
のある面と反対の面にベアチップ１１を実装すると共
に、併せていずれかの面にコンデンサ、インダクタン
ス、抵抗を必要に応じて薄膜で形成することにより、高
密度に基板上にバンプ電極７、ベアチップ１１、薄膜の
コンデンサ、インダクタンス、抵抗を実装することが可
能となる。
に、バンプ電極７と反対の面上にベアチップ１１を実装
してワイヤーボンディングによって接続し、その上から
キャップを被せて封止する。これにより、バンプ電極７
のある面と反対の面にベアチップ１１を実装すると共
に、併せていずれかの面にコンデンサ、インダクタン
ス、抵抗を必要に応じて薄膜で形成することにより、高
密度に基板上にバンプ電極７、ベアチップ１１、薄膜の
コンデンサ、インダクタンス、抵抗を実装することが可
能となる。
【００４２】図８の（ｂ）のフローチャートに示す順序
に従い、図９の（ｂ）のバンプ面と反対側にベアチップ
を樹脂封止する場合の手順を詳細に説明する。図８の
（ｂ）において、Ｓ５１は、ベアチップを搭載する。こ
れは、図９の（ｂ）に示すように、ベアチップ１１を基
板１の上に搭載する。
に従い、図９の（ｂ）のバンプ面と反対側にベアチップ
を樹脂封止する場合の手順を詳細に説明する。図８の
（ｂ）において、Ｓ５１は、ベアチップを搭載する。こ
れは、図９の（ｂ）に示すように、ベアチップ１１を基
板１の上に搭載する。
【００４３】Ｓ５２は、ワイヤーボンディングする。こ
れにより、ベアチップ１１が基板１上の配線パターンに
電気的に接続されたこととなる。Ｓ５３は、樹脂封止す
る。これは、図９の（ｂ）に示すように、ベアチップ１
１を樹脂で封止する。
れにより、ベアチップ１１が基板１上の配線パターンに
電気的に接続されたこととなる。Ｓ５３は、樹脂封止す
る。これは、図９の（ｂ）に示すように、ベアチップ１
１を樹脂で封止する。
【００４４】以上によって、図９の（ｂ）に示すよう
に、バンプ電極７と反対の面上にベアチップ１１を実装
してワイヤーボンディングによって接続し、その上から
樹脂で封止する。これにより、バンプ電極７のある面と
反対の面にベアチップ１１を実装すると共に、併せてい
ずれかの面にコンデンサ、インダクタンス、抵抗を必要
に応じて薄膜で形成することにより、高密度に基板上に
バンプ電極、ペアチップ１１、薄膜のコンデンサ、イン
ダクタンス、抵抗を実装することが可能となる。
に、バンプ電極７と反対の面上にベアチップ１１を実装
してワイヤーボンディングによって接続し、その上から
樹脂で封止する。これにより、バンプ電極７のある面と
反対の面にベアチップ１１を実装すると共に、併せてい
ずれかの面にコンデンサ、インダクタンス、抵抗を必要
に応じて薄膜で形成することにより、高密度に基板上に
バンプ電極、ペアチップ１１、薄膜のコンデンサ、イン
ダクタンス、抵抗を実装することが可能となる。
【００４５】図８の（ｃ）のフローチャートに示す順序
に従い、図９の（ｃ）のバンプ面と反対側にチップ部品
を実装する場合の手順を詳細に説明する。図８の（ｃ）
において、Ｓ６１は、半田ペーストで印刷する。
に従い、図９の（ｃ）のバンプ面と反対側にチップ部品
を実装する場合の手順を詳細に説明する。図８の（ｃ）
において、Ｓ６１は、半田ペーストで印刷する。
【００４６】Ｓ６２は、チップ部品の実装を行う。Ｓ６
３は、リフローする。以上によって、図９の（ｃ）に示
すように、基板１の所定の配線パターンにチップ部品１
４およびモールド部品１５を実装して半田付けによって
接続する。これにより、バンプ電極７のある面と反対の
面にチップ部品１４やモールド部品１５などを実装する
と共に、併せていずれかの面にコンデンサ、インダクタ
ンス、抵抗を必要に応じて薄膜で形成することにより、
高密度に基板上にバンプ電極７、チップ部品１４、モー
ルド部品１５、薄膜のコンデンサ、インダクタンス、抵
抗などを実装することが可能となる。
３は、リフローする。以上によって、図９の（ｃ）に示
すように、基板１の所定の配線パターンにチップ部品１
４およびモールド部品１５を実装して半田付けによって
接続する。これにより、バンプ電極７のある面と反対の
面にチップ部品１４やモールド部品１５などを実装する
と共に、併せていずれかの面にコンデンサ、インダクタ
ンス、抵抗を必要に応じて薄膜で形成することにより、
高密度に基板上にバンプ電極７、チップ部品１４、モー
ルド部品１５、薄膜のコンデンサ、インダクタンス、抵
抗などを実装することが可能となる。
【００４７】図９は、本発明の部品例を示す。図９の
（ａ）は、ベアチップをキャップ封止した部品例を示
す。図９の（ａ）において、ベアチップ１１は、裸のＩ
Ｃなどの部品であって、封止する必要のあるものであ
る。
（ａ）は、ベアチップをキャップ封止した部品例を示
す。図９の（ａ）において、ベアチップ１１は、裸のＩ
Ｃなどの部品であって、封止する必要のあるものであ
る。
【００４８】キャップ１２は、ベアチップ１１を封止す
るためのキャップである。ここでは、図８の（ａ）で既
述したように、ベアチップ１１を基板１上に実装してワ
イヤーボンディングで基板１上の配線と接続した後、キ
ャップ１２を被せて封止する。
るためのキャップである。ここでは、図８の（ａ）で既
述したように、ベアチップ１１を基板１上に実装してワ
イヤーボンディングで基板１上の配線と接続した後、キ
ャップ１２を被せて封止する。
【００４９】図９の（ｂ）は、ベアチップを樹脂封止し
た部品例を示す。図９の（ｂ）において、ベアチップ１
１は、裸のＩＣなどの部品であって、封止する必要のあ
るものである。
た部品例を示す。図９の（ｂ）において、ベアチップ１
１は、裸のＩＣなどの部品であって、封止する必要のあ
るものである。
【００５０】樹脂１３は、ベアチップ１１を封止するた
めの樹脂である。ここでは、図８の（ｂ）で既述したよ
うに、ベアチップ１１を基板１上に実装してワイヤーボ
ンディングで基板１上の配線と接続した後、樹脂１３に
よって封止する。
めの樹脂である。ここでは、図８の（ｂ）で既述したよ
うに、ベアチップ１１を基板１上に実装してワイヤーボ
ンディングで基板１上の配線と接続した後、樹脂１３に
よって封止する。
【００５１】図９の（ｃ）は、チップ部品およびモール
ド部品を実装した例を示す。図９の（ｃ）において、チ
ップ部品１４は、基板１上に実装する小型の部品であ
る。
ド部品を実装した例を示す。図９の（ｃ）において、チ
ップ部品１４は、基板１上に実装する小型の部品であ
る。
【００５２】モールド部品１５は、基板１上に実装する
小型のモールド部品である。ここでは、図８の（ｃ）で
既述したように、チップ部品１４やモールド部品１５を
基板１上に実装してリフローによる半田付けによって基
板１上の配線と接続する。
小型のモールド部品である。ここでは、図８の（ｃ）で
既述したように、チップ部品１４やモールド部品１５を
基板１上に実装してリフローによる半田付けによって基
板１上の配線と接続する。
【００５３】図９の（ｄ）は、ベアチップを樹脂封止お
よびチップ部品とモールド部品を実装した例を示す。こ
れは、図８の（ｂ）と（ｃ）の両者を実装した例であ
る。
よびチップ部品とモールド部品を実装した例を示す。こ
れは、図８の（ｂ）と（ｃ）の両者を実装した例であ
る。
【００５４】
【発明の効果】以上説明したように、本発明によれば、
基板１のスルーホールランドにビア５を接触させて別の
絶縁層上にバンプ電極７を形成する構成を採用している
ため、バンプ電極７の高密度化を図ることができる。ま
た、パッドの周辺を絶縁材料８で被ってパッドの縁の剥
離の防止を図って接続の信頼性を向上させることが可能
となる。更に、コンデンサ、インダクタンス、ベアチッ
プ１１、チップ部品１４、モールド部品１５などを基板
１上に高密度に実装することが可能となる。
基板１のスルーホールランドにビア５を接触させて別の
絶縁層上にバンプ電極７を形成する構成を採用している
ため、バンプ電極７の高密度化を図ることができる。ま
た、パッドの周辺を絶縁材料８で被ってパッドの縁の剥
離の防止を図って接続の信頼性を向上させることが可能
となる。更に、コンデンサ、インダクタンス、ベアチッ
プ１１、チップ部品１４、モールド部品１５などを基板
１上に高密度に実装することが可能となる。
【図１】本発明のバンプ電極形成フローチャートであ
る。
る。
【図２】本発明の１実施例構成図である。
【図３】本発明のバンプ電極形成フローチャートであ
る。
る。
【図４】本発明の他の実施例構成図である。
【図５】本発明の部品作成フローチャート（その１）で
ある。
ある。
【図６】本発明の他の実施例構成図である。
【図７】本発明の部品作成例である。
【図８】本発明の部品作成フローチャート（その２）で
ある。
ある。
【図９】本発明の部品例である。
【図１０】従来技術の説明図である。
１：基板 ２：スルーホール ３：導電材料 ４：絶縁材料 ５：ビア ６：導電材料 ７：バンプ電極 １１：ベアチップ １２：キャップ １３：樹脂 １４：チップ部品 １５：モールド部品
フロントページの続き (72)発明者 佐々木 高志 東京都港区新橋５丁目36番11号 いわき 電子株式会社内
Claims (7)
- 【請求項１】基板のスルーホールの内部の導電部とスル
ーホール開口部の基板表面のスルーホールランドとで形
成されるスルーホール導電部と、 上記スルーホールランドに一端を接触させるビアと、 このビアの周りを絶縁材料で充填し、かつこのビアの他
端に接触させて真上に導電材料で形成したパッドと、 このパッドの上に当該パットとほぼ同じ大きさで導電材
料により凸状に形成した電極とからなるバンプ電極。 - 【請求項２】上記パッドの周辺部を絶縁材料で被った
後、当該パッドの上に導電材料で凸状の電極を形成した
ことを特徴とする請求項１記載のバンプ電極。 - 【請求項３】上記請求項１あるいは請求項２によって基
板上の上記ビアの接した面あるいは上記電極の面の余白
部分に導電パターンを印刷して素子を形成したバンプ電
極を持った部品。 - 【請求項４】上記請求項１あるいは請求項２によって基
板上の上記ビアの接した面と反対側の面にベアチップを
実装して上記スルーホール導電部に電気的に接続した後
にキャップ封止したバンプ電極を持った部品。 - 【請求項５】上記請求項１あるいは請求項２によって基
板上の上記ビアの接した面と反対側の面にベアチップを
実装して上記スルーホール導電部に電気的に接続した後
に樹脂封止したバンプ電極を持った部品。 - 【請求項６】上記請求項１あるいは請求項２によって基
板上の上記ビアの接した面と反対側の面にチップ部品あ
るいはモールド部品を上記スルーホール導電部に電気的
に接続したバンプ電極を持った部品。 - 【請求項７】上記請求項１あるいは請求項２によって基
板上の上記ビアの接した面と反対側の面にベアチップを
実装して上記スルーホール導電部に電気的に接続した後
に樹脂封止、およびチップ部品あるいはモールド部品を
上記スルーホール導電部に電気的に接続したバンプ電極
を持った部品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19000095A JP3002857B2 (ja) | 1995-07-26 | 1995-07-26 | バンプ電極およびバンプ電極を持った部品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19000095A JP3002857B2 (ja) | 1995-07-26 | 1995-07-26 | バンプ電極およびバンプ電極を持った部品 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0945732A JPH0945732A (ja) | 1997-02-14 |
| JP3002857B2 true JP3002857B2 (ja) | 2000-01-24 |
Family
ID=16250721
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19000095A Expired - Fee Related JP3002857B2 (ja) | 1995-07-26 | 1995-07-26 | バンプ電極およびバンプ電極を持った部品 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3002857B2 (ja) |
-
1995
- 1995-07-26 JP JP19000095A patent/JP3002857B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0945732A (ja) | 1997-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2755252B2 (ja) | 半導体装置用パッケージ及び半導体装置 | |
| JPS62216259A (ja) | 混成集積回路の製造方法および構造 | |
| JP3060896B2 (ja) | バンプ電極の構造 | |
| JPH06120670A (ja) | 多層配線基板 | |
| US5093282A (en) | Method of making a semiconductor device having lead pins and a metal shell | |
| US6948242B2 (en) | Process for producing a contact-making device | |
| JP3002857B2 (ja) | バンプ電極およびバンプ電極を持った部品 | |
| JP2756094B2 (ja) | バンプ電極およびバンプ電極を持った部品 | |
| JPH0210571B2 (ja) | ||
| JP2002164658A (ja) | モジュール基板 | |
| JP2552582Y2 (ja) | ハイブリッドｉｃ用集合基板 | |
| JPH0661609A (ja) | 回路基板 | |
| JPH07297320A (ja) | Ｂｇａ型半導体装置 | |
| EP1443809A2 (en) | Electronic circuit unit and method for manufacturing the same | |
| JPS63283051A (ja) | 混成集積回路装置用基板 | |
| JP2541494B2 (ja) | 半導体装置 | |
| JPH0458189B2 (ja) | ||
| JP2842013B2 (ja) | 混成集積回路装置 | |
| JPH07106503A (ja) | 半導体装置用パッケージおよび半導体装置 | |
| JP2599290Y2 (ja) | ハイブリッドｉｃ | |
| JPS617658A (ja) | ハイブリツドｉｃの接続変更方法 | |
| JPH0536872A (ja) | 混成集積回路 | |
| JPH01175294A (ja) | 回路基板 | |
| JPS63137460A (ja) | 半導体チツプ搭載用プリント配線板 | |
| JPS59106192A (ja) | 厚膜多層基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091119 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |