KR101326664B1 - 엘이디 패키지용 기판 제조 방법 - Google Patents
엘이디 패키지용 기판 제조 방법 Download PDFInfo
- Publication number
- KR101326664B1 KR101326664B1 KR1020110130435A KR20110130435A KR101326664B1 KR 101326664 B1 KR101326664 B1 KR 101326664B1 KR 1020110130435 A KR1020110130435 A KR 1020110130435A KR 20110130435 A KR20110130435 A KR 20110130435A KR 101326664 B1 KR101326664 B1 KR 101326664B1
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- lower substrate
- adhesive layer
- upper substrate
- led package
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 286
- 238000000034 method Methods 0.000 title claims abstract description 37
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 35
- 239000012790 adhesive layer Substances 0.000 claims abstract description 40
- 239000010410 layer Substances 0.000 claims abstract description 39
- 238000005245 sintering Methods 0.000 claims abstract description 15
- 239000000463 material Substances 0.000 claims description 39
- 238000005520 cutting process Methods 0.000 claims description 29
- 239000000919 ceramic Substances 0.000 claims description 25
- 229910010413 TiO 2 Inorganic materials 0.000 claims description 12
- 239000000843 powder Substances 0.000 claims description 12
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 9
- 239000000853 adhesive Substances 0.000 claims description 7
- 230000001070 adhesive effect Effects 0.000 claims description 7
- 239000002313 adhesive film Substances 0.000 claims description 7
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims description 7
- 239000011521 glass Substances 0.000 claims description 7
- 238000002310 reflectometry Methods 0.000 claims description 6
- 239000000203 mixture Substances 0.000 claims 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 12
- 239000004020 conductor Substances 0.000 description 10
- 239000010931 gold Substances 0.000 description 8
- 238000007747 plating Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- LTPBRCUWZOMYOC-UHFFFAOYSA-N Beryllium oxide Chemical compound O=[Be] LTPBRCUWZOMYOC-UHFFFAOYSA-N 0.000 description 2
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 2
- 238000005553 drilling Methods 0.000 description 2
- 238000010304 firing Methods 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 238000004080 punching Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- DJOYTAUERRJRAT-UHFFFAOYSA-N 2-(n-methyl-4-nitroanilino)acetonitrile Chemical compound N#CCN(C)C1=CC=C([N+]([O-])=O)C=C1 DJOYTAUERRJRAT-UHFFFAOYSA-N 0.000 description 1
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 229910052878 cordierite Inorganic materials 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- JSKIRARMQDRGJZ-UHFFFAOYSA-N dimagnesium dioxido-bis[(1-oxido-3-oxo-2,4,6,8,9-pentaoxa-1,3-disila-5,7-dialuminabicyclo[3.3.1]nonan-7-yl)oxy]silane Chemical compound [Mg++].[Mg++].[O-][Si]([O-])(O[Al]1O[Al]2O[Si](=O)O[Si]([O-])(O1)O2)O[Al]1O[Al]2O[Si](=O)O[Si]([O-])(O1)O2 JSKIRARMQDRGJZ-UHFFFAOYSA-N 0.000 description 1
- KZHJGOXRZJKJNY-UHFFFAOYSA-N dioxosilane;oxo(oxoalumanyloxy)alumane Chemical compound O=[Si]=O.O=[Si]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O KZHJGOXRZJKJNY-UHFFFAOYSA-N 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 229910052839 forsterite Inorganic materials 0.000 description 1
- 239000005350 fused silica glass Substances 0.000 description 1
- 229910002804 graphite Inorganic materials 0.000 description 1
- 239000010439 graphite Substances 0.000 description 1
- HCWCAKKEBCNQJP-UHFFFAOYSA-N magnesium orthosilicate Chemical compound [Mg+2].[Mg+2].[O-][Si]([O-])([O-])[O-] HCWCAKKEBCNQJP-UHFFFAOYSA-N 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 229910052863 mullite Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
- H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48237—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a die pad of the item
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Led Device Packages (AREA)
Abstract
본 발명은 엘이디 패키지용 기판 제조 방법에 관한 것으로, 보다 상세하게는 광량의 방출이 우수하고 긴 수명이 보장되는 엘이디 패키지를 용이하게 제조할 수 있는 엘이디 패키지용 기판 제조 방법에 관한 것이다. 이를 위해, 본 발명에 따른 엘이디 패키지용 기판 제조 방법은, 하부 기판을 준비하는 단계; 하부 기판에 Ag 전극을 형성하는 단계; 상면 전극이 형성되는 부분을 제외한 하부 기판의 상면에 반사층을 형성하는 단계; 하부 기판의 반사층 상에 접착층을 형성하는 단계; 캐비티를 구비하고 소결이 완료된 상부 기판을 준비하는 단계; 하부 기판의 접착층 상에 상부 기판을 부착하는 단계; 및 상부 기판이 부착된 하부 기판을 단위 소자 영역으로 분리하는 단계를 포함한다.
Description
본 발명은 엘이디 패키지용 기판 제조 방법에 관한 것으로, 보다 상세하게는 광량의 방출이 우수하고 긴 수명이 보장되는 엘이디 패키지를 용이하게 제조할 수 있는 엘이디 패키지용 기판 제조 방법에 관한 것이다.
발광다이오드(Light Emitting Diode, 이하, 엘이디라고 함)는 GaAs, AlGaAs, GaN, InGaN 및 AlGaInP 등의 화합물 반도체(compound semiconductor) 재료의 변경을 통해 발광원을 구성함으로써 다양한 색을 구현할 수 있는 반도체 소자를 말한다. 현재, 이와 같은 반도체 소자가 전자부품에 패키지형태로 많이 채택되고 있다.
도 1은 세라믹 기판으로 형성된 일반적인 엘이디 패키지의 단면도이다. 도 1을 참조하면, 엘이디 패키지 구조는 두 개의 세라믹 기판인 상부 세라믹 기판과 하부 세라믹 기판으로 구성된다. 하부 세라믹 기판(10)에는 상호 이격된 전극(14, 16)이 설치된다. 하부 세라믹 기판(10)은 상면에 발광 소자인 엘이디 소자(18)의 실장영역을 갖는다. 어느 한 전극(16) 상에 설치된 엘이디 소자(18)는 각각의 전극(14, 16)에 대하여 와이어(20) 본딩 처리된다. 전극(14, 16)은 해당 세라믹 기판(10)의 하면까지 연장된다. 상부 세라믹 기판(12)은 엘이디 소자(18)의 실장영역을 둘러싸도록 소정의 캐비티가 형성되어 있다.
이러한 엘이디 패키지를 제조하기 위한 기판의 특성으로 고려되어야 할 사항으로서, 상부 기판의 경우 패키지로부터 많은 광량이 추출될 수 있도록 엘이디로부터 방출되는 빛에 대한 반사도가 높은 것이 유리하다. 또한, 하부 기판의 경우 패키지의 긴 수명을 보장하기 위해서 열저항이 낮고 패키지 제조 공정에서 단일 패키지로 분리시키도록 기판을 절단함에 있어서 기판이 깨지거나 금이 가는 등의 문제를 해소하기 위해 충격에 강한 강도를 가질 것이 요구된다.
한국공개특허 제2008-0113852호 등은 엘이디 패키지를 제조함에 있어서, 상부 기판과 하부 기판을 구성하는 소재를 각각 특정하지 아니하고 단지 상부 기판과 하부 기판이 고온 동시소성 세라믹(HTCC), 저온 동시소성 세라믹(LTCC) 또는 기타 소재로 구성될 수 있다는 정도만을 개시하고 있다. 그러나 빛에 대한 반사도가 높지만 강도가 낮고 열저항이 높은 LTCC와, 빛에 대한 반사도는 낮으나 강도가 높고 열저항이 낮은 HTCC의 특성을 전혀 고려하지 아니하고 상부 기판과 하부 기판을 구성하여 엘이디 패키지를 제조하는 경우, 높은 광량의 방출과 긴 수명이 보장되는 엘이디 패키지를 제조할 수 없다는 문제가 있다.
본 발명의 목적은 광에 대한 반사율이 높은 소재로 상부 기판을 구성함으로써 전체적으로 엘이디 패키지로부터 방출되는 광량을 높일 수 있고, 열저항이 낮아 열방출 효과를 높일 수 있는 소재로 하부 기판을 구성함으로써 엘이디 패키지에 탑재되는 엘이디 소자의 긴 수명을 보장할 수 있도록 하는 엘이디 패키지용 기판의 제조 방법을 제공하는 것을 목적으로 한다.
또한, 소결이 완료된 상부 기판과 하부 기판을 결합하고 절단 공정으로 통해 다수개의 단품의 엘이디 패키지로 분리시키도록 함으로써, 그 제조 과정이 단순하고 신속한 엘이디 패키지용 기판의 제조 방법을 제공하는 것을 목적으로 한다.
상기한 목적을 달성하기 위한 본 발명에 따른 엘이디 패키지용 기판 제조 방법은, 하부 기판을 준비하는 단계; 상기 하부 기판에 Ag 전극을 형성하는 단계; 상면 전극이 형성되는 부분을 제외한 하부 기판의 상면에 반사층을 형성하는 단계; 상기 하부 기판의 반사층 상에 접착층을 형성하는 단계; 캐비티를 구비하고 소결이 완료된 상부 기판을 준비하는 단계; 상기 하부 기판의 접착층 상에 상기 상부 기판을 부착하는 단계; 및 상기 상부 기판이 부착된 하부 기판을 단위 소자 영역으로 분리하는 단계를 포함하는 것을 특징으로 한다.
이 때, 상기 하부 기판의 접착층 상에 상부 기판을 부착하는 단계는, 상기 반사층 및 접착층이 형성된 하부 기판과 상부 기판에 스루 홀(through hole)을 형성하고, 상기 스루 홀을 기준으로 상기 하부 기판과 상기 상부 기판을 위치시킨 후 부착하는 단계를 포함할 수 있다.
이 때, 상기 상부 기판이 부착된 하부 기판을 단위 소자 영역으로 분리하는 단계는, 상기 상부 기판과 상기 하부 기판이 부착된 일체로써 절단하여 상기 단위 소자 영역으로 분리하는 단계를 포함할 수 있다.
이 때, 상기 하부 기판은 알루미나(Alumina) 또는 질화알루미늄(aluminum nitride) 소재의 기판일 수 있다.
또한, 상기한 목적을 달성하기 위한 본 발명에 따른 엘이디 패키지 제조 방법은, 하부 기판을 준비하는 단계; 상기 하부 기판에 Ag 전극을 형성하는 단계; 상면 전극이 형성되는 부분을 제외한 하부 기판의 상면에 반사층을 형성하는 단계; 상기 하부 기판의 반사층 상에 접착층을 형성하는 단계; 상기 반사층과 접착층이 형성된 하부 기판에 단위 소자 영역 별로 발광 소자를 실장하고 와이어를 본딩하는 단계; 캐비티를 구비하고 소결이 완료된 상부 기판을 준비하는 단계; 상기 하부 기판의 접착층 상에 상기 상부 기판을 부착하는 단계; 및 상기 상부 기판이 부착된 하부 기판을 엘이디 패키지인 단위 소자로 분리하는 단계를 포함하는 것을 특징으로 한다.
이 때, 상기 하부 기판의 접착층 상에 상부 기판을 부착하는 단계는, 상기 반사층 및 접착층이 형성된 하부 기판과 상부 기판에 스루 홀을 형성하고, 상기 스루 홀을 기준으로 상기 하부 기판과 상기 상부 기판을 위치시킨 후 부착하는 단계를 포함할 수 있다.
이 때, 상기 상부 기판이 부착된 하부 기판을 엘이디 패키지인 단위 소자로 분리하는 단계는, 상기 상부 기판과 상기 하부 기판이 부착된 일체로써 절단하여 상기 단위 소자로 분리하는 단계를 포함할 수 있다.
이 때, 상기 하부 기판은 알루미나 또는 질화알루미늄 소재의 기판일 수 있다.
본 발명에 따르면, 열저항이 낮은 알루미나 기판을 엘이디 패키지를 구성하는 하부 기판으로 사용함으로써, 높은 열방출 효과에 의해 긴 수명이 보장되는 엘이디 패키지를 제조할 수 있다.
또한, 본 발명에 따르면, 세라믹 분말과, TiO2, ZrO2, 및 ZnO 중 하나 이상의 물질을 혼합한 고반사 물질로 반사층과 상부 기판을 구성함으로써, 광량의 방출이 우수한 엘이디 패키지를 제조할 수 있다.
도 1은 세라믹 기판으로 형성된 일반적인 엘이디 패키지의 단면도이다.
도 2 내지 도 13은 본 발명에 따른 엘이디 패키지용 기판 제조 과정을 설명하기 위한 도면이다.
도 14 내지 도 16은, 본 발명의 실시예에 따른 엘이디 패키지용 기판 제조 방법을 설명하기 위한 흐름도이다.
도 17은, 본 발명의 실시예에 따른 엘이디 패키지 제조 방법을 설명하기 위한 흐름도이다.
도 2 내지 도 13은 본 발명에 따른 엘이디 패키지용 기판 제조 과정을 설명하기 위한 도면이다.
도 14 내지 도 16은, 본 발명의 실시예에 따른 엘이디 패키지용 기판 제조 방법을 설명하기 위한 흐름도이다.
도 17은, 본 발명의 실시예에 따른 엘이디 패키지 제조 방법을 설명하기 위한 흐름도이다.
본 발명을 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다. 여기서, 반복되는 설명, 본 발명의 요지를 불필요하게 흐릴 수 있는 공지 기능, 및 구성에 대한 상세한 설명은 생략한다. 본 발명의 실시형태는 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.
도 2 내지 도 13은 본 발명에 따른 엘이디 패키지용 기판 제조 과정을 설명하기 위한 도면이다.
도 2를 참조하면, 먼저 엘이디 패키지의 하부 기판(100)이 준비된다. 엘이디 패키지의 하부 기판(100)은 발광소자를 고밀도로 실장할 수 있는 것이면 어느 것이나 가능하다. 하부 기판(100)의 재질로는 예를 들어, 알루미나(alumina), 수정(quartz), 칼슘지르코네이트(calcium zirconate), 감람석(forsterite), SiC, 흑연, 용융실리카(fusedsilica), 뮬라이트(mullite), 근청석(cordierite), 지르코니아(zirconia), 베릴리아(beryllia), 및 질화알루미늄(aluminum nitride), LTCC(low temperature co-fired ceramic), HTCC(High temperature co-fired ceramic), 플라스틱, 금속, 바리스터 등을 들 수 있다. 본 발명의 실시예에서 하부 기판(100)은 레이저 가공된 알루미나(Alumina) 또는 질화알루미늄(aluminum nitride) 소재의 기판이 사용된다. 여기서, 하부 기판(100)의 소재로서 알루미나(Alumina) 또는 질화알루미늄(aluminum nitride)을 사용하는 이유는 열저항이 낮아 열방출 효과를 높일 수 있어 엘이디 소자의 긴 수명을 보장할 수 있기 때문이다. 상기 하부 기판(100)에는 단위 소자 영역별로 서로 이격된 2개의 비아 홀(110)이 상하 방향으로 천공된다. 비아 홀(110)은 하부 기판의 상부에 배치되는 발광 소자(엘이디 소자)가 하부 기판의 하부의 전원 공급 장치와 연결될 시에, 상부와 하부를 전기적으로 연결하기 위하여 도전성 물질이 충전되는 홀을 의미한다. 비아 홀(110)은 형성된 전극 패턴에 따라서, 전극 중 하부의 전기적인 구성과 전기적으로 연결될 필요가 있는 전극 패턴의 위치에 형성될 수 있을 것이다. 비아 홀(100)을 형성하기 위해서는, 레이저 드릴을 사용하여 형성될 수 있으나, 이에 제한되지는 않을 것이다. 하부 기판(100)에 상부 기판을 부착하여 최종적인 절단 공정을 거치게 되면 다수개의 단품의 엘이디 패키지로 분리되는데, 그 분리된 단품의 엘이디 패키지를 단위 소자라고 하고, 각각의 단위 소자가 차지하는 영역을 단위 소자 영역이라고 한다. 따라서, 하부 기판(100)에는 다수개의 단위 소자 영역이 존재하는 것으로 이해하면 된다.
이후, 도 3에서와 같이 비아 홀(110)의 내부에 도전성 물질(130; 예컨대, Ag)을 충전시키고 나서, 하부 기판(100)과 도전성 물질(130)간의 결합을 위해 대략 810도 정도의 온도에서 소성시킨다. 여기서, 하부 기판(100)의 소결 전에 도전성 물질(130)을 비아 홀(110)의 내부에 충전시키고 나서 하부 기판(100)의 소결 과정을 거친 후에 약 800도 이상에서 고온 소성 과정을 거칠 수 있다.
그리고, 도 4에서와 같이 상면 전극 및 하면 전극을 형성하는 과정을 수행한다. 하부 기판(100)의 상면 및 저면에 Ag 페이스트를 인쇄한다. 이는 상면 및 저면에 대하여 동시에 Ag 페이스트를 인쇄할 수도 있고, 어느 한 면에 대한 Ag 페이스트 인쇄를 행한 후에 하부 기판(100)을 뒤집은 후에 Ag 페이스트 인쇄를 행하여도 된다. 여기서, Ag 페이스트의 인쇄는 하부 기판(100)의 일면의 모든 부위에 행하는 것이 아니라 일부분에 대해서만 행한다. 즉, 상면 전극 및 하면 전극이 형성될 위치에만 Ag 페이스트 인쇄를 행한다. 다시 말해서, 각각의 단위 소자 영역별로 하부 기판의(100)의 비아 홀(110)의 도전성 물질(130)과 접촉되도록 Ag 페이스트를 인쇄한다. 전극으로 Ag를 사용하는 이유는 와이어 본딩이 가능하고 빛을 반사시키는 반사체의 역할을 하며 솔더와의 반응이 우수하기 때문이다. 도 4에서, 참조부호 150a 및 150b는 Ag 인쇄패턴이 형성된 Ag층의 상면 전극을 나타낸다. 도 4에는 하부 기판(100)의 상면에만 상면 전극이 형성되는 것처럼 도시하였으나, 실제적으로는 하부 기판(100)의 저면에도 하면 전극이 형성된다. 그리고 나서, 상면 전극 및 하면 전극과 하부 기판(100)과의 결합을 위해 대략 810도의 온도에서 소성시킨다.
그 다음으로, 도 5에서와 같이 하부 기판(100)의 상면에 대하여 상면 전극(150a, 150b)이 형성되어 있지 아니한 영역을 덮도록 반사층(170)을 평탄하게 인쇄한 후 소결한다. 반사층(170)은 고반사 물질로서, 엘이디 기판의 광 특성을 우수하게 하기 위해 하부 기판(100)의 반사도를 높이기 위해 코팅되는 부분이다. 여기서, 상면 전극(150a, 150b)이 형성된 부분을 제외한 하부 기판(100)의 상면에만 반사층(170)을 코팅하는 이유는, 앞서 언급한 바와 같이 본 발명에서 상면 전극(150a, 150b)이 Ag층으로 구성됨으로써 발광 소자로부터 발생되는 빛에 대한 반사성이 높기 때문이다. 그러나, 상기 예시한 반사층(170)의 코팅영역은 하나의 예시일 뿐 이에 국한되는 것은 아니다. 필요에 따라 상기 반사층(170)은 상면 전극(150a, 150b) 상에서 이후의 발광소자가 탑재될 부분과 와이어가 본딩될 부분에는 형성되지 않을 수 있다. 이 때, 반사층(170)은 하부 기판(100) 상면에서 상면 전극(150a, 150b)이 위치하지 않은 영역을 덮음과 더불어 상면 전극(150a, 150b)의 상면의 일부를 덮게 된다.
반사층(170)을 구성하는 고반사 물질은 세라믹 재질을 포함할 수 있으며, 본 발명에서 고반사 물질의 예로는 세라믹 분말과, TiO2, ZrO2, 및 ZnO 중 하나 이상의 물질을 혼합한 물질이다. 반사층(170)을 코팅하는 공정에서는 환원 분위기 및 설정된 온도의 상태에서 소결 공정을 적용할 수 있을 것이다. 이에 따라서, 구리의 산화를 방지할 수 있는 효과가 있다. 본 발명에서 반사층(170)은 광 특성의 향상과 함께, 솔더링 공정 시 솔더의 번짐을 막는 역할을 동시에 수행할 수 있을 것이다.
그리고, 도 6에서와 같이 하부 기판(100)이 상면의 일부를 덮도록 접착층(190)을 평탄하게 형성한다. 상기 접착층(190)은 이후 도 12에 도시된 바와 같이 하부 기판(100)에 상부 기판(300)이 부착될 때 양자를 접착시키기 위한 기능을 수행한다. 접착층(190)은 하부 기판(100)에 형성된 반사층(170) 상에서 상부 기판(300)이 부착되는 부분으로써 상부 기판(300)의 캐비티에 대응되는 부분 이외의 부분에 형성되는 것이 바람직하다. 여기서, 상기 접착층(190)은 반사층(170) 상에 접착 글라스(glass)를 인쇄하거나 접착 필름(film)을 부착시킴으로써 형성될 수 있다.
이 때, 본 발명에 따른 엘이디 패키지 제조를 위해서는, 도 11에 도시된 바와 같이 하부 기판(100)에 각각의 단위 소자 영역별로 발광 소자(500)를 실장한 후 와이어(510) 본딩을 실시할 수 있다. 도 11에서는 하부 기판(100)의 상면에 단위 소자 영역별로 두 개의 상면 전극(150a, 150b)이 형성되도록 하였는데, 이는 두 개의 와이어(510)를 사용하여 발광소자(500)를 상면 전극(150a, 150b)에 각각 연결시키는 와이어 본딩 방식을 나타낸 것이기 때문이다. 예를 들어, 발광소자(500)가 공융점 본딩(eutectic bonding)이 가능한 발광소자라면 와이어의 수를 하나로 하여도 된다. 한편, 발광소자(500)가 플립 본딩(flip bonding)이 가능한 발광소자라면 와이어(510)는 필요없게 되고 전극(보다 상세하게는 플립 칩과의 접속을 의한 패드)의 수는 하나이어도 된다. 발광소자(500)는 칩 형태의 엘이디로서, 대략 200 ~ 900nm 파장대를 갖는다. 발광소자(500)는 요구되는 사양에 따라 싱글 칩 또는 멀티 칩까지 파워별로 채용가능하다. 발광소자(500)는 상방향으로의 광방출을 행하는 칩 또는 상방향과 측방으로의 광방출을 행하는 칩을 사용할 수 있다.
한편, 본 발명에 따른 엘이디 패키지용 기판 제조 과정은, 다수개의 단품의 엘이디 패키지의 제조를 위한 단위 소자 영역으로 분리시키기 위해 하부 기판에 상부 기판을 부착하여 최종적인 절단 공정을 진행함에 있어서, 단위 소자 크기로 절단되지 않은 시트 형태의 상부 기판을 하부 기판에 부착하고 하부 기판과 상부 기판이 부착된 일체로 절단 공정을 진행하는 제1 방식과, 미리 단위 소자 크기로 절단된 상부 기판을 하부 기판 상의 대응되는 위치에 부착하고 하부 기판만에 대하여 절단 공정을 진행하는 제2 방식을 따를 수 있다.
먼저, 도 7 내지 도 12를 참조하여, 단위 소자 크기로 절단되지 않은 시트 형태의 상부 기판을 하부 기판에 부착하고 하부 기판과 상부 기판이 부착된 일체로 절단 공정을 진행하는 제1 방식에 의해, 본 발명의 일실시예에 따른 엘이디 패키지용 기판 제조 과정을 설명한다.
도 7을 참조하면, 반사층(170) 및 접착층(190)이 형성된 하부 기판(100)에 다수의 스루 홀(200)이 상하 방향으로 천공된다. 하부 기판(100)의 스루 홀(200)은, 도 10에 도시된 상부 기판(300)의 다수의 스루 홀(400)과 대응하는 위치에서 동일한 크기로 형성되고, 이후 상부 기판(300)과 하부 기판(100)을 결합시키기에 앞서 상부 기판(300)과 하부 기판(100)을 위치시키기 위한 기준으로서의 역할을 한다. 즉, 상부 기판(300)과 하부 기판(100)의 결합 시, 양 기판이 서로 어긋나게 결합됨으로써 엘이디용 패키지가 불량으로 제조되는 것을 방지하기 위해, 상기 스루 홀들(200, 400)을 기준으로 하여 상부 기판(300)과 하부 기판(100)을 위치시킨 후 결합 과정을 수행하게 된다. 상기 스루 홀들(200, 400)은 이후 서로 부착된 하부 기판(100)과 상부 기판(300)에 대하여 다수개의 단품의 엘이디 패키지로 분리시키기 위한 절단부분이 되는 절단선 상에 형성되는 것이 바람직하다. 상기 예시한 온도 및 시간은 하나의 예시일 뿐 이에 국한되는 것은 아니다. 도 7 및 도 10에 도시된 스루 홀들(200, 400)의 위치와 개수는 필요에 의해 조정이 가능하다.
도 8은 도 7의 A-A선의 단면도이다. 비록 도 8에는 도시되지 않았으나, 도전성 물질(130) 또는 전극(150)이 형성된 영역 이외의 영역으로써, 반사층(170)과 접착층(190)만이 형성된 하부 기판(100)의 일영역에 스루 홀(200)이 형성되어 있음은 당연하다.
도 9를 참조하면, 엘이디 패키지의 하부 기판(100)과 결합되는 상부 기판(300)이 준비된다. 본 발명에서는 상부 기판(300)으로서, 엘이디 패키지로부터 많은 광량이 추출될 수 있도록 하기 위해, 세라믹 분말과, TiO2, ZrO2, 및 ZnO 중 하나 이상의 물질을 혼합한 물질을 소재하여 엘이디로부터 방출되는 빛에 대한 반사도가 높은 시트를 사용한다. 여기서, 상부 기판(300)에는 펀칭이나 절단공정을 통해 발광 소자(엘이디 소자)의 실장 영역을 위한 소정의 캐비티(310)를 형성한다.
또한, 도 10에 도시된 바와 같이, 상부 기판(300)에는 앞서 언급한 하부 기판(100)의 스루 홀(200)과 대응하는 위치에 동일한 크기로써 다수의 스루 홀(400)을 상하 방향으로 천공한다. 그리고, 본 발명에서 상기 상부 기판(300)은 이후 하부 기판(100)에 결합되기에 앞서 소결이 완료된다.
이상에서와 같이, 엘이디 패키지를 위한 하부 기판(100)과 상부 기판(200)에 대한 준비가 완료되면, 하부 기판(100)의 스루 홀(200)과 상부 기판(300)의 스루 홀(400)의 위치가 상호 일치되도록 하부 기판(100)의 접착층(190)이 형성된 면에 상부 기판(300)을 맞댄 후, 도 11에 도시된 바와 같이 하부 기판(100)과 상부 기판(300)을 부착시킨다. 하부 기판(100)과 상부 기판(300)의 결합을 위해, 하부 기판(100)의 접착층(190)이 접착 글라스인 경우에는 대략 600도 정도의 온도에서 소결을 진행하고, 접착 필름인 경우에는 대략 200도 정도의 온도에서 경화시킨다.
하부 기판(100)과 상부 기판(300)의 접착이 완료되면, 니켈(Ni), 납(Pb), 또는 금(Au) 등의 재료로 전해 또는 무전해 방식으로 피니시 도금(미도시)이 수행되고, 도 12에 도시된 바와 같이, 하부 기판(100)과 하부 기판(300)이 부착된 일체로써 절단하여 다수개의 단품의 엘이디 패키지의 제조를 위한 단위 소자 영역으로 분리한다.
다음으로, 도 13을 참조하여, 미리 단위 소자 크기로 절단된 상부 기판을 하부 기판 상의 대응되는 위치에 부착하고 하부 기판만에 대하여 절단 공정을 진행하는 제2 방식에 의해, 본 발명의 다른 실시예에 따른 엘이디 패키지용 기판 제조 과정을 설명한다.
도 13을 참조하면, 도 9에 도시된 다수의 캐비티(310)를 구비하는 상부 기판(300)은 다수개의 단품의 엘이디 패키지인 단위 소자 크기로 미리 절단되어 각각 하나의 캐비티를 구비하는 다수의 상부 기판(300a)으로 준비되고, 도 6에 도시된 하부 기판(100)의 접착층(190) 상에서 대응되는 위치에 부착된다. 여기서, 도 7 및 도 10에 도시된 스루 홀(200, 400) 형성 과정은 생략될 수 있다. 접착층(190)이 접착 글라스인 경우에는 대략 600도 정도의 온도에서 소결을 진행하고, 접착 필름인 경우에는 대략 200도 정도의 온도에서 경화함으로써, 하부 기판(100)과 상부 기판(300a)의 접착이 완료되면, 니켈(Ni), 납(Pb), 또는 금(Au) 등의 재료로 전해 또는 무전해 방식으로 피니시 도금(미도시) 처리하고, 하부 기판(100)에 대해서만 단위 소자의 크기에 맞게 절단하여 다수개의 단품의 엘이디 패키지의 제조를 위한 단위 소자 영역으로 분리한다. 도 13에는 설명의 편의를 위해 도시하지 않았으나, 상부 기판(300a)이 부착되기에 앞서, 하부 기판(100)에는 각각의 단위 소자 영역별로 발광 소자를 실장한 후 와이어 본딩을 실시할 수 있음은 당연하다.
도 14 내지 도 16은, 본 발명의 실시예에 따른 엘이디 패키지용 기판 제조 방법을 설명하기 위한 흐름도이다. 이하의 설명에서, 도 2 내지 13에 대한 설명과 중복되는 부분은 그 설명을 생략하기로 한다.
먼저, 하부 기판(100)을 구성하는 과정으로써 도 14를 참조하면, 알루미나(alumina) 소재의 하부 기판(100)을 준비하는 단계(S100)가 수행된다. 상기 S100 단계에서는 일정 크기의 하부 기판(100)에 미리 설정된 영역에 레이저 드릴을 이용하여 비아 홀(110)을 천공하는 단계가 수행될 것이다.
이후, 도전성 물질(130)을 비아 홀(110)의 내부에 충진하는 단계(S110)가 수행된다. 그리고, 충진된 도전성 물질(130)에 대해서 고온 소결하는 단계(S120)가 수행된다.
상기 S120 단계가 완료되면, 은을 페이스팅하여 상면 전극 및 하면 전극을 형성하는 단계(S130)가 수행된다. 상기 S130 단계에서는 비아 홀(110) 내부에 충진된 도전성 물질(130)과 접촉되도록 상면 전극 및 하면 전극을 형성한다. 그리고, 발광소자가 탑재될 부분과 와이어가 본딩될 부분 이외의 부분으로써 하부 기판(100)의 상면과 상면 전극(150a, 150b)의 일부에 대하여 세라믹 분말과, TiO2, ZrO2, 및 ZnO 중 하나 이상의 물질을 혼합한 고반사 물질인 반사층(170)을 코팅하는 단계(S140)와, 상기 반사층(170)에 대하여 고온 소결하는 단계(S150)가 수행된다.
그리고, 하부 기판(100)에 형성된 반사층(170) 상에서 상부 기판(300)이 부착되는 부분으로써 상부 기판(300)의 캐비티에 대응되는 부분 이외의 부분에 대하여 접착 글라스(glass)를 인쇄하거나 접착 필름(film)을 부착하여 접착층(190)을 형성하는 단계(S160)와, 상부 기판(300)을 부착시키기 위한 기준이 되는 스루 홀(200)을 형성하는 단계(S170)가 수행된다. 여기서, 단위 소자 영역으로 분리하기 위해 미리 단위 소자 크기로 절단된 상부 기판(300a)을 하부 기판(100) 상의 대응되는 위치에 부착하고 하부 기판(100)만에 대하여 절단하는 경우에는, 상기 S170 단계는 생략될 수 있다.
그 다음으로, 상부 기판(300)을 구성하는 과정으로써 도 15를 참조하면, 세라믹 분말과, TiO2, ZrO2, 및 ZnO 중 하나 이상의 물질을 혼합한 물질을 소재로 하는 상부 기판(300)을 준비하는 단계(S200)가 수행된다. 상기 S200 단계에서는 이후 단위 소자 영역으로 분리하기 위해 하부 기판(100)만에 대하여 절단하는 경우에는, 하부 기판(100)에 부착하기에 앞서 미리 단위 소자 크기로 상부 기판(300a)을 절단하는 단계가 수행될 것이다.
그리고, 펀칭이나 절단공정을 통해 상부 기판(300)에 발광 소자의 실장 영역을 위한 소정의 캐비티(310)를 형성하는 단계(S210)와, 하부 기판(100)에 부착하기에 앞서 상부 기판(300)을 고온 소결하는 단계(S220)가 수행된다. 단위 소자 크기로 절단되지 않은 시트 형태의 상부 기판(300)을 하부 기판(100)에 부착하고 하부 기판(100)과 상부 기판(300)이 부착된 일체로 절단하여 단위 소자 영역으로 분리하는 경우에는, 상기 S220 단계 이후에 하부 기판(100)의 스루 홀(200)과 대응하는 위치에 동일한 크기로써 상부 기판(300)에 스루 홀(400)을 상하 방향으로 천공하는 단계가 수행될 수 있다.
마지막으로, 본 발명에 따른 엘이디 패키지용 기판 제조 방법은, 도 16을 참조하면, 하부 기판(100)의 접착층(190) 상에 상부 기판(300, 300a)을 결합하는 단계(S300)를 수행하고, 하부 기판(100)의 접착층(190)이 접착 필름인 경우에는 대략 200도 정도의 온도에서 경화시키고 접착 글라스인 경우에는 대략 600도 정도의 온도에서 소결하는 단계(S310)를 수행한다.
이후, 니켈(Ni), 납(Pb), 또는 금(Au) 등의 재료로 전해 또는 무전해 방식으로 피니시 도금 처리하는 단계(S320)를 수행하고, 다수개의 단품의 엘이디 패키지의 제조를 위한 단위 소자 영역으로 분리시키기 위해 최종적으로 절단하는 단계(S330)를 수행한다. 상기 S330 단계에서는, 세라믹 분말과, TiO2, ZrO2, 및 ZnO 중 하나 이상의 물질을 혼합한 물질을 소재로 하는 시트 형태의 상부 기판(300)이 하부 기판(100)에 부착된 경우에는 상부 기판(300)과 하부 기판(100)이 접착된 일체로 단위 소자 영역으로 분리하기 위한 절단 공정이 수행된다. 반면, 하부 기판(100)에 부착하기에 앞서 미리 단위 소자 크기로 절단된 상부 기판(300a)이 하부 기판(100)에 부착된 경우에는 하부 기판(100)에 대해서만 단위 소자 영역으로 분리하기 위한 절단 공정이 수행된다.
도 17은, 본 발명의 실시예에 따른 엘이디 패키지 제조 방법을 설명하기 위한 흐름도이다. 도 2 내지 13에 대한 설명과 중복되는 부분은 그 설명을 생략하기로 한다.
도 17을 참조하면, Ag층의 전극, 반사층(170) 및 접착층(190)이 형성된 하부 기판(100)을 준비하는 단계(S400)가 수행된다. 그리고, 상기 하부 기판(100)에 각각의 단위 소자 영역별로 발광 소자(500)를 실장한 후 와이어(510) 본딩을 실시하는 단계(S410)가 수행된다.
그리고, 캐비티(310)가 형성되고 세라믹 분말과, TiO2, ZrO2, 및 ZnO 중 하나 이상의 물질을 혼합한 물질을 소재로 하는 소결이 완료된 상부 기판(300, 300a)을 준비하는 단계(S420)가 수행된다.
그 다음으로, 하부 기판(100)의 접착층(190) 상에 상부 기판(300, 300a)을 r결합하는 단계(S430)를 수행하고, 하부 기판(100)의 접착층(190)이 접착 필름인 경우에는 대략 200도 정도의 온도에서 경화시키고 접착 글라스인 경우에는 대략 600도 정도의 온도에서 소결하는 단계(S440)를 수행한다.
이후, 니켈(Ni), 납(Pb), 또는 금(Au) 등의 재료로 전해 또는 무전해 방식으로 피니시 도금 처리하는 단계(S450)를 수행하고, 다수개의 단품의 엘이디 패키지인 단위 소자로 분리시키기 위해 최종적으로 절단하는 단계(S460)를 수행한다. 상기 S460 단계에서는, 세라믹 분말과, TiO2, ZrO2, 및 ZnO 중 하나 이상의 물질을 혼합한 물질을 소재로 하는 시트 형태의 상부 기판(300)이 하부 기판(100)에 부착된 경우에는 상부 기판(300)과 하부 기판(100)이 접착된 일체로 단위 소자로 분리하기 위한 절단 공정이 수행된다. 반면, 하부 기판(100)에 부착하기에 앞서 미리 단위 소자 크기로 절단된 상부 기판(300a)이 하부 기판(100)에 부착된 경우에는 하부 기판(100)에 대해서만 단위 소자로 분리하기 위한 절단 공정이 수행된다.
상기 언급한 본 발명의 실시예에 따른 엘이디 패키지용 기판 제조 방법에 대한 설명은 특허청구범위를 제한하는 것이 아니다. 또한, 본 발명의 실시예 이외에도, 본 발명과 동일한 기능을 수행하는 균등한 발명 역시 본 발명의 권리 범위에 속할 것은 당연할 것이다.
100; 하부 기판
110; 하부 기판의 비아 홀
130; 도전성 물질
150; 전극
170; 반사층
190; 접착층
200; 하부 기판의 스루 홀
300, 300a; 상부 기판
310; 캐피티
400; 상부 기판의 스루 홀
110; 하부 기판의 비아 홀
130; 도전성 물질
150; 전극
170; 반사층
190; 접착층
200; 하부 기판의 스루 홀
300, 300a; 상부 기판
310; 캐피티
400; 상부 기판의 스루 홀
Claims (18)
- 상부 기판의 소재보다 열저항이 낮은 알루미나(Alumina) 또는 질화알루미늄(aluminum nitride) 소재로 구성되는 하부 기판을 준비하는 단계;
상기 하부 기판에 Ag 전극을 형성하는 단계;
상면 전극이 형성되는 부분을 제외한 하부 기판의 상면에 반사층을 형성하는 단계;
상기 하부 기판의 반사층 상에 접착층을 형성하는 단계;
상기 하부 기판의 소재보다 광에 대한 반사도가 높은 세라믹 분말과, TiO2, ZrO2, 및 ZnO 중 하나 이상의 물질을 혼합한 소재로 구성되며, 캐비티를 구비하고 소결이 완료된 상부 기판을 준비하는 단계;
상기 반사층 및 접착층이 형성된 하부 기판과 상부 기판 각각에 대하여 단위 소자로 분리하기 위한 절단부분이 되는 절단선 상에서 상호 대응되는 위치에 다수의 스루 홀(through hole)들을 천공하는 단계;
상기 다수의 스루 홀들을 기준으로 상기 하부 기판의 접착층 상에 상기 상부 기판을 위치시킨 후 부착하는 단계; 및
상기 상부 기판과 상기 하부 기판이 부착된 일체로써 상기 다수의 스루 홀들이 천공되어 있는 절단선을 따라 절단하여 상기 단위 소자로 분리하는 단계를 포함하는 것을 특징으로 하는 엘이디 패키지용 기판 제조 방법. - 청구항 1에 있어서,
상기 반사층은 세라믹 분말과, TiO2, ZrO2, 및 ZnO 중 하나 이상의 물질을 혼합한 물질로 이루어지는 것을 특징으로 하는 엘이디 패키지용 기판 제조 방법. - 청구항 1에 있어서,
상기 하부 기판의 접착층 상에 상부 기판을 위치시킨 후 부착하는 단계는,
상기 접착층이 접착 글라스(glass)인 경우에는 소결하고, 접착 필름(film)인 경우에는 경화하여 상기 하부 기판과 상부 기판을 접착시키는 단계를 포함하는 것을 특징으로 하는 엘이디 패키지용 기판 제조 방법. - 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 상부 기판의 소재보다 열저항이 낮은 알루미나(Alumina) 또는 질화알루미늄(aluminum nitride) 소재로 구성되는 하부 기판을 준비하는 단계;
상기 하부 기판에 Ag 전극을 형성하는 단계;
상면 전극이 형성되는 부분을 제외한 하부 기판의 상면에 반사층을 형성하는 단계;
상기 하부 기판의 반사층 상에 접착층을 형성하는 단계;
상기 반사층과 접착층이 형성된 하부 기판에 단위 소자 영역 별로 발광 소자를 실장하고 와이어를 본딩하는 단계;
상기 하부 기판의 소재보다 광에 대한 반사도가 높은 세라믹 분말과, TiO2, ZrO2, 및 ZnO 중 하나 이상의 물질을 혼합한 소재로 구성되며, 캐비티를 구비하고 소결이 완료된 상부 기판을 준비하는 단계;
상기 반사층 및 접착층이 형성된 하부 기판과 상부 기판 각각에 대하여 단위 소자로 분리하기 위한 절단부분이 되는 절단선 상에서 상호 대응되는 위치에 다수의 스루 홀들을 천공하는 단계;
상기 다수의 스루 홀들을 기준으로 상기 하부 기판의 접착층 상에 상기 상부 기판을 위치시킨 후 부착하는 단계; 및
상기 상부 기판과 상기 하부 기판이 부착된 일체로써 상기 다수의 스루 홀들이 천공되어 있는 절단선을 따라 절단하여 상기 단위 소자로 분리하는 단계를 포함하는 것을 특징으로 하는 엘이디 패키지 제조 방법. - 청구항 10에 있어서,
상기 반사층은 세라믹 분말과, TiO2, ZrO2, 및 ZnO 중 하나 이상의 물질을 혼합한 물질로 이루어지는 것을 특징으로 하는 엘이디 패키지 제조 방법. - 청구항 10에 있어서,
상기 하부 기판의 접착층 상에 상부 기판을 위치시킨 후 부착하는 단계는,
상기 접착층이 접착 필름인 경우에는 경화하여 상기 하부 기판과 상부 기판을 접착시키는 단계를 포함하는 것을 특징으로 하는 엘이디 패키지 제조 방법. - 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110130435A KR101326664B1 (ko) | 2011-12-07 | 2011-12-07 | 엘이디 패키지용 기판 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110130435A KR101326664B1 (ko) | 2011-12-07 | 2011-12-07 | 엘이디 패키지용 기판 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20130063845A KR20130063845A (ko) | 2013-06-17 |
| KR101326664B1 true KR101326664B1 (ko) | 2013-11-08 |
Family
ID=48861050
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020110130435A KR101326664B1 (ko) | 2011-12-07 | 2011-12-07 | 엘이디 패키지용 기판 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101326664B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101533068B1 (ko) * | 2014-02-28 | 2015-07-01 | 아이지티 주식회사 | 인쇄 회로 기판 및 이를 구비하는 전자 소자 조립체 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102195756B1 (ko) * | 2014-02-21 | 2020-12-28 | 엘지이노텍 주식회사 | 발광 소자 패키지 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002076442A (ja) * | 2000-08-24 | 2002-03-15 | Sharp Corp | チップｌｅｄ発光装置の製造方法およびチップｌｅｄ発光装置 |
| JP2004288935A (ja) * | 2003-03-24 | 2004-10-14 | Kyocera Corp | 発光素子収納用パッケージおよび発光装置 |
| KR20110122620A (ko) * | 2010-05-04 | 2011-11-10 | (주) 아모엘이디 | 세라믹 기판 제조 방법 및 세라믹 기판을 이용한 반도체 패키지 |
-
2011
- 2011-12-07 KR KR1020110130435A patent/KR101326664B1/ko active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002076442A (ja) * | 2000-08-24 | 2002-03-15 | Sharp Corp | チップｌｅｄ発光装置の製造方法およびチップｌｅｄ発光装置 |
| JP2004288935A (ja) * | 2003-03-24 | 2004-10-14 | Kyocera Corp | 発光素子収納用パッケージおよび発光装置 |
| KR20110122620A (ko) * | 2010-05-04 | 2011-11-10 | (주) 아모엘이디 | 세라믹 기판 제조 방법 및 세라믹 기판을 이용한 반도체 패키지 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101533068B1 (ko) * | 2014-02-28 | 2015-07-01 | 아이지티 주식회사 | 인쇄 회로 기판 및 이를 구비하는 전자 소자 조립체 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20130063845A (ko) | 2013-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11004890B2 (en) | Substrate based light emitter devices, components, and related methods | |
| EP3149779B1 (en) | Submount based light emitter components and methods | |
| US7491980B2 (en) | Semiconductor light-emitting device mounting member, light-emitting diode constituting member using same, and light-emitting diode using same | |
| KR100978028B1 (ko) | 발광장치 | |
| CN104247056A (zh) | 基于子贴装件的表面贴装器件(smd)发光组件及方法 | |
| CN104205380A (zh) | 具有改善的电接触件的光发射器组件和方法 | |
| US20130193468A1 (en) | Submount based surface mount device (smd) light emitter components and methods | |
| CN104752585A (zh) | 集合基板、发光装置及发光元件的检查方法 | |
| JP6131664B2 (ja) | 発光装置の製造方法および発光装置 | |
| JP7345033B2 (ja) | 発光装置 | |
| JP6476703B2 (ja) | セラミックスパッケージ、発光装置及びそれらの製造方法 | |
| US10797204B2 (en) | Submount based light emitter components and methods | |
| WO2014120256A1 (en) | Submount based surface mount device (smd) light emitter components and methods | |
| KR101326664B1 (ko) | 엘이디 패키지용 기판 제조 방법 | |
| KR100877221B1 (ko) | 반도체 패키지의 제조방법 | |
| JP2007251043A (ja) | 発光素子収納用パッケージ | |
| KR101090991B1 (ko) | 엘이디 패키지 및 이의 제조방법 | |
| JP2004207258A (ja) | 発光素子収納用パッケージおよび発光装置 | |
| JP4797621B2 (ja) | 半導体装置およびその製造方法 | |
| KR100654682B1 (ko) | 엘이디 패키지에서의 세라믹과 금속의 접합방법 | |
| US8878204B2 (en) | Submount based light emitter components and methods | |
| JP2007294587A (ja) | 発光素子収納用パッケージ | |
| JP7193698B2 (ja) | 発光装置及び発光装置の製造方法 | |
| JP2010109095A (ja) | 発光素子収納用パッケージ | |
| KR102331698B1 (ko) | 발광 장치 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E90F | Notification of reason for final refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20161102 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20171012 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20191014 Year of fee payment: 7 |