KR20110122620A - 세라믹 기판 제조 방법 및 세라믹 기판을 이용한 반도체 패키지 - Google Patents

세라믹 기판 제조 방법 및 세라믹 기판을 이용한 반도체 패키지 Download PDF

Info

Publication number
KR20110122620A
KR20110122620A KR1020100100445A KR20100100445A KR20110122620A KR 20110122620 A KR20110122620 A KR 20110122620A KR 1020100100445 A KR1020100100445 A KR 1020100100445A KR 20100100445 A KR20100100445 A KR 20100100445A KR 20110122620 A KR20110122620 A KR 20110122620A
Authority
KR
South Korea
Prior art keywords
ceramic substrate
ceramic
cavity
substrate
ceramic material
Prior art date
Application number
KR1020100100445A
Other languages
English (en)
Other versions
KR101234266B1 (ko
Inventor
이길선
단성백
이명렬
Original Assignee
(주) 아모엘이디
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주) 아모엘이디 filed Critical (주) 아모엘이디
Priority to TW100115576A priority Critical patent/TWI433359B/zh
Publication of KR20110122620A publication Critical patent/KR20110122620A/ko
Application granted granted Critical
Publication of KR101234266B1 publication Critical patent/KR101234266B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Led Device Packages (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)

Abstract

계면 분리를 방지하고, 고효율의 반사율을 달성하는 반도체 패키지용 세라믹 기판의 제조 기술을 제공한다. 본 발명의 실시 예에 따른 세라믹 기판 제조 방법은, 하부 세라믹 기판에 대해 소정의 경사도를 갖는 경사면의 캐비티가 천공되어 있는 상부 세라믹 기판을 준비하는 단계; 캐비티의 경사면에 세라믹 물질을 코팅하여 세라믹 재질의 반사면을 갖는 성형체를 만드는 단계; 및 성형체를 하부 세라믹 기판상에 적층하고 열처리하여 일체화시키는 단계를 포함하는 것을 특징으로 한다.

Description

세라믹 기판 제조 방법 및 세라믹 기판을 이용한 반도체 패키지{METHOD FOR MANUFACTURING CERAMICS SUBSTRATE AND SEMICONDUCTOR PACKAGE USING THE SAME}
본 발명은 세라믹 기판 제조 방법에 관한 것으로, 보다 자세하게는 발광 다이오드를 발광소자로 이용하여 반도체 엘이디 패키지를 제작하는 데 있어서 필요한 세라믹 기판을 제조하는 방법 및 이를 이용한 반도체 엘이디 패키지에 관한 것이다.
발광다이오드(Light Emitting Diode, 이하, 엘이디라고 함)는 GaAs, AlGaAs, GaN, InGaN 및 AlGaInP 등의 화합물 반도체(compound semiconductor) 재료의 변경을 통해 발광원을 구성함으로써 다양한 색을 구현할 수 있는 반도체 소자를 말한다. 현재, 이와 같은 반도체 소자가 전자부품에 패키지형태로 많이 채택되고 있다.
도 1은 세라믹 기판으로 형성된 종래 엘이디 패키지의 단면도이다. 도 1을 참조하면, 엘이디 패키지 구조는 각각 복수개의 세라믹 시트가 적층된 구조를 갖는 두 개의 세라믹 기판(10, 12)으로 구성된다. 하부 세라믹 기판(10)에는 상호 이격된 전극(14, 16)이 설치된다. 하부 세라믹 기판(10)은 상면에 엘이디 소자(18)의 실장영역을 갖는다. 어느 한 전극(16)상에 설치된 엘이디 소자(18)는 와이어(20) 본딩 처리된다. 전극(14, 16)은 해당 세라믹 기판(10)의 하면까지 연장된다. 상부 세라믹 기판(12)은 엘이디 소자(18)의 실장영역을 둘러싸도록 소정의 캐비티가 형성되어 있다.
여기서, 엘이디 소자(18)의 실장영역을 위한 캐비티가 펀칭이나 절단공정으로 형성되면 도시된 바와 같이 절개면이 항상 수직으로 형성된다. 이러한 특성으로 인해 수지 몰딩류로 형성된 패키지와는 달리 절개면이 수직면이므로, 양질의 반사면을 형성하는 것이 어려웠다.
그에 따라, 양질의 반사면을 형성하기 위해, 도 2에서와 같이 상부 세라믹 기판(12)의 캐비티를 경사지게 형성한 후에 해당 경사면에 메탈라이징을 실시하고 Ag 도금을 하였다. 도 2에서, 참조부호 22는 Ag 도금에 의한 반사면이 된다.
이에 의해, 도 2의 구조는 도 1의 구조에 비해 광효율의 증대를 도모할 수 있게 되었다.
그러나, 도 2의 반사면(22)의 경우 메탈라이징 후에 Ag 도금을 하였기 때문에 도금 편차가 많이 발생한다. 다시 말해서, 캐비티의 경사면을 따라 균일한 두께의 Ag 도금이 이루어져야 됨에도 불구하고 그러하지 못한 경우가 많이 발생한다. 이러한 도금 편차로 인해 원하는 광효율에 비해 보다 저조한 광효율을 얻게 된다.
그리고, 상부 세라믹 기판(12)의 캐비티의 내부에 형광체와 에폭시 등이 혼합된 혼합액을 주입하여 형광체 층을 형성한다. 이 경우, 형광체층의 에폭시와 반사면(22)의 Ag 는 서로 이질의 재료이므로, 서로간의 밀착성이 떨어진다. 그에 따라, 형광체층과 반사면(22)간에 들뜸이 발생하기도 한다.
이에 본 발명은, 상기한 종래 세라믹 기판 기술의 문제점을 해결하기 위하여 제안된 것으로서, 기판 몸체와 유사한 재료를 포함하는 고반사 물질을 이용하여 반사면을 형성하여, 도금 등의 과정이 없이도 광 효율을 증대시킬 수 있는 세라믹 기판의 제조 방법을 제공함에 그 목적이 있다.
또한, 본 발명은 상기 세라믹 기판을 이용한 반도체 패키지를 제공하여, 광효율이 높고 이질의 재료간에 밀착성이 떨어지는 문제가 발생하지 않는 양질의 반도체 패키지 기술을 제공하는 데 그 목적이 있다.
상술한 목적을 달성하기 위하여, 본 발명의 실시 예에 따른 세라믹 기판 제조 방법은, 하부 세라믹 기판에 대해 수직한 캐비티가 천공되어 있고, 저면에 세라믹 재질의 받침부가 돌출된 상부 세라믹 기판의 상기 캐비티에 세라믹 물질을 충진하는 단계; 충진된 세라믹 물질을 흡입하여 제거하여 캐비티의 내측벽 및 받침부의 상면에 밀착되어 잔존하는 소정의 경사면을 갖는 세라믹 재질의 반사면을 갖는 성형체를 만드는 단계; 및 가공된 성형체를 하부 세라믹 기판상에 적층하고 열처리하여 일체화시키는 단계를 포함하는 것을 특징으로 한다.
본 발명의 다른 실시 예에 따른 세라믹 기판 제조 방법은, 하부 세라믹 기판에 대해 소정의 경사도를 갖는 경사면의 캐비티가 천공되어 있는 상부 세라믹 기판을 준비하는 단계; 캐비티의 경사면에 세라믹 물질을 코팅하여 세라믹 재질의 반사면을 갖는 성형체를 만드는 단계; 및 성형체를 하부 세라믹 기판상에 적층하고 열처리하여 일체화시키는 단계를 포함하는 것을 특징으로 한다.
본 발명의 또 다른 실시 예에 다른 세라믹 기판 제조 방법은, 하부 세라믹 기판에 대해 경사진 캐비티가 천공되어 있는 상부 세라믹 기판을 준비하는 단계; 상부 세라믹 기판을 하부 세라믹 기판상에 적층하는 단계; 및 하부 세라믹 기판 및 적층된 상부 세라믹 기판을 열처리하여 일체화시키는 단계를 포함하며, 이 때 상부 세라믹 기판 및 하부 세라믹 기판은 동일한 재질로서, 세라믹 분말과, TiO2, ZrO2, 및 ZnO 중 하나 이상의 물질을 혼합한 고반사 세라믹 물질로 이루어져 있다.
본 발명의 실시 예에서, 반사면은 소정의 경사면을 갖는 동시에, 내향되게 라운드진 형태를 형성할 수 있다.
본 발명의 다른 실시 예에서, 일체화시키는 단계 후, 하부 세라믹 기판 상면에 세라믹 물질을 더 코팅하는 단계를 더 포함할 수 있다.
본 발명의 모든 실시 예에서 사용되는 상부, 하부 기판 및 받침부는 동일한 세라믹 재료(예를 들어 저온동시소성세라믹 LTCC)의 성분을 포함할 수 있다.
고반사의 성질을 띠는 세라믹 물질은, 세라믹 분말과, TiO2, ZrO2, 및 ZnO 중 하나 이상의 물질을 혼합한 고반사 세라믹 물질일 수 있다.
본 발명의 실시 예에 따른 세라믹 기판을 이용한 반도체 패키지는, 수직의 캐비티를 갖는 세라믹 기판; 캐비티 내의 발광소자 실장 영역에 실장되고 기판의 전극과 전기적으로 연결된 발광소자; 및 캐비티의 내측벽과 바닥면의 일부 중 발광소자 실장 영역을 제외한 영역을 덮는 세라믹 재질의 반사면을 포함하는 것을 특징으로 한다.
본 발명의 다른 실시 예에 따른 세라믹 기판을 이용한 반도체 패키지는, 경사진 캐비티를 갖는 세라믹 기판; 캐비티 내의 발광소자 실장 영역에 실장된 발광소자; 및 캐비티의 경사진 내측벽에 코팅된 세라믹 재질의 반사면을 포함하는 것을 특징으로 한다.
본 발명의 또 다른 실시 예에 따른 세라믹 기판을 이용한 반도체 패키지는, 세라믹 재질의 경사진 반사면을 갖고, 반사면에 의해 둘러싸인 캐비티를 갖는 세라믹 기판; 및 캐비티 내의 발광소자 실장 영역에 실장된 발광소자를 포함하고, 세라믹 기판 전체가 동일한 세라믹 물질인 것을 특징으로 한다.
본 발명의 실시 예에서, 반사면은 내향되게 라운드진 형태일 수 있다. 또한 본 발명의 다른 실시 예에서, 캐비티의 바닥면 전체에 코팅된 세라믹 재질의 하부 반사면을 더 포함할 수 있다.
본 발명에서 상부 및 하부 세라믹 기판과 받침부는 동일한 세라믹 재질로 구성될 수 있다.
한편 고반사 세라믹 물질은, 세라믹 분말과, TiO2, ZrO2, 및 ZnO 중 하나 이상의 물질을 혼합한 고반사 세라믹 물질일 수 있다.
발광소자는 바람직하게는 발광 다이오드(LED)일 수 있다.
본 발명에 따르면, 고반사 성질을 갖는 세라믹 물질이 캐비티의 내측벽 등을 따라서 피착되면서 곡면 등의 형태를 띠는 세라믹 재질의 반사면을 형성하게 된다. 따라서, 기존의 금속 도금 공정 등을 수행하지 않더라도 간편하면서도 작업시간을 줄인 세라믹 기판을 제조할 수 있게 된다.
금속 도금을 필요로 하지 않기 때문에, 광 편차를 없앨 수 있는 장점이 있다. 또한, 세라믹 재료를 주 성분으로 하는 일체형의 기판을 제조하게 되므로, 형광체 등이 형성되더라도 형광체 층과 반사면 간의 밀착성이 매우 높게 되어 계면 분리를 대폭적으로 줄일 수 있는 효과가 있다.
도 1은 종래의 엘이디 패키지 구조의 일 예에 대한 개략도이다.
도 2는 종래의 엘이디 패키지 구조의 다른 예에 대한 개략도이다.
도 3 내지 6은 본 발명의 제1 실시 예에 따른 세라믹 기판 제조 방법 및 세라믹 기판의 구조를 도시한 것이다.
도 7은 본 발명의 제1 실시 예의 변형 예에 따라 제조된 세라믹 기판의 구조의 다른 예를 도시한 것이다.
도 8은 본 발명의 제1 실시 예에 따른 세라믹 기판을 활용한 반도체 패키지의 측단면도이다.
도 9 내지 13은 본 발명의 제2 실시 예에 따른 세라믹 기판 제조 방법 및 세라믹 기판의 구조를 도시한 것이다.
도 14 내지 15는 본 발명의 제2 실시 예에 따라 제조된 세라믹 기판을 활용한 반도체 패키지의 측단면도이다.
도 16 내지 19는 본 발명의 제3 실시 예에 따른 세라믹 기판 제조 방법 및 세라믹 기판의 구조와, 이를 이용한 반도체 패키지의 구조를 도시한 것이다.
도 20은 기존의 기판 제조 기술에 의해 제조된 반도체 패키지와, 본 발명의 실시 예에 따른 고반사 세라믹 기판을 활용한 반도체 패키지의 효과를 비교한 것이다.
도 21는 본 발명의 실시 예에 따른 세라믹 기판과 기존의 기판을 사용했을 때의 파장대별 반사도를 비교한 그래프이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예에 따른 세라믹 기판 제조 방법 및 세라믹 기판을 이용한 반도체 패키지에 대하여 설명하기로 한다.
도 3 내지 6은 본 발명의 제1 실시 예에 따른 세라믹 기판 제조 방법 및 세라믹 기판의 구조를 도시한 것이다. 이하의 세라믹 기판 제조 방법에 대한 설명에서는 단일의 세라믹 기판을 제조하는 공정에 대해 설명한다. 통상적으로는 복수의 세라믹 기판을 동시에 제조하게 되므로, 이하의 세라믹 기판 제조 방법을 단일의 세라믹 기판을 제조하는 공정으로 한정하여 이해할 필요는 없다.
또한 본 공정에서는 한번의 열처리로 세라믹 기판이 형성된다. 즉, 이하 언급할 도 6의 공정이 완료될 때까지, 즉 열처리를 하기 전까지는 각 재료는 열처리 되기 전의 재료로서, 소프트한 특성을 띄고 있으며, 도 6의 공정, 즉 성형체와 하부 세라믹 기판(38)의 결합 후, 열처리(소성)를 통해 굳어질 것이다.
도 3을 참조하면, 먼저, 하부 세라믹 기판(38)에 대해 소정의 경사도를 갖는 경사면(45)의 캐비티가 천공되어 있는 상부 세라믹 기판(44)을 준비하는 단계가 수행된다. 본 발명에서 경사도는 원하는 반사각에 따라서 달라질 것이다.
상부 세라믹 기판(44)에는 캐비티가 천공된다. 상부 세라믹 기판(44)은 다수의 세라믹 시트가 적층되어 형성되거나 소정 두께를 갖는 하나의 세라믹 시트로 형성될 것이다.
도 3과 같은 캐비티를 갖는 상부 세라믹 기판(44)은 하나의 큰 세라믹 판에 단위 구역별로 하나씩 형성되어 있을 것이다. 단위 구역은 하나의 세라믹 기판을 만들어 낼 수 있는 최소한의 구역으로서, 상부 세라믹 기판과 하부 세라믹 기판의 적층 후 커팅에 의해 분리 가능한 최소한의 면적을 포함할 것이다.
도 4를 참조하면, 이후, 캐비티의 경사면에 세라믹 물질을 코팅하여 세라믹 재질의 반사면(46)을 갖는 성형체를 만드는 단계가 수행된다.
고반사의 세라믹 물질(36)은 상부 세라믹 기판(44)과 동일한 세라믹 재질을 포함할 수 있다. 따라서, 예를 들어 세라믹 분말(예를 들어 LTCC)에 소정의 반사물질을 첨가하여 반사율을 높일 수 있다.
소정의 반사물질은, 본 발명의 실시 예에서 TiO2, ZrO2, 및 ZnO 중 하나 이상의 물질을 포함할 수 있으며, 예를 들어, 본 발명의 실시 예에서 상기 언급한 세라믹 분말과 혼합될 금속성의 반사물질의 중량비는 약 15%로 설정될 수 있다. 이하의 측정 결과 테스트에 사용되는 반사면의 성분 포함비 역시 약 15%에서의 측정 결과이다. 그러나 반사물질의 성분 및 성분비는 이에 한정되지는 않을 것이다.
상기의 성형체를 제조하는 과정에 의하면, 고반사의 세라믹 물질을 코팅하는 과정을 통하여 반사면을 갖는 동질의 성형체를 용이하게 제조할 수 있어, 생산성의 향상이 기대된다.
또한, 제조된 성형체는 모두 공통된 세라믹 재질을 포함하기 때문에, 추후 열처리에 있어서도 단일 열처리를 통해 세라믹 기판을 형성할 수 있고, 반사면(46)과 상부 세라믹 기판(44) 및 하부 세라믹 기판(38) 간에 열처리 시의 계면 분리 현상을 최소화하고 일체성을 극대화할 수 있는 효과가 있다.
도 6를 참조하면, 이후 평탄한 형상의 하부 세라믹 기판(38) 상에 성형체를 적층하는 단계가 수행된다.
도 6의 공정 이후에는 단위 구역별로 커팅을 한 후, 열처리를 거치게 된다. 열처리를 완료한 세라믹 기판은, 도 6에서와 같은 구조를 띄고 있다. 즉, 하부 세라믹 기판(38) 상에 성형체를 적층시킨 후, 단위 구역별로의 커팅을 행하고, 커팅에 의해 생성된 복수개의 세라믹 기판을 오븐 등에 넣게 되는 것이다.
이후, 소성 등의 열처리를 하게 되면 각 세라믹 기판은 상부 세라믹 기판(44)과 하부 세라믹 기판(38) 및 반사면(46)이 일체화 된 세라믹 기판으로 형성된다.
열처리 후의 도 6의 세라믹 기판을 살펴보면, 상부 세라믹 기판(44), 하부 세라믹 기판(38) 및 반사면(46)이 모두 세라믹 재질을 포함하기 때문에, 본 발명의 제1 실시 예에 따라 제조된 세라믹 기판은 세라믹 일체형 기판인 것을 알 수 있다. 이에 따라서, 추후 투명 실리콘 재질 등의 충전체를 충전하여 반도체 패키지를 생산하더라도, 소재들 사이의 계면 분리 현상을 최소화할 수 있는 세라믹 기판을 제공할 수 있는 효과가 있을 것이다.
도 7은 본 발명의 제1 실시 예의 변형 예에 따라 제조된 세라믹 기판의 구조의 다른 예를 도시한 것이다.
도 7은 성형체를 하부 세라믹 기판(38)에 적층하고 나서 열처리를 하기 전, 하부 세라믹 기판(38)의 바닥면 중 상부 세라믹 기판(44) 및 코팅된 세라믹 물질에 따른 반사면(46)이 적층되는 영역을 제외한 면에 세라믹 물질을 코팅한 반사면(48)을 추가로 코팅하는 과정을 통해 생산된 세라믹 기판의 단면도이다.
바닥면에 코팅된 반사면(48)을 통하여, 추후 발광소자가 실장되고 투명한 충전체가 충전되어 반도체 패키지가 완성되면, 반사율을 더욱 높일 수 있는 효과가 있을 것이다.
도 8은 본 발명의 제1 실시 예에 따른 세라믹 기판을 활용한 반도체 패키지의 측단면도이다.
도 8에서는 투명의 실리콘 재질인 충전체에 대한 도시는 생략되어 있다.
도 8을 참조하면, 하부 세라믹 기판(38)에는 도 6 및 7에서는 생략된 양극의 전극(50a, 50b)이 스루홀을 통해 하부 세라믹 기판(38)의 상면 및 하면에 형성되어 있다. 전극(50a, 50b)은 상면 전극을 통해 발광 소자(52)와, 하면 전극을 통해 반도체 패키지가 실장되는 기판(미도시)과 각각 전기적으로 연결될 것이다.
하부 세라믹 기판(38)의 바닥면의 반사면(48)은 전극(50a, 50b)의 영역 및 상부 세라믹 기판(44)이 결합되는 면을 제외한 하루 세라믹 기판(38)의 바닥면에 코팅되어 있을 수 있다. 그러나 공정 순서의 조절 및 각 전극(50a, 50b)의 높이를 상이하게 형성하는 것에 의해, 반사면(48)이 전극(50b)의 영역을 덮고, 전극(50a)의 영역을 덮지 않도록 형성될 수도 있을 것이다.
도 9 내지 13은 본 발명의 제2 실시 예에 따른 세라믹 기판 제조 방법 및 세라믹 기판의 구조를 도시한 것이다.
도 9을 참조하면, 상부 세라믹 기판(30)이 준비된다. 본 발명의 제2 실시 예에서 상부 세라믹 기판(30)은, 수직벽(30a)과 받침부(30b)를 포함한다. 도 9의 상측 도면을 참조하면 수직벽(30a)이 분리된 형태로 보이나, 도 9의 하측 도면과 같이, 상수 세라믹 기판(30)은 복수의 세라믹 기판을 동시에 제조하여 각 구획별로 커팅한 결과가 될 것이다.
상부 세라믹 기판(30)에는 캐비티가 천공된다. 상부 세라믹 기판(30)은 다수의 세라믹 시트가 적층되어 형성되거나 소정 두께를 갖는 하나의 세라믹 시트로 형성될 것이다.
캐비티는 펀칭 또는 절단 공정에 의해 수직하게 형성될 수 있다. 상부 세라믹 기판(30)의 수직벽(30a)의 저면에는 소정 길이를 갖는 받침부(30b)가 내향되게 돌출 형성된다. 수직벽(30a)과 받침부(30b)는 동일한 재질을 갖는 세라믹(예를 들어 저온 동시 소성 세라믹, LTCC)으로 구성될 수 있다.
도 9과 같은 캐비티를 갖는 상부 세라믹 기판(30)은 하나의 큰 세라믹 판에 단위 구역별로 하나씩 형성되어 있을 것이다. 단위 구역은 하나의 세라믹 기판을 만들어 낼 수 있는 최소한의 구역으로서, 상부 세라믹 기판과 하부 세라믹 기판의 적층 후 커팅에 의해 분리 가능한 최소한의 면적을 포함할 것이다.
도 10를 참조하면, 상부 세라믹 기판(30)이 제공된 후 상부 세라믹 기판(30)이 형성된 세라믹 원판 상에 구멍 패턴이 형성된 마스크(32)를 위치시킨다. 마스크(32)의 구멍패턴은 상부 세라믹 기판(30)의 캐비티의 개구부를 덮지 않도록 위치됨이 바람직할 것이다. 이후, 스퀴지(34)를 이용하여 고반사의 세라믹 물질(36)을 상부 세라믹 기판(30)에 형성된 캐비티에 충전한다. 즉, 스퀴지(34)에 의한 인쇄 방식을 사용하여 고반사의 세라믹 물질이 충전되는 것이다.
고반사의 세라믹 물질(36)은 수직벽(30a) 및 받침부(30b)와 동일한 세라믹 재질을 포함할 수 있다. 따라서, 예를 들어 세라믹 분말(예를 들어 LTCC)에 소정의 반사물질을 첨가하여 반사율을 높일 수 있다. 이는 상기 본 발명의 제1 실시 예에 대한 도 3 내지 6에 대한 설명과 동일하다.
도 11를 참조하면, 이후 마스크(32)를 제거하고 상부 세라믹 기판(30)의 캐비티의 내측벽(즉, 수직벽(30a)의 내측면) 및 받침부(30b)의 상면에 세라믹 물질(36)이 밀착되어 잔존하도록 한다. 즉, 충전된 세라믹 물질(36)의 중앙 부분을 제거할 수 있도록 세라믹 물질(36)의 중앙 부분을 흡입하는 것이다.
이에 따라서, 도 11에서와 같이 수직벽(30a)의 내측벽 및 받침부(30b)의 상면에만 세라믹 물질(36)이 잔존하게 된다. 잔존하는 세라믹 물질(36)은 곡면 형상의 반사면이 될 것이다.
도 11까지의 과정을 통해 제조된 곡면 형상의 반사면(36)이 포함된 상부 세라믹 기판(30)을 이하에서 성형체라고 한다.
상기의 성형체를 제조하는 본 발명의 제2 실시 예의 과정에 의하면, 고반사의 세라믹 물질을 충진 및 흡입하는 과정을 통하여 곡면 반사면을 갖는 성형체를 용이하게 제조할 수 있기 때문에, 도금 등 복잡한 과정을 통해 반사면을 형성해야 하는 기존의 발명들 보다 매우 단순한 공정을 갖게 된다. 이에 따라서, 생산성이 매우 향상될 수 있다.
또한, 제조된 성형체는 모두 공통된 세라믹 재질을 포함하기 때문에, 추후 열처리에 있어서도 단일 열처리를 통해 세라믹 기판을 형성할 수 있고, 수직벽(30a), 받침부(30b) 및 세라믹 물질(36) 간에 열처리 시의 계면 분리 현상을 최소화할 수 있는 효과가 있다.
도 12를 참조하면, 이후 평탄한 형상의 하부 세라믹 기판(38) 상에 성형체를 적층하는 단계가 수행된다. 상기 언급한 바와 같이 도 11의 공정에서 마스크(32)를 제거하는 것으로 설명되었으나, 필요에 따라서는 도 12의 공정 이후 마스크(32)를 제거하여도 될 것이다.
도 12의 공정 이후에는 단위 구역별로 커팅을 한 후, 열처리를 거치게 된다. 열처리를 완료한 세라믹 기판은, 도 13에서와 같은 구조를 띄고 있다. 즉, 하부 세라믹 기판(38) 상에 성형체를 적층시킨 후, 단위 구역별로의 커팅을 행하고, 커팅에 의해 생성된 복수개의 세라믹 기판을 오븐 등에 넣게 되는 것이다.
이후, 소성 등의 열처리를 하게 되면 각 세라믹 기판은 상부 세라믹 기판(30)과 하부 세라믹 기판(38) 및 반사면(40)이 일체화 된 세라믹 기판으로 형성된다. 반사면(40)은, 세라믹 물질(38)이 열처리에 의해 고형화된 부분의 면을 의미한다.
열처리 후의 도 13의 세라믹 기판을 살펴보면, 상부 세라믹 기판(30), 하부 세라믹 기판(38) 및 반사면(40)이 모두 세라믹 재질을 포함하기 때문에, 본 발명의 제1 실시 예에 따라 제조된 세라믹 기판은 세라믹 일체형 기판인 것을 알 수 있다. 이에 따라서, 추후 투명 실리콘 재질 등의 충전체를 충전하여 반도체 패키지를 생산하더라도, 소재들 사이의 계면 분리 현상을 최소화할 수 있는 세라믹 기판을 제공할 수 있는 효과가 있을 것이다.
도 14 내지 15는 본 발명의 제2 실시 예에 따라 제조된 세라믹 기판을 활용한 반도체 패키지의 측단면도이다.
도 14을 참조하면, 상부 세라믹 기판(30), 하부 세라믹 기판(38) 및 반사면(40)을 포함하는 세라믹 기판의 발광소자 실장영역에 발광소자(52)가 실장되어 있는 것을 볼 수 있다. 발광소자(52)는 이하의 설명에서 바람직하게는 LED, 즉 발광 다이오드일 것이나. 반도체 패키지에 실장될 수 있는 발광소자라면 어느 것이나 가능할 것이다.
실장영역은 발광소자(52)가 실장될 수 있는 영역을 의미한다. 실장영역에는 발광소자(52)에 전원을 공급하는 전극(50a)이 존재할 수도 있다. 또한 다른 극의 전극(50b) 역시 하부 세라믹 기판(38)의 일부분에 존재할 수 있다. 본 발명의 모든 실시 예에서 하부 세라믹 기판(38)에는, 전극을 반도체 패키지가 실장되는 기판(미도시)과 전기적으로 연결하기 위하여 복수의 스루홀이 천공되어 있으며, 스루홀에는 전도체를 충전한 전극(50a, 50b)이 형성되어 있을 것이다. 발광소자(52)는 와이어 본딩 및 직접 연결 등을 통해 전극(50a, 50b)과 전기적으로 연결되어 있을 수 있다.
도 14을 참조하면, 반사면(40)이 내향되게 라운드진 곡면을 형성함을 알 수 있다. 그러나, 세라믹 물질(36)을 흡입하는 형태, 및 열처리에 따라서 반사면(40)의 형태는 다양하게 존재할 수 있을 것이다.
상기 언급한 내향되게 라운드진 곡면과 다른 형상의 반사면(42)이 도 15에 도시되어 있다.
도 15를 참조하면, 도 14의 반도체 패키지와 다른 점은 반사면(42)의 형태이다. 도 15의 반사면(42)은 외향되게 라운드진, 즉 볼록한 곡면을 형성하고 있다는 점이다. 따라서 도 14과 도 15의 반사면(40, 42) 각각은 발광소자(52)에서 방출되는 빛을 각기 다른 반사각으로 반사할 것이다.
도 14과 도 15에 도시된 본 발명의 제2 실시 예에 따른 반도체 패키지에는, 실리콘 재질의 투명한 충전체 또는 색을 띄는 충전체(도시 생략)가 추가로 캐비티의 남은 영역에 충전될 수 있다. 반도체 패키지는 상기 언급한 바와 같이 세라믹 일체형으로 제조되기 때문에, 소재들 간의 분리 현상을 최소화 시킬 수 있을 것이다.
도 16 내지 19는 본 발명의 제3 실시 예에 따른 세라믹 기판 제조 방법 및 세라믹 기판의 구조와, 이를 이용한 반도체 패키지의 구조를 도시한 것이다.
도 16 내지 18을 참조하면, 본 발명의 제3 실시 예에 따른 세라믹 기판 제조 방법에서의 가장 큰 특징은, 상부 세라믹 기판(56)과 하부 세라믹 기판(48)이 모두 동일한 재질로 이루어져 있으며, 본 발명의 제1 및 제2 실시 예에 포함된 반사면(40, 42, 46)이 별도로 존재하지 않는 점이다.
즉, 본 발명의 제3 실시 예에서는, 본 발명의 제1 및 제2 실시 예의 고반사 세라믹 물질로 상부 세라믹 기판(56)과 하부 세라믹 기판(48) 전체가 동일하게 이루어진 것에 그 특징이 있다.
먼저, 도 16 및 17과 같이 고반사 세라믹 물질(도 1 내지 15에 대한 설명에서 언급한 반사면의 재질과 같다.)로 이루어진 상부 세라믹 기판(56) 및 상부 세라믹 기판(56)과 동일한 재질을 포함하는 하부 세라믹 기판(48)을 준비하고, 이를 적층 및 소성하여 도 18과 같은 세라믹 기판을 생성하게 된다.
이에 따라서, 처음부터 고반사 물질을 포함하도록 상부 및 하부 세라믹 기판(56, 48)을 준비함으로써, 반사면의 코팅이나 충진 없이 간단한 공정으로 고반사 세라믹 기판을 제작할 수 있는 효과가 있다.
도 19를 참조하면, 특히 도 7 및 8과 같이 발광소자 실장 영역 및 와이어 본딩 영역을 제외한 영역에 반사면을 코팅할 필요 없이, 상부 및 하부 세라믹 기판(48, 56) 자체가 고반사 세라믹 물질로 이루어져 있어, 반도체 패키지 생성에 있어서도 공정이 매우 단순해지는 장점이 있다.
반도체 패키지에는 역시 기판(50a)으로 이루어진 발광소자 실장 영역에 LED 칩(52)인 발광소자가 실장되며, 다른 전극(50b)에 와이어 본딩이 되어 있을 수 있을 것이다.
도 20은 기존의 기판 제조 기술에 의해 제조된 반도체 패키지와, 본 발명의 실시 예에 따른 고반사 세라믹 기판을 활용한 반도체 패키지의 효과를 비교한 것이다.
도 20을 참조하면, 제1 기존 기판(100)은 기존의 단순 반사면, 예를 들어 기판의 제조 시 단순히 경사진 반사면을 형성하기만 하는 상태에서 반도체 패키지를 실장한 것이다.
제2 기존 기판(200)은 세라믹 기판을 형성한 후, 고반사 물질을 기판 주위에 충전하여 곡면의 반사면을 형성하는 기술로 제조된 반도체 패키지이다.
제1 및 제2 기존 기판(100, 200)과 본 발명의 실시 예에 따라 제조된 기판(300)을 이용한 반도체 패키지의 효과를 살펴보면, 먼저, 평균 전광선속(TLF, Total Luminous Flux) 면에 있어서, 본 발명의 기판(300)을 이용했을 때 제1 및 제2 기존 기판(100, 200)을 이용했을 때보다 향상된 효과를 얻을 수 있는 것을 알 수 있다. 따라서 본 발명의 실시 예에 따르면, 광효율이 기존의 기술보다 크게 향상된 것을 볼 수 있다.
또한, 상관 색온도(CCT, Correlated Color Temperature) 면을 보면, 기존의 기판들(100, 200)과 성능 차이가 거의 없는 것을 알 수 있다. 따라서, 같은 색을 구현할 수 있을 것이며, 광효율이 향상된 발광 패키지를 제공할 수 있는 것이다.
도 20을 참조하면 알 수 있듯이, 본 발명의 실시 예에 따른 고반사 세라믹 물질을 이용한 기판(300)을 제조하고, 이를 발광용 반도체 패키지에 사용하게 된다면, 같은 기능을 수행함에 있어서 높은 광 효율을 가질 것이다. 이에 따라서, 상대적으로 적은 수의 패키지만으로도 많은 광을 발산하게 할 수 있는 효과가 있을 것이다.
도 21는 본 발명의 실시 예에 따른 세라믹 기판과 기존의 기판을 사용했을 때의 파장대별 반사도를 비교한 그래프이다.
도 21를 참조하면, 저주파의 발광부터 고주파의 발광까지 기존의 기판을 사용했을 때 보다 본 발명의 기판을 사용했을 때의 반사율이 크게 향상된 것을 볼 수 있다.
수치상으로 비교하면, 800nm 영역에서 기존의 기판을 사용했을 때는 85%의 반사율을 보이는 데 비하여, 본 발명의 실시 예에 따른 기판을 사용하면 반사율이 95%까지 측정되는 것을 볼 수 있다.
특히 도 21에서 측정한 본 발명의 실시 예에 따른 기판은, 반사면을 이루는 고반사 세라믹 물질은 ZrO2를 첨가한 결과이다. 그러나 TiO2 등 상기 언급한 고반사 세라믹 물질에 포함될 수 있는 물질이라면 어느 것이나 그 효과는 큰 차이가 없다.
상기 언급한 본 발명의 모든 실시 예에 따른 세라믹 기판 제조 방법 및 이를 이용한 반도체 패키지에 대한 설명은 특허청구범위를 제한하는 것이 아니다. 또한, 본 발명의 실시 예 이외에도, 본 발명과 동일한 기능을 수행하는 균등한 발명 역시 본 발명의 권리범위에 속할 것은 당연할 것이다.

Claims (14)

  1. 하부 세라믹 기판에 대해 경사진 캐비티가 천공되어 있는 상부 세라믹 기판을 준비하는 단계;
    상기 캐비티의 경사면에 세라믹 물질을 코팅하여 세라믹 재질의 반사면을 갖는 성형체를 만드는 단계;
    상기 성형체를 하부 세라믹 기판상에 적층하는 단계; 및
    상기 하부 세라믹 기판 및 적층된 상기 성형체를 열처리하여 일체화시키는 단계를 포함하는 것을 특징으로 하는 세라믹 기판 제조 방법.
  2. 하부 세라믹 기판에 대해 수직한 캐비티가 천공되어 있고, 저면에 세라믹 재질의 받침부가 돌출된 상부 세라믹 기판의 상기 캐비티에 세라믹 물질을 충진하는 단계;
    충진된 세라믹 물질을 흡입 수단으로 제거하여 캐비티의 내측벽 및 받침부의 상면에 밀착되어 잔존하는 경사진 세라믹 재질의 반사면을 갖는 성형체를 만드는 단계;
    가공된 상기 성형체를 하부 세라믹 기판상에 적층하는 단계; 및
    상기 하부 세라믹 기판 및 적층된 상기 성형체를 열처리하여 일체화시키는 단계를 포함하는 것을 특징으로 하는 세라믹 기판 제조 방법.
  3. 하부 세라믹 기판에 대해 경사진 캐비티가 천공되어 있는 상부 세라믹 기판을 준비하는 단계;
    상기 상부 세라믹 기판을 하부 세라믹 기판상에 적층하는 단계; 및
    상기 하부 세라믹 기판 및 적층된 상기 상부 세라믹 기판을 열처리하여 일체화시키는 단계를 포함하고,
    상기 상부 세라믹 기판 및 하부 세라믹 기판은 세라믹 분말과, TiO2, ZrO2, 및 ZnO 중 하나 이상의 물질을 혼합한 고반사 세라믹 물질로 이루어진 것을 특징으로 하는 세라믹 기판 제조 방법.
  4. 청구항 2에 있어서,
    상기 반사면은 내향되게 라운드진 곡면 형상인 것을 특징으로 하는 세라믹 기판 제조 방법.
  5. 청구항 1에 있어서,
    상기 적층하는 단계 후, 적층된 상기 상부 세라믹 기판 영역을 제외한 상기 하부 세라믹 기판의 상면에 상기 세라믹 물질을 코팅하는 단계를 더 포함하는 것을 특징으로 하는 세라믹 기판 제조 방법.
  6. 청구항 1 또는 2에 있어서,
    상기 상부 및 하부 세라믹 기판과 상기 받침부는 동일한 세라믹 재질로 구성된 것을 특징으로 하는 세라믹 기판 제조 방법.
  7. 청구항 1 또는 2에 있어서,
    상기 세라믹 물질은,
    세라믹 분말과, TiO2, ZrO2, 및 ZnO 중 하나 이상의 물질을 혼합한 고반사 세라믹 물질인 것을 특징으로 하는 세라믹 기판 제조 방법.
  8. 경사진 캐비티를 갖는 세라믹 기판;
    상기 캐비티 내의 발광소자 실장 영역에 실장된 발광소자; 및
    상기 캐비티의 경사진 내측벽에 코팅된 세라믹 물질을 포함하는 것을 특징으로 하는 세라믹 기판을 이용한 반도체 패키지.
  9. 수직의 캐비티를 갖는 세라믹 기판;
    상기 캐비티 내의 발광소자 실장 영역에 실장된 발광소자; 및
    상기 캐비티의 내측벽과 바닥면의 일부 중 상기 발광소자 실장 영역 및 와이어 본딩 영역 중 하나 이상을 제외한 영역을 덮는 세라믹 재질의 경사진 반사면을 포함하는 것을 특징으로 하는 세라믹 기판을 이용한 반도체 패키지.
  10. 세라믹 재질의 경사진 반사면을 갖고, 상기 반사면에 의해 둘러싸인 캐비티를 갖는 세라믹 기판; 및
    상기 캐비티 내의 발광소자 실장 영역에 실장된 발광소자를 포함하고,
    상기 세라믹 기판 전체가 동일한 세라믹 물질로 이루어진 것을 특징으로 하는 세라믹 기판을 이용한 반도체 패키지.
  11. 청구항 9에 있어서,
    상기 반사면은 내향되게 라운드진 것을 특징으로 하는 세라믹 기판을 이용한 반도체 패키지.
  12. 청구항 8에 있어서,
    상기 캐비티의 바닥면 전체에 코팅된 세라믹 물질을 더 포함하는 것을 특징으로 하는 세라믹 기판을 이용한 반도체 패키지.
  13. 청구항 8 또는 9에 있어서,
    상기 상부 및 하부 세라믹 기판과 상기 받침부는 동일한 세라믹 재질로 구성된 것을 특징으로 하는 세라믹 기판을 이용한 반도체 패키지.
  14. 청구항 8 내지 10 중 어느 하나에 있어서,
    상기 세라믹 물질은,
    세라믹 분말과, TiO2, ZrO2, 및 ZnO 중 하나 이상의 물질을 혼합한 고반사 세라믹 물질인 것을 특징으로 하는 세라믹 기판을 이용한 반도체 패키지.
KR1020100100445A 2010-05-04 2010-10-14 세라믹 기판 제조 방법 및 세라믹 기판을 이용한 반도체 패키지 KR101234266B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW100115576A TWI433359B (zh) 2010-05-04 2011-05-04 製造陶瓷基板之方法及使用該陶瓷基板之半導體封裝件

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020100041711 2010-05-04
KR20100041711 2010-05-04

Publications (2)

Publication Number Publication Date
KR20110122620A true KR20110122620A (ko) 2011-11-10
KR101234266B1 KR101234266B1 (ko) 2013-02-18

Family

ID=45393141

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100100445A KR101234266B1 (ko) 2010-05-04 2010-10-14 세라믹 기판 제조 방법 및 세라믹 기판을 이용한 반도체 패키지

Country Status (2)

Country Link
KR (1) KR101234266B1 (ko)
TW (1) TWI433359B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101326664B1 (ko) * 2011-12-07 2013-11-08 (주) 아모엘이디 엘이디 패키지용 기판 제조 방법
CN113964253A (zh) * 2020-12-08 2022-01-21 江苏欧密格光电科技股份有限公司 一种手机led闪光灯结构及其制作工艺

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4851137B2 (ja) * 2005-08-01 2012-01-11 日本特殊陶業株式会社 発光素子用セラミックパッケージ及びその製造方法
JP2007305844A (ja) * 2006-05-12 2007-11-22 Stanley Electric Co Ltd 発光装置とその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101326664B1 (ko) * 2011-12-07 2013-11-08 (주) 아모엘이디 엘이디 패키지용 기판 제조 방법
CN113964253A (zh) * 2020-12-08 2022-01-21 江苏欧密格光电科技股份有限公司 一种手机led闪光灯结构及其制作工艺

Also Published As

Publication number Publication date
TW201208137A (en) 2012-02-16
KR101234266B1 (ko) 2013-02-18
TWI433359B (zh) 2014-04-01

Similar Documents

Publication Publication Date Title
KR101736518B1 (ko) 몰딩된 반사 측벽 코팅을 갖는 ｌｅｄ
TWI446593B (zh) 光電半導體組件之製造方法及光電半導體組件
US9691949B2 (en) Submount based light emitter components and methods
US9735198B2 (en) Substrate based light emitter devices, components, and related methods
US11079094B2 (en) Light emitting device with a light-transmissive member
US20120193661A1 (en) Gap engineering for flip-chip mounted horizontal leds
US10490703B2 (en) Light-emitting-device package and production method therefor
TWI589037B (zh) 發光裝置
US10797204B2 (en) Submount based light emitter components and methods
KR100836210B1 (ko) 반도체 패키지 및 그의 제조방법
KR101234266B1 (ko) 세라믹 기판 제조 방법 및 세라믹 기판을 이용한 반도체 패키지
WO2017013869A1 (ja) 発光装置及び発光モジュール
US9470402B2 (en) Light-emitting apparatus
KR100863756B1 (ko) 반도체 패키지의 제조방법
JP2008270390A (ja) フロントカバー、発光装置およびフロントカバーの製造方法
KR101108598B1 (ko) 고반사 반도체 패키지 제조 방법
WO2017025013A1 (zh) 一种led封装基板
KR101524046B1 (ko) 발광 소자 패키지, 백라이트 유닛, 조명 장치 및 발광 소자 패키지의 제작 방법
KR100979174B1 (ko) 멀티칩 패키지 및 그의 제조방법
JP2016072393A (ja) セラミックスパッケージの製造方法及び発光装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160202

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170117

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180116

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190114

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20200114

Year of fee payment: 8