KR101108598B1 - 고반사 반도체 패키지 제조 방법 - Google Patents

고반사 반도체 패키지 제조 방법 Download PDF

Info

Publication number
KR101108598B1
KR101108598B1 KR1020100118312A KR20100118312A KR101108598B1 KR 101108598 B1 KR101108598 B1 KR 101108598B1 KR 1020100118312 A KR1020100118312 A KR 1020100118312A KR 20100118312 A KR20100118312 A KR 20100118312A KR 101108598 B1 KR101108598 B1 KR 101108598B1
Authority
KR
South Korea
Prior art keywords
ceramic substrate
light emitting
emitting device
reflective
semiconductor package
Prior art date
Application number
KR1020100118312A
Other languages
English (en)
Inventor
이명렬
방연호
노승윤
Original Assignee
(주) 아모엘이디
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주) 아모엘이디 filed Critical (주) 아모엘이디
Priority to KR1020100118312A priority Critical patent/KR101108598B1/ko
Application granted granted Critical
Publication of KR101108598B1 publication Critical patent/KR101108598B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

대량 생산이 가능하고, 광특성값이 안정된 반도체 패키지의 제조 방법을 제공한다. 본 발명의 실시 예에 따른 고반사 반도체 패키지 제조 방법은, 일면에 LED 실장 영역과 전극 패턴이 인쇄된 세라믹 기판을 준비하는 단계; 고반사 물질을 금형 사출하여 일면의 상부에 내향된 곡면의 경사면을 갖는 캐비티가 천공된 반사면을 형성하는 단계; 및 LED 실장 영역에 LED를 접착하고, LED와 전극 패턴을 와이어를 이용하여 전기적으로 연결하는 단계를 포함하는 것을 특징으로 한다.

Description

고반사 반도체 패키지 제조 방법{METHOD FOR MANUFACTURING HIGH REFLECTING SEMICONDUCTOR PACKAGE}
본 발명은 LED와 같은 발광소자를 채용한 반도체 패키지의 제조방법에 관한 것이다. 더욱 자세하게는, 금속 반사판을 사용하지 않는 동시에, 양산성이 뛰어나고 광특성의 안정성이 우수한 반도체 패키지의 제조 방법에 관한 것이다.
발광다이오드(Light Emitting Diode, 이하, 엘이디라고 함)는 GaAs, AlGaAs, GaN, InGaN 및 AlGaInP 등의 화합물 반도체(compound semiconductor) 재료의 변경을 통해 발광원을 구성함으로써 다양한 색을 구현할 수 있는 반도체 소자를 말한다. 현재, 이와 같은 반도체 소자가 전자부품에 패키지형태로 많이 채택되고 있다.
도 1은 세라믹 기판으로 형성된 종래 엘이디 패키지의 단면도이다. 도 1을 참조하면, 엘이디 패키지 구조는 각각 복수개의 세라믹 시트가 적층된 구조를 갖는 두 개의 세라믹 기판(10, 12)으로 구성된다. 하부 세라믹 기판(10)에는 상호 이격된 전극(14, 16)이 설치된다. 하부 세라믹 기판(10)은 상면에 엘이디 소자(18)의 실장영역을 갖는다. 어느 한 전극(16)상에 설치된 엘이디 소자(18)는 와이어(20) 본딩 처리된다. 전극(14, 16)은 해당 세라믹 기판(10)의 하면까지 연장된다. 상부 세라믹 기판(12)은 엘이디 소자(18)의 실장영역을 둘러싸도록 소정의 캐비티가 형성되어 있다.
여기서, 엘이디 소자(18)의 실장영역을 위한 캐비티가 펀칭이나 절단공정으로 형성되면 도시된 바와 같이 절개면이 항상 수직으로 형성된다. 이러한 특성으로 인해 수지 몰딩류로 형성된 패키지와는 달리 절개면이 수직면이므로, 양질의 반사면을 형성하는 것이 어려웠다.
그에 따라, 양질의 반사면을 형성하기 위해, 도 2에서와 같이 상부 세라믹 기판(12)의 캐비티를 경사지게 형성한 후에 해당 경사면에 메탈라이징을 실시하고 Ag 도금을 하였다. 도 2에서, 참조부호 22는 Ag 도금에 의한 반사면이 된다.
이에 의해, 도 2의 구조는 도 1의 구조에 비해 광효율의 증대를 도모할 수 있게 되었다.
그러나, 도 2의 반사면(22)의 경우 메탈라이징 후에 Ag 도금을 하였기 때문에 도금 편차가 많이 발생한다. 다시 말해서, 캐비티의 경사면을 따라 균일한 두께의 Ag 도금이 이루어져야 됨에도 불구하고 그러하지 못한 경우가 많이 발생한다. 이러한 도금 편차로 인해 원하는 광효율에 비해 보다 저조한 광효율을 얻게 된다.
또한, 도 1 및 2에 도시된 종래의 기술 이외에, 도 1과 같은 캐비티를 갖는 구조에서 고반사 물질을 충진시키는 기술 역시 개발되었으나, 고반사 물질을 수직의 격벽에 충진시키는 방법 역시, 도 2의 반사면(22)과 마찬가지고 반사면이 고르지 못하게 형성되어, 광특성이 불안정하여 양산성이 떨어지는 문제점이 지적되어 왔다.
본 발명은 상기 언급한 종래의 기술들의 문제점을 해결하기 위해 제안되는 것으로서, 발광 소자를 탑재한 발광용 반도체 패키지를 제조함에 있어서, 광 특성의 안정성의 극대화하여, 양산성이 매우 뛰어난 반도체 패키지의 제조 기술을 제공하는 데 그 목적이 있다.
또한, 단순한 공정으로 생산성이 뛰어나며, 대량 생산이 가능하도록 하여 반도체 패키지의 원가를 감소시켜, 향후 LED 발광 소자를 이용한 기술에 있어서 경쟁력을 재고하는 데 그 목적이 있다.
상기 언급한 본 발명의 목적을 달성하기 위하여, 본 발명의 실시 예에 따른 고반사 반도체 패키지의 제조 방법은, 일면에 LED 실장 영역과 전극 패턴이 인쇄된 세라믹 기판을 준비하는 단계; 고반사 물질을 금형 사출하여 일면의 상부에 내향된 곡면의 경사면을 갖는 캐비티가 천공된 반사면을 형성하는 단계; 및 LED 실장 영역에 LED를 탑재하고, LED와 전극 패턴을 와이어를 이용하여 전기적으로 연결하는 단계를 포함하는 것을 특징으로 한다.
세라믹 기판에는 LED 실장 영역 및 상기 전극 패턴을 둘러싸는 소정 높이의 댐이 형성되어 있을 수 있다. 이때, 반사면을 형성하는 단계는, 댐에 금형이 접촉 및 가압하면서 반사면을 금형 사출하여, 세라믹 기판의 일면 중 댐으로 둘러싸인 영역을 제외한 나머지 영역에 반사면이 형성되도록 하는 단계이다.
또한 반사면을 형성하는 단계는, 댐이 세라믹 기판에 형성되지 않은 경우 일면 중 상기 LED 실장 영역 및 상기 전극 패턴을 제외한 나머지 영역을 덮도록 상기 반사면을 금형 사출하는 단계이다.
세라믹 기판은 금형 사출된 반사면과 세라믹 기판의 마찰을 높여 분리를 방지하기 위해, 일면에 복수의 오목부가 형성되어 있고, 반사면에 오목부에 대응하는 복수의 볼록부가 형성되어 있을 수 있다.
연결하는 단계 후, 형광체를 캐비티 내에 충전시키고 고반사 반도체 패키지를 소성 가공하는 단계를 더 포함할 수 있다.
세라믹 기판은, 저온 동시소성 세라믹(LTCC), 고온 동시소성 세라믹(HTCC), Al2O3, ZnO, AlN, SiC 및 CuW 중 하나 이상의 소재를 포함할 수 있다.
고반사 물질은, 사출용 실리콘에 반사용 물질인 TiO2, ZnO2 및 리소폰(Lithopone) 중 하나 이상의 반사 물질을 혼합한 물질일 수 있다.
본 발명에 의하면, 발광 소자를 탑재한 반도체 패키지에 있어서, 반사면을 단순한 공정인 금형 사출 방식으로 형성함으로써, 공정이 매우 단순해지는 효과가 있다. 또한, 반사면을 형성하는 데 금형 사출 방식을 사용함으로써, 내부 구조가 설계된대로 정확하게 형성될 수 있기 때문에, 광 특성 값이 매우 안정적이고, 동시에 양산성이 매우 좋아지는 효과가 있다.
이와 동시에, 금형의 설계에 따라서, 대량의 반사면을 동시에 형성할 수 있기 때문에 대량 생산에 매우 유리한 효과가 있다.
도 1은 종래의 엘이디 패키지 구조의 일 예에 대한 개략도이다.
도 2는 종래의 엘이디 패키지 구조의 다른 예에 대한 개략도이다.
도 3 내지 도 9는 본 발명의 실시 예에 따른 고반사 반도체 패키지의 제조 방법의 흐름을 설명하기 위한 도면이다.
도 10 및 11은 본 발명의 다른 실시 예에 따른 세라믹 기판의 예를 도시한 것이다.
도 12은 본 발명의 실시 예에 따른 고반사 반도체 패키지의 제조 방법에 대한 플로우차트이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예에 따른 고반사 반도체 패키지의 제조 방법에 대하여 설명하기로 한다. 본 발명에 대한 이하의 설명에서, 동일한 참조 부호는 동일한 구성을 지시하며, 이하의 설명에서, 본 발명에 대한 중복되는 설명은 그 설명을 생략하기로 한다.
또한 이하의 세라믹 기판 제조 방법에 대한 설명에서는 단일의 세라믹 기판을 제조하는 공정에 대해 설명한다. 통상적으로는 복수의 세라믹 기판을 동시에 제조하게 되므로, 이하의 세라믹 기판 제조 방법을 단일의 세라믹 기판을 제조하는 공정으로 한정하여 이해할 필요는 없다.
도 3 내지 도 9는 본 발명의 실시 예에 따른 고반사 반도체 패키지의 제조 방법의 흐름을 설명하기 위한 도면이다. 더욱 자세하게는, 각 단계별 구성의 준비 및 구조를 도시한 것이다.
도 3을 참조하면, 먼저 반도체 패키지의 하부 기판인 세라믹 기판(30)이 준비된다.
본 발명의 실시 예에서 세라믹 기판(30)은, 세라믹 소재로 이루어진 반도체 기판에서의 하부 기판을 의미한다. 세라믹 기판(30)에 포함될 수 있는 소재로는, 고온 동시 소성 세라믹(HTCC), 저온 동시 소성 세라믹(LTCC), Al2O3, ZnO, AlN, SiC 및 CuW 중 하나 이상의 소재를 포함할 수 있을 것이다. 세라믹 기판의 재료는, 소성의 온도 및 원하는 강도에 따라서 다양하게 선택될 수 있을 것이다.
도 4를 참조하면, 준비된 세라믹 기판(30)의 일면에 제1 및 제2 전극(34, 36)이 형성되어 있는 것을 볼 수 있다.
도 3의 세라믹 기판(30)에는, 도 4의 공정에서 제1 및 제2 전극(34, 36)과, 발광 소자(LED)의 실장 영역을 형성하기 위한 공간이 형성되어 있을 수 있다. 예를 들어, 각 전극이 인쇄될 수 있도록 세라믹 기판(30)의 표면에 오목부가 형성되어 있을 수 있다. 또는, 제1 및 제2 전극(34, 36)이 세라믹 기판(30)에 인쇄되는 일면의 반대면(이하에서 인쇄되는 일면은 상면, 그 반대면은 하면이라고 한다.)에 형성된 제1 및 제2 전극(34, 36)에 대응하는 전극과 전기적 및 물리적으로 연결되기 위하여, 세라믹 기판의 상면과 하면을 관통하는 관통 홀(미도시)이 형성되어 있을 수 있다. 관통홀에는 도전성 물질이 채워지게 되어, 제1 및 제2 전극(34, 36)이 형성될 수 있을 것이다.
상기 언급한 바와 같이 도 3의 세라믹 기판(30)이 준비되면, 세라믹 기판(30)의 일면에 전극(34, 36)이 형성된다. 그리고 본 발명의 실시 예에서는, 하나의 와이어를 사용하여 전극(34, 36)을 전기적으로 연결하기 위해, 발광소자 실장 영역은 제2 전극(36) 상면이 될 수 있다. 그러나, 다양한 방식의 전극 및 발광소자의 설치 형태가 이루어질 수 있음은 당연할 것이다. 또한 전극 및 발광소자의 설치 형태에 따라서 도 4에서 형성되는 전극의 형태 또한 다양해질 수 있을 것이다.
도 4를 참조하면 세라믹 기판(30) 상의 일면에 전극(34, 36)이 형성되는 것에 추가하여, 댐(46)이 형성될 수 있다. 댐(46)은, 전극(34, 36) 및 발광 소자 실장 영역을 둘러싸는 소정의 높이를 갖는 구성이다. 댐(46)은 추후 고반사 물질이 금형 사출될 때, 전극(34, 36) 및 발광소자 실장 영역으로 고반사 물질이 들어가는 것을 방지하는 역할을 수행한다.
댐(46)은 도 4에서는 세라믹 기판(30)과 다른 색으로 도시되어 있으나, 세라믹 기판(30)과 동일한 재질로 구성될 수 있다. 특히, 도 3에서 세라믹 기판(30)을 준비할 때, 댐(46) 및 전극(34, 36)의 설치 위치에 형성된 오목부가 형성된 채로 세라믹 기판(30)이 일체로 형성될 수도 있을 것이다. 댐(46)의 높이는 예를 들어 약 10um일 수 있다.
도 5를 참조하면, 고반사 물질로 이루어진 반사면(42)이 준비될 수 있다. 더욱 정확하게는, 반사면(42)은 도 4의 세라믹 기판(30) 상에 금형 사출되는 데, 도 5에 도시된 구성은 금형 사출되는 반사면(42)의 형태이며, 도 5의 반사면(42)의 형태에 대응하는 형태, 즉 반사면(42)의 형태의 음각이 형성된 금형을 이용하여 반사면(42)을 세라믹 기판(30)의 상부에 형성할 수 있을 것이다.
반사면(42)은 내부에 오목한 곡면의 경사면을 갖는 캐비티가 천공된 형태일 수 있다. 외벽은 수직하게 형성이 되어 있음이 바람직할 것이다. 반사면(42)의 내부의 경계면, 즉 곡면의 끝으로서 도 4의 댐(46)과 만나는 지점의 높이는 댐(46)의 높이와 같거나 댐(46)의 높이보다 낮아야 할 것이다.
도 5에서는 경사면이 직선으로 도시되어 있으나, 이는 시점에 따라서 직선으로 보일 수 있는 것임은 당연할 것이다. 경사면은 본 발명의 실시 예에서 오목한 곡면일 것이며 이하의 도 6 내지 10에서도 마찬가지이다.
반사면(42)을 금형 사출하기 위하여 금형에 주입되는 고반사 물질에는 사출용 실리콘에 반사 물질이 혼합된 물질이 포함될 수 있다.
즉, 실리콘 물질에 TiO2, ZnO2 및 리소폰(Lithopone) 중 어느 하나 이상의 반사 물질을 혼합할 수 있게 되는 것이다. 실리콘에 혼합될 수 있는 반사 물질은, 반사 형태 및 반사되는 빛의 색에 따라서 다양하게 존재할 수 있을 것이다.
도 6을 참조하면, 도 5의 형태를 갖는 반사면(42)을 세라믹 기판(30)의 상부에 금형 사출한 결과 형성되는 반도체 패키지 기판의 측 단면도가 도시되어 있다.
도 6을 참조하면, 오목한 형태의 곡면 또는 내향되게 라운드진 곡면 형태의 반사면(42)이 댐(46)을 경계로 하여 금형 사출된 상태이며, 댐(46)의 안쪽으로는 상면과 하면이 관통 홀을 통해 전기적으로 연결된 전극(34, 36)이 형성되어 있다. 제1 전극(34)과 제2 전극(36)은 서로 전기적으로 분리된 상태이며, 추후 와이어 본딩을 통해 전기적으로 연결될 것이다.
도 6의 반도체 패키지 기판을 형성하는 단계의 일 예는, 댐(46)에 금형이 접촉하여 금형 사출하는 방법이 있다. 즉, 댐(46)에 반사면(42)형태의 음각이 형성된 금형이 접촉 및 가압하명서 반사면(42)을 금형 사출하게 되는 것이다. 반사면(42)을 금형 사출시에는, 상기 언급한 바와 같이 금형을 댐(46)에 접촉하고, 상기 언급한 고반사 물질을 금형에 주입시키면서 사출하게 될 것이다.
반도체 패키지 기판을 형성하는 단계의 다른 예에서는, 세라믹 기판(30)에 댐(46)이 형성되어 있지 않을 수 있으므로, 전극(34, 36)이 인쇄된 패턴의 경계면 또는 경계면으로부터 소정거리 이격된 거리의 세라믹 기판(30)의 일면에 금형이 접촉 및 가압하면서 고반사 물질을 주입 및 사출하여 반사면(42)을 금형 사출하는 방식이 사용될 수도 있을 것이다.
즉, 세라믹 기판(30)의 일면 중 발광소자(예를 들어 LED)의 실장 영역 및 전극(34, 36) 패턴이 인쇄된 영역을 제외한 나머지 영역을 덮도록 반사면(42)을 금형 사출하는 것이다.
또한, 세라믹 기판(30)의 상부에 반사면(42)을 금형 사출 시, 고반사 물질을 폐쇄된 금형에 주입하여 반사면(42)을 독립적으로 금형 사출하고, 소성이 완전하게 되지 않은 형태의 반사면(42)을 세라믹 기판(30)의 상부에 접착하는 방식 역시 사용될 수 있을 것이다.
도 6과 같이 세라믹 기판(30)과 반사면(42)이 결합한 반도체 패키지 기판이 형성되면 발광 소자(38)를 설치하고 와이어(40)를 연결하여 반도체 패키지를 형성하는 단계가 수행된다.
도 7 및 8을 참조하면, 발광 소자(38) 실장 영역에 발광 소자(38)를 설치하고, 발광 소자(38)와 전극(34, 36)을 와이어(40)로 전기적으로 연결한 형태가 도시되어 있는 형태의 측 단면도 및 평면도가 도시되어 있다.
도 7 및 8의 실시 예에서는, 발광 소자(38)가 설치되는 실장 영역은 제2 전극(36)의 상면이 될 것이다. 본 발명의 실시 예에서는 하나의 와이어(40)를 통해 발광 소자(38)와 전극(34, 36)에 형성된 양 극을 연결하고 있기 때문이다. 그러나 와이어(40)를 두개 이상을 사용하여 전기적으로 발광 소자(38)에 전원을 공급하는 방식 역시 사용될 수 있을 것이다.
도 8을 참조하면, 양 전극(34, 36)은 서로 이격되어 있어 전기적으로 분리된 상태이며, 발광소자(38)는 그 실장 영역이 제2 전극(36)에 실장되어 있다. 이를 통해 발광소자(38)의 양극 또는 음극 중 한 극은 제2 전극(36)과 직접 연결될 것이며, 다른 극은 와이어(40)를 통해 제1 전극(34)에 연결되어 전원을 공급받을 수 있게 될 것이다. 발광소자(38)는 제2 전극(36)에 형성된 실장 영역에 접착체를 사용하여 접착될 수 있을 것이다.
도 9를 참조하면, 발광소자 실장 영역에 발광소자(38)를 접착하여, 발광소자(38)와 전극(34, 36), 즉 전극 패턴을 와이어(40)를 이용하여 전기적으로 연결하는 공정 후, 형광체(44)를 반사면(42) 및 세라믹 기판(30)의 상면에 의해 형성된 캐비티 내부에 충진하는 공정이 수행된다.
형광체(44)는, 기본적으로 투명 형광체를 사용할 것이다. 일반적으로 발광소자(38)를 실장한 반도체 패키지에 사용되는 형광체라면 어느 것이나 사용이 가능할 것이며, 투명 형광체 이외에도 다양한 색을 구현할 수 있는 형광체 역시 사용될 수 있을 것이다.
도 9에 도시된 바와 같이 형광체(44)가 캐비티 내에 충진되어 반도체 패키지의 형태가 완성되면, 반도체 패키지를 소성 가공(즉, 큐어링)하는 단계가 추가적으로 수행될 수 있을 것이다.
도 10 및 11은 본 발명의 다른 실시 예에 따른 세라믹 기판의 예를 도시한 것이다. 이하의 설명에서, 도 3 내지 9에 대한 설명과 중복되는 부분은 그 설명을 생략하기로 한다.
도 10을 참조하면, 세라믹 기판(30)의 면 중 발광소자(38) 및 전극(34, 36)의 패턴이 형성되는 면과, 그 면을 둘러싸는 댐(46)이 형성되는 영역을 제외하는 면의 표면에 다양한 오목부(50)가 형성된 것을 볼 수 있다. 오목부(50)에는 선형 홈(52) 또는 점 모양의 홈(50)이 형성될 수 있다.
고반사 물질을 포함하는 반사면(42)과 세라믹 기판(30)은 다른 물질을 포함하고 있어, 그 접착이 용이하지 않을 수 있다. 또한, 반사면(42)을 금형 사출할 때, 추후의 소성을 위해 완전하게 세라믹 기판(30)에 접착 및 소성되지 않은 상태로 사출이 될 수 있을 것이다.
따라서, 금형 사출되는 반사면(42)과 세라믹 기판(30)의 일면 간의 마찰력을 높여, 둘의 분리를 방지하기 위하여, 본 발명의 다른 실시 예에서는 세라믹 기판(30)의 일면에 요철 형태의 오목부를 형성할 수 있는 것이다.
본 발명의 다른 실시 예에서 오목부는 원형 또는 선형의 홈(50, 52)을 예로 들고 있으나 코로게이션 형태, 즉 물결 형태의 요철부를 포함한 다양한 형태의 요철 형태의 오목부를 형성할 수도 있을 것이다.
오목부(50, 52)가 형성된다면, 금형 사출되는 반사면(42)의 형태 중 세라믹 기판(30)에 접촉되는 부분에는, 오목부(50, 52)에 대응하는 형태의 볼록부(미도시)가 형성되어 있을 것이다. 이를 통해, 세라믹 기판(30)과 반사면(42) 간의 마찰력을 높여, 세라믹 기판(30)과 반사면(42)의 분리를 최소화할 수 있을 것이다.
예를 들어, 도 11과 같이 홈 형의 오목부(50)만이 세라믹 기판(30)에 형성되어 있을 수 있다. 도 11은 본 발명의 다른 실시 예에서 오목부(50)의 종류 및 위치를 특정한 예를 도시한 사시도이다.
도 11에서 오목부(50)는, 세라믹 기판(30)의 가장자리에 복수개 형성되어 있을 수 있으며, 특히 세라믹 기판(30)이 사각형일 경우 각 꼭지점 부분에 형성되어 있을 수 있다. 이때 오목부(50)는 소정의 깊이(예를 들어 0.1mm 이상)를 갖고 세라믹 기판(30)을 관통하지 않는 홈 형상일 수 있다.
도 12는 본 발명의 실시 예에 따른 고반사 반도체 패키지의 제조 방법에 대한 플로우차트이다. 이하의 설명에서 도 2 내지 10에 대한 설명과 중복되는 부분에 대해서는 그 설명을 생략하기로 한다.
도 12를 참조하면, 본 발명의 실시 예에 따른 고반사 반도체 패키지의 제조 방법은 먼저 도 3 및 4과 같이 형성된 세라믹 기판(30)을 준비하는 단계(S1)가 수행된다. S1 단계에서는 도 4와 같이 발광소자(38)의 실장 영역 및 전극(34, 36)과, 추가적으로 댐(46) 역시 형성된 세라믹 기판(30)을 준비하는 단계가 될 것이다.
이후, 세라믹 기판(30) 상에, 즉 세라믹 기판(30)의 일면에 사출용 고반사 물질을 금형 사출하여 곡면의 반사면(42)을 형성하는 단계(S2)가 수행된다. 이를 상기 설명에서 도 5 및 6에 대한 설명과 동일할 것이다. 추가적으로, 금형 사출 시 세라믹 기판(30)의 면에서 전극(34, 36) 패턴 및 발광소자(38)의 실장 영역을 제외한 모든 부분은 모두 금형 사출로 인해 고반사 물질로 코팅 처리될 것이다.
S2 단계에 의해 반사면(42)이 세라믹 기판(30)의 일면에 형성되면, 발광소자(38)(예를 들어 LED)를 발광소자(38)의 실장 영역에 접착제 등을 이용하여 접착하고, 와이어(40)를 연결하여 발광소자(38)에 전원을 공급할 수 있도록 하는 단계(S3)가 수행된다.
S3 단계가 완료되면, 도 9의 공정과 같이 형광체(44)를 반사면(42) 및 세라믹 기판(30)의 상면에 의해 형성된 캐비티의 내부에 충진하는 단계(S4)와, S4 단계를 통해 형성된 반도체 패키지를 소성(큐어링)하여 반도체 패키지를 완성하는 단계(S5)가 수행될 것이다.
상기 언급한 바와 같이 본 발명은 금형을 이용하여 간단한 공정으로 정확한 광 특성을 갖는 반사면을 형성할 수 있다. 이에 따라서, 금형의 개수를 늘릴 경우 동일한 광 특성을 안정적으로 포함하는 반사면을 복수개 생산할 수 있어 대량 생산이 가능해여 양산성이 높은 반도체 패키지를 제조할 수 있을 것이다.
또한, 광 특성에 따라서 다양한 반사면을 다양한 금형의 제작을 통해 생산할 수 있기 때문에, 생산성에 있어서도 큰 장점을 가질 수 있게 될 것이다.
상기 언급한 본 발명의 실시 예는 특허청구범위를 제한하는 것이 아니며, 본 발명의 실시 예 이외에도 본 발명과 동일한 기능을 수행하는 균등한 발명 역시 본 발명의 권리범위에 속할 것임은 당연할 것이다.

Claims (10)

  1. 삭제
  2. 일면에 발광소자 실장 영역과 전극 패턴이 인쇄된 세라믹 기판을 준비하는 단계;
    반사 물질을 금형 사출하여 상기 일면의 상부에 내향된 곡면의 경사면을 갖는 캐비티가 천공된 반사면을 형성하는 단계; 및
    상기 발광소자 실장 영역에 발광소자를 탑재하고, 상기 발광소자와 전극 패턴을 와이어를 이용하여 전기적으로 연결하는 단계를 포함하며,
    상기 세라믹 기판은,
    상기 발광소자 실장 영역 및 상기 전극 패턴을 둘러싸는 소정 높이의 댐을 더 포함하는 것을 특징으로 하는 고반사 반도체 패키지 제조 방법.
  3. 청구항 2에 있어서,
    상기 반사면을 형성하는 단계는,
    상기 댐에 금형이 접촉 및 가압하면서 상기 반사면을 금형 사출하여, 상기 일면 중 상기 댐으로 둘러싸인 영역을 제외한 나머지 영역에 상기 반사면이 형성되는 단계인 것을 특징으로 하는 고반사 반도체 패키지 제조 방법.
  4. 청구항 2에 있어서,
    상기 반사면을 형성하는 단계는,
    상기 일면 중 상기 발광소자 실장 영역 및 상기 전극 패턴을 제외한 나머지 영역을 덮도록 상기 반사면을 금형 사출하는 단계인 것을 고반사 반도체 패키지 제조 방법.
  5. 청구항 2에 있어서,
    상기 일면에 복수의 오목부가 형성되어 있고,
    상기 반사면에 상기 오목부에 대응하는 복수의 볼록부가 형성되어 있는 것을 특징으로 하는 고반사 반도체 패키지 제조 방법.
  6. 청구항 5에 있어서,
    상기 오목부는,
    상기 일면의 가장자리에 형성되어 있고, 소정 깊이를 갖는 것을 특징으로 하는 고반사 반도체 패키지 제조 방법.
  7. 청구항 2에 있어서,
    상기 연결하는 단계 후, 투명 또는 소정의 색을 갖는 형광체를 상기 발광 소자, 상기 와이어 및 상기 전극 패턴을 덮도록 상기 캐비티 내에 충진시키는 단계를 더 포함하는 것을 특징으로 하는 고반사 반도체 패키지 제조 방법.
  8. 청구항 7에 있어서,
    상기 형광체가 충진된 상기 고반사 반도체 패키지를 소성하여 가공하는 단계를 더 포함하는 것을 특징으로 하는 고반사 반도체 패키지 제조 방법.
  9. 청구항 2에 있어서,
    상기 세라믹 기판은,
    저온 동시소성 세라믹(LTCC), 고온 동시소성 세라믹(HTCC), Al2O3, ZnO, AlN, SiC 및 CuW 중 하나 이상의 소재를 포함하는 것을 특징으로 하는 고반사 반도체 패키지 제조 방법.
  10. 청구항 2에 있어서,
    상기 반사 물질은,
    실리콘에 TiO2, ZnO2 및 리소폰(Lithopone) 중 하나 이상의 반사 물질을 혼합한 물질인 것을 특징으로 하는 고반사 반도체 패키지 제조 방법.
KR1020100118312A 2010-11-25 2010-11-25 고반사 반도체 패키지 제조 방법 KR101108598B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100118312A KR101108598B1 (ko) 2010-11-25 2010-11-25 고반사 반도체 패키지 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100118312A KR101108598B1 (ko) 2010-11-25 2010-11-25 고반사 반도체 패키지 제조 방법

Publications (1)

Publication Number Publication Date
KR101108598B1 true KR101108598B1 (ko) 2012-01-31

Family

ID=45614640

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100118312A KR101108598B1 (ko) 2010-11-25 2010-11-25 고반사 반도체 패키지 제조 방법

Country Status (1)

Country Link
KR (1) KR101108598B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102556932B1 (ko) * 2023-04-18 2023-07-19 주식회사 유환 인쇄회로기판의 개별 엘이디 소자 주변부에 반사 성형체를 형성시키는 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060107428A (ko) * 2003-10-30 2006-10-13 쿄세라 코포레이션 발광장치
KR20060116964A (ko) * 2005-05-12 2006-11-16 (주) 아모센스 전자부품 패키지

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060107428A (ko) * 2003-10-30 2006-10-13 쿄세라 코포레이션 발광장치
KR20060116964A (ko) * 2005-05-12 2006-11-16 (주) 아모센스 전자부품 패키지

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102556932B1 (ko) * 2023-04-18 2023-07-19 주식회사 유환 인쇄회로기판의 개별 엘이디 소자 주변부에 반사 성형체를 형성시키는 방법

Similar Documents

Publication Publication Date Title
EP2323182B1 (en) Light emitting device and method for manufacturing the same
KR101736518B1 (ko) 몰딩된 반사 측벽 코팅을 갖는 ｌｅｄ
KR101007131B1 (ko) 발광 소자 패키지
US8497519B2 (en) Batwing LED with remote phosphor configuration
JP3948650B2 (ja) 発光ダイオード及びその製造方法
TWI343461B (en) Led mounting module, led module, manufacturing method of led mounting module, and manufacturing method of led module
TWI476962B (zh) 發光裝置
CN101322254B (zh) 电子部件封装及用于形成其空腔的方法
JP6458671B2 (ja) 発光装置の製造方法
KR20170036113A (ko) 원격 인광체 층 및 반사성 서브마운트를 구비하는 ｌｅｄ
CN102074645A (zh) 透镜及具有该透镜的发光设备
KR20120082192A (ko) 발광소자 패키지
KR100965120B1 (ko) 고신뢰성의 ｌｅｄ 패키지용 리드프레임
KR101653395B1 (ko) 멀티 칩 엘이디 패키지
TWI485889B (zh) 發光二極體封裝結構的製造方法
KR101108598B1 (ko) 고반사 반도체 패키지 제조 방법
KR101090991B1 (ko) 엘이디 패키지 및 이의 제조방법
TWI412163B (zh) 發光二極體封裝結構及其製造方法
JP2009295883A (ja) Ｌｅｄチップ実装用基板の製造方法、ｌｅｄチップ実装用基板のモールド金型、ｌｅｄチップ実装用リードフレーム、ｌｅｄチップ実装用基板、及び、ｌｅｄ
KR20180105012A (ko) 자동차 외장용 발광다이오드 패키지
KR20110122620A (ko) 세라믹 기판 제조 방법 및 세라믹 기판을 이용한 반도체 패키지
KR20100003333A (ko) Ｌｅｄ 패키지
JP6852818B2 (ja) 発光装置の製造方法
KR20110126096A (ko) 다중 몰딩부재를 갖는 발광 다이오드 패키지
KR20080022972A (ko) 렌즈 형성방법과 그 형성방법에 의해 제조된 렌즈와 렌즈를갖춘 전자부품 패키지 제조방법 및 그 제조방법에 의해제조된 렌즈를 갖춘 전자부품 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150102

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160105

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171213

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181213

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20191216

Year of fee payment: 9