KR100877221B1 - 반도체 패키지의 제조방법 - Google Patents

반도체 패키지의 제조방법 Download PDF

Info

Publication number
KR100877221B1
KR100877221B1 KR20070023829A KR20070023829A KR100877221B1 KR 100877221 B1 KR100877221 B1 KR 100877221B1 KR 20070023829 A KR20070023829 A KR 20070023829A KR 20070023829 A KR20070023829 A KR 20070023829A KR 100877221 B1 KR100877221 B1 KR 100877221B1
Authority
KR
South Korea
Prior art keywords
mask
light emitting
base substrate
emitting device
phosphor layer
Prior art date
Application number
KR20070023829A
Other languages
English (en)
Other versions
KR20080083377A (ko
Inventor
박종원
조윤민
Original Assignee
(주) 아모엘이디
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주) 아모엘이디 filed Critical (주) 아모엘이디
Priority to KR20070023829A priority Critical patent/KR100877221B1/ko
Publication of KR20080083377A publication Critical patent/KR20080083377A/ko
Application granted granted Critical
Publication of KR100877221B1 publication Critical patent/KR100877221B1/ko

Links

Images

Landscapes

  • Led Device Packages (AREA)

Abstract

간단한 제조공정에 의해 노란띠의 발생을 제거함과 더불어 렌즈를 사용하지 않고서도 지향각 조절을 용이하게 할 수 있도록 한 반도체 패키지 및 그의 제조방법을 제시한다. 본 발명은 평판의 베이스 기판에 패턴 전극을 형성하고, 패턴 전극상에 발광소자를 장착한 후에, 발광소자의 양측부에 대해 소정 거리 이격되는 마스크를 베이스 기판상에 형성하되 발광소자의 양측부와 그에 대향된 마스크간의 거리 및 발광소자의 상면에서부터 그에 대응된 마스크의 상면까지의 높이를 서로 동일하게 한다. 마스크간의 공간에 형광체층을 형성하고서 큐어링을 실시한 후에 마스크를 제거하고 나서 마스크의 영역에 반사판을 형성시킨다. 노란띠 제거를 위한 공정 역시 마스크를 이용하여 간편하게 해결함으로써 매우 쉬운 공정으로 노란띠가 제거된 화이트 LED를 완성할 수 있게 된다. 노란띠가 제거된 구조를 형성한 후에 반사판을 설치시킴으로써 결국에는 노란띠가 제거되고 원하는 지향각을 얻게 되는 엘이디 패키지가 완성된다.

Description

반도체 패키지의 제조방법{Method of manufacturing semiconductor package}
도 1은 일반적인 엘이디 패키지의 구성을 나타낸 단면도이다.
도 2는 렌즈를 채용한 일반적인 엘이디 패키지의 구성을 나타낸 단면도이다.
도 3은 종래의 노란띠 현상을 설명하기 위해 채용된 엘이디 패키지의 개략적인 구조도이다.
도 4 및 도 5는 종래의 노란띠 현상 발생에 대하여 샘플을 근거로 하여 설명한 도면이다.
도 6은 노란띠 현상을 제거하기 위해 제안된 종래의 엘이디 패키지의 개략적인 구조도이다.
도 7은 노란띠 현상을 제거하기 위해 제안된 종래의 다른 엘이디 패키지의 개략적인 구조도이다.
도 8a 및 도 8b는 본 발명의 실시예에 따른 반도체 패키지의 구성 및 제조방법을 설명하기 위한 도면이다.
< 도면의 주요부분에 대한 부호의 설명 >
60 : 베이스 기판 62 : 캐소드 전극
64 : 애노드 전극 66 : 비아 홀
68 : 와이어 70 : LED칩
72 : 마스크 74 : 형광체층
76 : 반사판
본 발명은 반도체 패키지 및 그의 제조방법에 관한 것으로, 보다 상세하게는 지향각 조절이 용이하고 노란띠 발생이 제거된 반도체 패키지 및 그를 제조하는 방법에 관한 것이다.
발광다이오드(light emission diode, 이하, LED라 함)는 다양한 색을 구현할 수 있는 반도체 소자이다. LED는 GaAs, AlGaAs, GaN, InGaN 및 AlGaInP 등의 화합물 반도체(compound semiconductor) 재료의 변경을 통해 발광원을 구성한다. 현재, 이와 같은 반도체 소자가 전자부품에 패키지형태로 많이 채택되고 있다.
일반적으로, 조명기구 등에 채용되어 백색 LED를 구현하는 방법으로는, 가시광 영역중 파장이 대략 430nm∼470nm인 청색 LED칩과 YAG계의 형광체(예컨대, yellow phosphor)를 조합하는 방법, 및 UV LED칩과 적색/녹색/청색 형광체를 조합하는 방법, 적색/녹색/청색 LED칩을 조합하는 방법 등이 있다. 백색 LED를 저렴하게 구현할 수 있고 광효율이 높다라는 등의 이유로 인해 첫 번째 방법이 주로 많이 사용된다.
청색 LED칩과 YAG계의 형광체(예컨대, yellow phosphor)를 조합하여 백색 LED를 구현하게 되면 도 1의 (a) 또는 (b)에 예시된 바와 같은 구조가 된다.
도 1의 (a) 또는 (b)에 예시된 LED패키지는, LED칩(14); LED칩(14)이 실장되 는 제 1기판(10); 제 1기판(10)상에 배치되며 LED칩(14)이 실장되는 영역에 상응하는 영역에 캐비티가 형성된 제 2기판(20); 제 1기판(10)에 소정 형태로 형성되고 와이어(16)를 매개로 하여 LED칩(14)에 접속된 패턴 전극(12a, 12b); LED칩(14)을 둘러싸도록 제 2기판(20)의 캐비티 내측면을 따라 형성된 반사판(22); 및 형광체(예컨대, yellow phosphor) 및 실리콘(또는 에폭시)이 소정의 배합비율에 따라 배합된 후 LED칩(14)을 덮도록 충전된 형광체층(18)을 구비한다. 제 1기판(10)을 하부 기판이라 하고, 제 2기판(20)을 상부 기판이라 하여도 된다.
도 1의 (b)에서, 반사판(22)의 경사각이 되는 캐비티의 경사각(θ)은 기준선(즉, 제 1기판(10)의 상면에 수직인 선)을 기준으로 대략 30도 정도이다. 도 1의 (a)에서는 반사판(22)의 경사각(θ)은 0도이다. 도 1의 (a) 및 (b)에서, 외부와 접하는 형광체층(18)의 최상면이 발광면적이 된다. 형광체층(18)내의 형광체는 통상적으로 구형의 분말이다. 형광체는 빛을 산란시키기 때문에 반사판(22)의 경사각(θ)은 지향각에 영향을 미치지 못한다.
도 1의 (a) 및 (b)는 반사판(22)의 경사각(θ)에서 차이가 나지만 발광면적이 거의 동일하므로 반사판(22)의 경사각(θ)과는 무관하게 지향각이 동일하다. 즉, 도 1의 (a) 및 (b)의 LED패키지에 의한 지향각은 대략 120도 내지 130도 정도로 고정된다.
그래서, 고정된 지향각을 탈피하기 위해 통상적으로 실리콘 또는 에폭시로 이루어지는 반구 형상의 렌즈를 채용한다. 도 2에는 렌즈가 채용된 일반적인 LED패키지가 도시되어 있다. 도 2의 (a)는 도 1의 (a)의 구성에 렌즈(25)가 추가로 설치 되었다. 도 2의 (b)는 도 1의 (b)의 구성에 렌즈(25)가 추가로 설치되었다. 렌즈(25)를 사용하게 되면 지향각을 대략 60도 내지 90도 정도로 조절할 수 있게 된다.
렌즈(25)를 LED패키지의 전면(즉, 형광체층(18)의 상면)에 설치하기 위해서는 UV 접착제(자외선 경화 접착제), 순간 접착제 등과 같은 접착제를 사용한다. 렌즈(25)의 저면중에서 형광체층(18)의 최상면과 맞닿는 부위에는 접착제를 바르지 않는다. 맞닿는 부위에 접착제를 바른 후에 렌즈(25)를 LED패키지의 전면에 접착시키게 되면 추후에 광손실이 발생하기 때문이다. 따라서, 렌즈(25)의 저면중에서 형광체층(18)의 최상면과 맞닿지 않는 부위에만 접착제를 바른 후에 LED패키지의 전면에 접착시킨다.
이러한 접착 방식에서는 접촉면적이 좁기 때문에 접착이 제대로 되지 않는 경우가 많이 발생되고, 그로 인해 접착후에 렌즈(25)가 패키지 본체로부터 쉽게 이탈되어 버린다. 렌즈(25)의 접착이 제대로 되었다고 하더라도 렌즈(25)와 기판의 열팽창계수의 차이가 커서 LED칩(14)이 동작하게 되면 열응력이 발생된다. 열응력에 의해 접합부위에서 변형력이 발생하여 계면 분리가 발생된다.
특히, 하이파워 LED칩을 사용하는 경우에는 열응력으로 인한 계면 분리 현상이 큰 문제거리로 대두된다. 또한, 도 2의 구조에서 렌즈(25)를 제작하는데 소요되는 비용 역시 고가이다.
도 1의 (b) 및 도 2의 (b)구조는 형광체층(18)을 캐비티에 충전시킬 때 모세관 현상에 의해 형광체층(18)이 반사판(22)을 타고 올라간다. 그 정도가 도 1의 (a) 및 도 2의 (a)에 비해 높다. 다시 말해서, 캐비티의 경사면(즉, 반사판(22))에 접하는 형광체층(18)의 측부가 반사판(22)을 타고 올라가게 되므로, 형광체층(18)이 균일한 높이로 충전되는 것이 아니어서 원하는 지향각을 제대로 얻을 수 없게 된다. 캐비티의 경사면에 접하는 형광체층(18)의 측부가 반사판(22)을 타고 올라가게 되면 렌즈(25)의 접착시 렌즈(25)의 저면 중앙부위와 형광체층(18)의 최상면 사이에 간극이 발생되어 얻고자 하는 지향각을 제대로 얻을 수 없게 된다.
한편, 지향각을 좁히는 용도 및 빛을 한 곳으로 모으는 용도의 손전등을 포함한 모든 종류의 리플렉터(reflector) 및 렌즈(lens)를 이용하여 피사체에 광을 비추게 되면 비춰지는 광의 가장자리를 따라 노란띠(yellow ring)가 발생된다. 일반 카메라 후레쉬의 경우 사진 촬영시 발생되는 노란띠는 사진의 품질을 저하시키는 주요 원인이 된다. 도 3 및 도 4를 참조하여 노란띠 발생원인에 대하여 설명하면 다음과 같다. 도 3 및 도 4의 엘이디 패키지는 통상적으로 많이 사용되고 있는 구조이다.
도 3의 엘이디 패키지는 기본적으로 세라믹 재질의 기판(30)의 캐비티내에 LED칩(14)이 실장된다. LED칩(14)에서의 광이 캐비티내의 형광체층(18)을 통과하여 전방으로 방출된다. 도 3의 엘이디 패키지는 개략적인 구조로서 패턴 전극 및 와이어 등이 생략된 것이다.
도 3의 엘이디 패키지의 경우, LED칩(14)에서의 광(예컨대, 청색광)이 형광체층(18)내의 형광체(예컨대, 노란색의 형광체)를 거쳐 백색광으로 출력된다.
LED칩(14)에서 방출된 광이 백색으로 변환되기까지의 이동경로를 살펴보면, ①과 같이 최단거리의 이동경로 및 ②와 같이 캐비티의 내측벽에 부딪친 후에 방출되는 이동경로(즉, ①에 비해 상당히 긴 이동경로임) 등이 있다.
LED칩(14)에서의 광이 캐비티내의 형광체층(18)을 완전히 통과하기까지에는 ① 및 ②와 같이 상호 다른 길이의 이동경로들이 존재한다. 이러한 이동경로의 길이 차이로 인해 특히 보다 긴 이동경로를 갖는 ②에 의해서 노란띠 현상이 발생한다.
그리고, 도 4의 엘이디 패키지는 캐비티의 형태에서 차이날 뿐 도 3의 엘이디 패키지와 동일한 구성이다. 도 4의 (a)에서와 같이 LED칩(14)을 에워싸고 있는 형광체층(18)의 두께(폭)가 LED칩(14)의 모든 광방출면에 대해 균일한 것이 아니라 서로 다르게 되어 있다. 2차 리플렉터(즉, 도면에는 도시하지 않았지만 반도체 패키지의 전면(상면)에 설치되는 외부 리플렉터를 의미함)를 장착하였을 경우 도 4의 (b) 또는 도 5에서와 같이 노란띠(YR)가 발생된다. 도 4 및 도 5에서 참조부호 40은 실험을 위해 샘플로 사용된 엘이디 패키지로서, 5050사이즈, 30mil, 지향각 60도의 조건을 갖는다. 도 5에서 참조부호 42는 2차 리플렉터(외부 리플렉터)를 나타낸다.
그에 따라, 노란띠(YR)를 제거하기 위해 도 6에 도시된 바와 같이, 베이스 기판(50)상에 장착된 플립칩(flip chip; 52)(LED칩)의 모든 면에 동일한 두께로 형광체층(54)을 도포시킨 플립칩 타입의 엘이디 패키지가 제시되었다. 도 6의 엘이디 패키지는 플립칩(52)의 상면과 좌우측면에 도포된 형광체층(54)의 두께가 서로 동일하다. 플립칩(52)에서 방출되는 광이 형광체층(54)을 통과하기까지의 이동경로들 의 길이가 서로 동일하게 되므로 노란띠 현상을 제거하게 된다. 물론, 도 7에서와 같이 플립칩(52)의 상면에만 일정 두께의 형광체층(54)을 도포시킨 반도체 패키지가 있을 수도 있다. 이는 플립칩(52)에서 방출되는 광의 대부분이 상면의 광방출면을 통해 방출되는 것을 이용한 것이다. 도 7의 구조는 도 6의 구조에 비해 노란띠 제거율이 다소 낮다.
따라서, 도 6과 같은 구조를 채택하여 엘이디 패키지를 구성시키면 노란띠를 제거할 수 있게 된다.
그런데, 도 6의 엘이디 패키지는 플립칩(52)을 장착하는 구조에 적합하다. 도 1 내지 도 4와 같이 기판(10)에 캐비티를 형성하고 캐비티내에 LED칩(14)을 실장하는 구조와는 근본적으로 제조공정이 다를 뿐만 아니라 플립칩을 도 1 내지 도 4와 같은 구조에 적용시키기가 매우 어렵다. 즉, 도 1 내지 도 4의 구조는 직하형 LED칩을 사용하는 엘이디 패키지에 적합한 것이고, 도 6의 구조는 플립칩 타입의 LED칩을 사용하는 엘이디 패키지에 적합한 것이다.
그리고, 도 6과 같이 형광체층(54)을 플립칩(52)의 주변에 균일한 두께로 형성시키는 것은 매우 세밀한 공정을 요하는 어려운 공정이다.
본 발명은 상기한 종래의 문제점을 해결하기 위해 제안된 것으로, 간단한 제조공정에 의해 노란띠의 발생을 제거함과 더불어 렌즈를 사용하지 않고서도 지향각 조절을 용이하게 할 수 있도록 한 반도체 패키지 및 그의 제조방법을 제공함에 그 목적이 있다.
상기와 같은 목적을 달성하기 위하여 본 발명의 바람직한 실시예에 따른 반도체 패키지의 제조방법은, 평판의 베이스 기판을 준비하는 제 1단계; 베이스 기판에 패턴 전극을 형성하는 제 2단계; 패턴 전극상에 발광소자를 장착하는 제 3단계; 발광소자의 양측부에 대해 소정 거리 이격되는 마스크를 베이스 기판상에 형성하되, 발광소자의 양측부와 그에 대향된 마스크간의 거리 및 발광소자의 상면에서부터 그에 대응된 마스크의 상면까지의 높이를 서로 동일하게 하는 제 4단계; 마스크간의 공간에 형광체층을 형성하고서 큐어링을 실시하는 제 5단계; 큐어링 후에 마스크를 제거하는 제 6단계; 및 제거된 마스크의 영역에 반사판을 형성시키는 제 7단계를 포함한다.
본 발명의 다른 실시예에 따른 반도체 패키지의 제조방법은, 평판의 베이스 기판을 준비하는 제 1단계; 베이스 기판에 패턴 전극을 소정 간격으로 어레이하는 제 2단계; 각각의 패턴 전극상에 발광소자를 장착하는 제 3단계; 각각의 발광소자의 양측부에 대해 소정 거리 이격되는 마스크를 베이스 기판상에 형성하되, 각각의 발광소자의 양측부와 그에 대향된 마스크간의 거리 및 각각의 발광소자의 상면에서부터 그에 대응된 마스크의 상면까지의 높이를 서로 동일하게 하는 제 4단계; 각각의 발광소자에 대응되는 양 마스크간의 공간에 형광체층을 형성하고서 큐어링을 실시하는 제 5단계; 큐어링 후에 마스크를 제거하는 제 6단계; 및 제거된 마스크의 영역에 반사판을 형성시키는 제 7단계를 포함한다.
발광소자는 직하형 엘이디 칩을 사용한다.
마스크의 재질은 스테인리스 스틸이다.
한편, 본 발명의 실시예에 따른 반도체 패키지는, 발광소자 실장영역에 패턴 전극이 형성된 평판의 베이스 기판; 패턴 전극의 상면에 실장된 발광소자; 발광소자의 양 측면과 상면에 동일한 두께로 형성된 형광체층; 및 베이스 기판의 상면에서 형광체층을 감싸게 설치된 반사판을 포함한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예에 따른 반도체 패키지 제조방법에 대하여 설명하면 다음과 같다. 이하에서는 엘이디(LED) 패키지를 최적의 실시예로 하여 설명한다. 그리고, 본 발명의 반도체 패키지는 세라믹 패키지, 플라스틱 패키지, 리드 프레임 타입 패키지, 플라스틱 + 리드 프레임 타입 패키지 등 모든 SMD 타입 패키지에 적용가능한 것으로 보면 된다.
도 8a 및 도 8b는 본 발명의 실시예에 따른 반도체 패키지의 구성 및 제조방법을 설명하기 위한 도면이다.
먼저, 평판의 베이스 기판(60)을 준비한다. 베이스 기판(60)의 재료로는 LED칩(70)(발광소자)을 고밀도로 실장할 수 있는 기판이면 어느 것이나 가능하다. 예를 들어, 알루미나(alumina), 수정(quartz), 칼슘지르코네이트(calcium zirconate), 감람석(forsterite), SiC, 흑연, 용융실리카(fusedsilica), 뮬라이트(mullite), 근청석(cordierite), 지르코니아(zirconia), 베릴리아(beryllia), 및 질화알루미늄(aluminum nitride), LTCC(low temperature co-fired ceramic), 플라 스틱, 바리스터 등을 들 수 있다. 바람직하게는, ZnO계열의 바리스터 재료를 사용하여 제조함이 가장 좋다. 왜냐하면 ZnO계열의 바리스터가 열전도도가 가장 높기 때문이다. ZnO를 주성분으로 하는 바리스터 재료로 제조하게 되면 바리스터로서의 기능을 수행할 뿐만 아니라 바리스터 자체의 높은 열전도성으로 인해 엘이디 패키지의 온도를 신속하게 낮출 수 있게 된다.
도 8a 및 도 8b에는 도시하지 않았지만, 베이스 기판(60)의 발광소자 실장영역의 아래에 베이스 기판(60)을 수직으로 관통하는 홀을 형성하고서 그 홀내에 Cu 슬러그 또는 다이아몬드 슬러그 등과 같은 열경유체를 삽입시켜도 된다. 이는 LED칩(70)에서의 열을 가장 먼저 및 가장 많이 받는 위치가 발광소자 실장영역 아래부분이기 때문에 LED칩(70)에서 발생되는 열을 보다 신속하게 방출할 수 있도록 하기 위함이다.
준비된 베이스 기판(60)의 상면 및 저면에 패턴 전극(캐소드 전극(62), 애노드 전극(64))을 각기 형성한다. 비아 홀(66)을 통해 상면의 캐소드 전극(62)과 저면의 캐소드 전극(62)을 전기적으로 연결하고, 비아 홀(66)을 통해 상면의 애노드 전극(64)과 저면의 애노드 전극(64)을 전기적으로 연결한다(도 8a의 (a)참조). 바이 홀(66)에는 전도성의 금속 페이스트를 충전시킨다. 참조부호 62를 애노드 전극이라 하고 참조부호 64를 캐소드 전극이라고도 할 수 있다.
도 8a 및 도 8b에서는 세 개의 패키지 영역을 어레이한 것으로 하였다. 제조공정의 편의를 위해 다수개의 패키지 영역을 함께 어레이함으로써 동시에 여러개의 엘이디 패키지를 제조할 수 있도록 하기 위함이다. 물론, 하나의 패키지 영역을 기 본으로 하여 도면을 작성할 수 있으나, 제조공정상의 편리함 내지는 효과의 현저성(즉, 기판 형성에 소요되는 제조시간 단축)을 피력하기 위해 다수개의 패키지 영역을 어레이한 것이다. 종래에는 제조공정상 형광체를 충전하기 전에 캐비티가 형성된 상부 기판(즉, 베이스 기판(60)상에 적층되어야 하는 기판)이 반드시 필요하였으나, 본 발명의 실시예에서는 그러한 상부 기판이 필요없이 평판의 베이스 기판(60)을 이용한다. 이는 기판 형상에 소요되는 제조시간을 단축시킬 수 있게 되며 기판 제조가 보다 간편해진다. 후술할 도 8b의 (f)에서 각 패키지 영역별로 절단을 하게 되면 다수개의 단품 엘이디 패키지가 되므로 하나의 엘이디 패키지에 대한 제조공정은 당업자라면 이하의 설명으로도 충분히 이해되리라 본다.
도 8a의 (a)에서와 같이 평판의 베이스 기판(60)에 패턴 전극(62, 64)이 어레이되면 LED칩(70)을 실장하기 위한 다이 본딩을 실시한다. 다이 본딩은 각각의 LED칩(70)이 실장되는 각각의 발광소자 실장영역(즉, 캐소드 전극(62)의 상면 일부)에서 행해진다. 다이 본딩의 방식은 통상적으로 익히 알려져 있는 여러 방식들중의 어느 한 방식을 채용하면 된다. 다이 본딩 이후에는 LED칩(70)에 대한 와이어(68) 본딩을 실시한다. 이러한 와이어 본딩은 통상적으로 익히 알려져 있는 방식을 채용하면 된다(도 8a의 (b)참조). 본 발명의 실시예에서는 플립칩 형태의 LED칩이 아니라, 패키지의 구조상 광방출이 상면으로 대부분 이루어지고 측면으로의 광방출이 거의 없는 직하형 LED칩을 사용함이 바람직하다.
이후, 도 8a의 (c)와 같이 일정 간격으로 빈 공간을 갖는 마스크(72)를 베이스 기판(60)상에 접착시킨다. 마스크(72)의 각각의 빈 공간은 해당하는 패키지 영역을 담당한다. 즉, 하나의 패키지 영역을 기준으로 하여 보면 마스크(72)의 각각의 빈 공간은 하나의 패키지 영역에 일대일로 대응된다. 마스크(72)는 추후의 큐어링(Curing)시의 변형 방지를 위해 스테인리스 스틸로 함이 바람직하다. 특히, LED칩(70)으로부터 해당 빈 공간의 좌측면(좌측벽)까지의 거리(a1)와 LED칩(70)으로부터 해당 빈 공간의 우측면(우측벽)까지의 거리(a2)는 상호 동일하다. 또한, 거리(a1, a2)는 LED칩(70)의 상면에서 해당 빈 공간의 상면까지의 높이(a3)와 동일하다. 이는 추후에 형성시킬 형광체층을 도 6에서와 같이 LED칩(70)의 측면과 상면에 균일한 두께로 형성시키기 위함이다. 본 발명의 실시예에서는 마스크를 채택하였으나, 마스크 대신에 감광막(photoresist)을 이용할 수도 있다.
이어, 베이스 기판(60)상에 형광체층(74)을 형성시킨다(도 8b의 (d)참조). 형광체층(74)은 각각의 패키지 영역별로 형성된다. 형광체층(74)은 형광체(예컨대, yellow phosphor) 및 실리콘(또는 에폭시)이 소정의 배합비율에 따라 배합된 것이다. LED칩(70)에서의 광이 형광체층(74)을 통과하여 백색광을 표현할 수 있도록 형광체의 배합 정도가 조절됨은 당연하다. 형광체층(74)은 도팅(dotting) 방식, 스퀴즈(squeeze)를 이용하는 방식, 잉크젯을 이용하는 인쇄 방식 등으로 채워진다. 형광체층(74)은 LED칩(70)을 덮도록 채워지면서 마스크(72)의 상면까지의 높이와 동일한 높이로 평탄하게 채워진다. 다시 말해서, 패키지 영역별로 마스크(72)의 빈 공간에 형광체층(74)이 채워지는데, 형광체층(74)의 높이(a3)는 마스크(72)의 빈 공간의 높이를 초과하지 않는 것이 바람직하다.
이와 같이 각 패키지 영역별로 형광체층(74)이 채워진 후에는 대략 3시간 동안 150℃ 정도의 온도에서 오븐 큐어링을 실시한다.
큐어링이 종료된 후에는 도 8b의 (e)에서와 같이 베이스 기판(60)상에 형성시킨 마스크(72)를 제거한다. 이와 같이 하면, 도 6에서와 같이 LED칩(70)의 측면부와 상면부를 감싸고 있는 형광체층(74)의 두께가 모두 동일하게 된다. 이는 LED칩(70)에서 방출되는 광이 형광체층(74)을 통과하기까지의 이동경로들의 길이가 서로 동일하게 되므로 노란띠 현상을 제거하게 됨을 의미한다.
마지막으로, 원하는 지향각을 얻기 위해 그에 상응하는 경사각과 높이를 갖는 반사판(76)을 도 8b의 (f)와 같이 베이스 기판(60)의 각 패캐지 영역별로 설치한다. 반사판(76)의 경사각 및 높이는 원하는 지향각에 따라 달라지게 되므로 본 발명의 실시예에서는 경사각 및 높이에 대한 수치를 굳이 언급하지 않는다. 반사판(76)의 재질은 세라믹, 플라스틱, 금속중에서 어느 것을 채용하여도 무방하다. 여기서, 반사판(76)은 하나씩 원하는 위치에 설치할 수도 있고 어레이 형태로 하여 베이스 기판(60)상에 설치할 수도 있다. 도 8b의 (f)에서는 반사판(76)을 형광체층(74)과 어느 정도 이격되게 하였는데, 그 이격된 정도는 조정하기 나름이다. 한편, 반사판(76)의 하부 일측이 형광체층(74)의 하부에 맞닿게 설치시켜도 무방하다.
그리고 나서, 각 패키지 영역별로 절단하게 되면 단품의 엘이디 패키지를 다수개 얻을 수 있게 된다.
본 발명은 상술한 실시예로만 한정되는 것이 아니라 본 발명의 요지를 벗어나지 않는 범위내에서 수정 및 변형하여 실시할 수 있고, 그러한 수정 및 변형이 가해진 기술사상 역시 이하의 특허청구범위에 속하는 것으로 보아야 한다.
이상 상세히 설명한 바와 같이 본 발명에 따르면, 종래의 기판 형태와는 다른 평판의 베이스 기판에 LED칩 실장과 형광체 충전 및 반사판 설치 등이 간단하게 이루어짐으로써, 종래에 비해 훨씬 간단하면서도 편리하게 패키지 제조가 이루어진다.
노란띠 제거를 위한 공정 역시 마스크를 이용하여 간편하게 해결함으로써, 매우 쉬운 공정으로 노란띠가 제거된 화이트 LED를 완성할 수 있게 된다.
노란띠가 제거된 구조를 형성한 후에 반사판을 설치시킴으로써 결국에는 노란띠가 제거되고 원하는 지향각을 얻게 되는 엘이디 패키지가 완성된다.

Claims (5)

  1. 평판의 베이스 기판을 준비하는 제 1단계;
    상기 베이스 기판에 패턴 전극을 형성하는 제 2단계;
    상기 패턴 전극상에 발광소자를 장착하는 제 3단계;
    상기 발광소자에 대응되는 영역에 빈 공간이 형성된 마스크를 상기 베이스 기판상에 형성하되, 상기 발광소자의 외측면과 그에 대향된 상기 빈 공간의 측면간의 거리 및 상기 발광소자의 상면에서부터 상기 빈 공간의 상면까지의 높이가 서로 동일한 마스크를 상기 베이스 기판상에 형성하는 제 4단계;
    상기 마스크의 빈 공간에 형광체층을 형성하고서 큐어링을 실시하는 제 5단계;
    상기 큐어링 후에 상기 마스크를 제거하는 제 6단계; 및
    상기 제거된 마스크의 영역에 반사판을 형성시키는 제 7단계를 포함하는 것을 특징으로 하는 반도체 패키지의 제조방법.
  2. 평판의 베이스 기판을 준비하는 제 1단계;
    상기 베이스 기판에 패턴 전극을 소정 간격으로 어레이하는 제 2단계;
    상기 각각의 패턴 전극상에 발광소자를 장착하는 제 3단계;
    상기 각각의 발광소자에 대응되는 영역에 빈 공간이 형성된 마스크를 상기 베이스 기판상에 형성하되, 상기 각각의 발광소자의 외측면과 그에 대향된 해당 빈 공간의 측면간의 거리 및 상기 각각의 발광소자의 상면에서부터 그에 대응되는 빈 공간의 상면까지의 높이가 서로 동일한 마스크를 상기 베이스 기판상에 형성하는 제 4단계;
    상기 각각의 발광소자에 대응되는 상기 마스크의 빈 공간에 형광체층을 형성하고서 큐어링을 실시하는 제 5단계;
    상기 큐어링 후에 상기 마스크를 제거하는 제 6단계; 및
    상기 제거된 마스크의 영역에 반사판을 형성시키는 제 7단계를 포함하는 것을 특징으로 하는 반도체 패키지의 제조방법.
  3. 삭제
  4. 청구항 1 또는 청구항 2에 있어서,
    상기 마스크의 재질은 스테인리스 스틸인 것을 특징으로 하는 반도체 패키지의 제조방법.
  5. 삭제
KR20070023829A 2007-03-12 2007-03-12 반도체 패키지의 제조방법 KR100877221B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20070023829A KR100877221B1 (ko) 2007-03-12 2007-03-12 반도체 패키지의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20070023829A KR100877221B1 (ko) 2007-03-12 2007-03-12 반도체 패키지의 제조방법

Publications (2)

Publication Number Publication Date
KR20080083377A KR20080083377A (ko) 2008-09-18
KR100877221B1 true KR100877221B1 (ko) 2009-01-09

Family

ID=40024055

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20070023829A KR100877221B1 (ko) 2007-03-12 2007-03-12 반도체 패키지의 제조방법

Country Status (1)

Country Link
KR (1) KR100877221B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103165765A (zh) * 2011-12-17 2013-06-19 展晶科技(深圳)有限公司 发光二极管制造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110013607A (ko) * 2009-08-03 2011-02-10 주식회사 동진쎄미켐 광학소자의 투광부 패키지 방법 및 장치
KR101837967B1 (ko) 2011-05-30 2018-03-14 삼성전자주식회사 진공 트레이 및 이를 사용한 발광소자 제조방법
KR101795370B1 (ko) 2011-07-28 2017-11-08 삼성전자주식회사 발광디바이스의 제조방법
KR20140092127A (ko) 2013-01-15 2014-07-23 삼성전자주식회사 반도체 발광소자 및 반도체 발광소자 제조방법
CN104851961B (zh) * 2015-03-24 2017-08-25 湘能华磊光电股份有限公司 发光器件的芯片级封装方法及结构

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006310505A (ja) * 2005-04-28 2006-11-09 Citizen Electronics Co Ltd 発光ダイオード

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006310505A (ja) * 2005-04-28 2006-11-09 Citizen Electronics Co Ltd 発光ダイオード

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103165765A (zh) * 2011-12-17 2013-06-19 展晶科技(深圳)有限公司 发光二极管制造方法

Also Published As

Publication number Publication date
KR20080083377A (ko) 2008-09-18

Similar Documents

Publication Publication Date Title
US11626543B2 (en) Light emitting apparatus and production method thereof
US7824937B2 (en) Solid element device and method for manufacturing the same
JP3992059B2 (ja) 発光装置の製造方法
JP4029843B2 (ja) 発光装置
US7872410B2 (en) Light emitting device and light emitter
US8525211B2 (en) Light emitting device package and a lighting unit with base having via hole
US9748456B2 (en) Light emitting structure and a manufacturing method thereof
KR100877221B1 (ko) 반도체 패키지의 제조방법
US9698318B2 (en) Light emitting device
KR20160017849A (ko) 고출력 발광 장치 및 그 제조 방법
KR20150107086A (ko) 반도체 소자 구조물 및 반도체 소자 구조물을 제조하는 방법
US10797204B2 (en) Submount based light emitter components and methods
KR101090991B1 (ko) 엘이디 패키지 및 이의 제조방법
JP4775403B2 (ja) 発光装置の製造方法
KR20150121364A (ko) 반도체 광소자 및 이의 제조 방법
US20220190208A1 (en) Support structures for light emitting diode packages
US20210057619A1 (en) Method of manufacturing light emitting device, and light emitting device
JP4742761B2 (ja) 発光装置
KR100772647B1 (ko) 반도체 패키지 및 그의 제조방법
KR101946243B1 (ko) 반도체 발광소자의 제조방법
JP4165610B2 (ja) 発光装置の製造方法
KR102113374B1 (ko) 광확산층을 갖는 조명용 led 모듈
KR101877743B1 (ko) 반도체 발광소자 및 이의 제조 방법
KR101835631B1 (ko) 반도체 발광소자 및 이의 제조 방법
TWI646705B (zh) 一種發光結構及其製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
N231 Notification of change of applicant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121204

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20131203

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20141202

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20151202

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20161202

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20171113

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20181112

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20191112

Year of fee payment: 12