KR20150121364A - 반도체 광소자 및 이의 제조 방법 - Google Patents

반도체 광소자 및 이의 제조 방법 Download PDF

Info

Publication number
KR20150121364A
KR20150121364A KR1020140046808A KR20140046808A KR20150121364A KR 20150121364 A KR20150121364 A KR 20150121364A KR 1020140046808 A KR1020140046808 A KR 1020140046808A KR 20140046808 A KR20140046808 A KR 20140046808A KR 20150121364 A KR20150121364 A KR 20150121364A
Authority
KR
South Korea
Prior art keywords
semiconductor optical
optical device
ceramic
substrate
cavity
Prior art date
Application number
KR1020140046808A
Other languages
English (en)
Inventor
최재완
김용태
조명환
이석우
Original Assignee
주식회사 위트
주식회사 글로벌식스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 위트, 주식회사 글로벌식스 filed Critical 주식회사 위트
Priority to KR1020140046808A priority Critical patent/KR20150121364A/ko
Publication of KR20150121364A publication Critical patent/KR20150121364A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/641—Heat extraction or cooling elements characterized by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

본 개시는 반도체 광소자에 있어서, 베이스 기판; 베이스 기판에 실장된 반도체 광소자 칩; 베이스 기판에 구비되는 세라믹 회로 기판;으로서, 반도체 광소자 칩을 수용하는 캐비티(cavity)가 형성되어 베이스 기판에 접합된 세라믹 기판 그리고 세라믹 기판에 형성된 전원 공급을 위한 배선을 구비하는 세라믹 회로 기판; 그리고 캐비티를 채워 반도체 광소자 칩을 보호하는 봉지재;를 포함하는 것을 특징으로 하는 반도체 광소자에 관한 것이며, 또한, 반도체 광소자의 제조 방법에 있어서, 반도체 광소자 칩을 수용하는 캐비티(cavity)가 형성되어 있고, 반도체 광소자 칩에 전원 공급을 위한 배선을 구비하는 세라믹 회로 기판을 준비하는 단계; 캐비티로 노출된 베이스 기판의 상면에 반도체 광소자 칩이 구비되도록 반도체 광소자 칩 및 세라믹 회로 기판을 베이스 기판에 접합하는 단계; 그리고 캐비티에 반도에 발광소자를 보호하는 봉지재를 형성하는 단계;를 포함하는 것을 특징으로 하는 반도체 광소자의 제조 방법에 관한 것이다.

Description

반도체 광소자 및 이의 제조 방법{SEMICONDUCTOR OPTICAL DEVICE AND METHOD OF MANUFACTURING THE SAME}
본 개시(Disclosure)는 전체적으로 반도체 광소자 및 이의 제조 방법에 관한 것으로, 특히 방열 효율이 향상된 반도체 광소자 및 이의 제조 방법에 관한 것이다.
반도체 광소자는 반도체(GaN, GaAs, InP 등) 소자로서 발광소자(LD, LED)와 수광소자(PD) 등을 말하며, 3족 질화물 반도체 발광소자를 예로 들 수 있다. 3족 질화물 반도체는 Al(x)Ga(y)In(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)로 된 화합물로 이루어진다. 이외에도 적색 발광에 사용되는 GaAs계 반도체 발광소자 등을 예로 들 수 있다.
여기서는, 본 개시에 관한 배경기술이 제공되며, 이들이 반드시 공지기술을 의미하는 것은 아니다(This section provides background information related to the present disclosure which is not necessarily prior art).
발광 다이오드(LED; light emitting diode)는 조명용 광원 등 다양하게 사용되고 있다. 예를 들어, 발광 다이오드를 프린트 기판에 실장한 조명 등이 사용되며, 최근, 출력이 크고, 휘도가 높은 조명 등이 필요해지고, 더욱 많은 발광 다이오드 소자를 프린트 기판에 실장하는 조명 등이 개발되고 있다.
그러나 출력을 크게 하고, 휘도를 높게 해가면 발광 다이오드의 발열에 의해 발광 다이오드 자체의 발광 효율이 떨어지고, 발광 다이오드를 밀봉하는 밀봉 수지나, 발광 다이오드와 기판에 설치된 전극을 전기적으로 접속하는 도전 재료 등이 열에 의해 열화되는 일이 발생한다. 특히, 최근 개발된 청색 발광 다이오드를 이용하여 백색 발광시킬 때에는 종래의 적색 발광 다이오드에 비해 출력광의 에너지가 높고, 밀봉 수지가 보다 단시간에 열화되어 착색되게 되는 문제가 있다. 상기와 같은 문제를 해결하기 위해, 열을 더욱 잘 방산시킬 수 있는 구조가 연구되고 있다.
도 1은 미국 등록특허공보 제8,373,195호에 개시된 발광 다이오드 구조의 일 예로서, 활성층(310)이 형성되는 기판(320)이 본딩층(330)에 의해 전극(341)에 부착되어 있다. 전극은 알루미늄 나이트라이드(AlN) 또는 알루미나(Al2O3)로 이루어진 세라믹 케이스(360)에 의해 지지가 되며, 세라믹 케이스(360)는 열전달층(371)-본딩층(331)-열전달층(372)-절연층(380)에 의해 히트싱크(390)와 결합되어 있다. 그러나 이러한 방열 구조에 의하면 히트싱크와 발광 다이오드 사이에 세라믹 케이스, 열전달층(371)-본딩층(331)-열전달층(372)-절연층(380)과 같이 다수의 층이 구비되어서 방열 효율을 향상하는 데에 한계가 있다.
도 2는 일본 공개특허공보 제2003-347600에 개시된 발광 다이오드 소자 구조의 일 예로서, 절연성을 갖고, 특정한 열전도율을 갖는 세라믹 기판의 표면에 경사진 오목부를 형성하는 동시에, 오목부의 바닥면에 광원이 되는 발광 다이오드 소자를 실장하여 이루어지는 발광 다이오드 소자가 개시되어 있다. 이 발광 다이오드 실장 기판에서는 발광 다이오드 실장 기판 전체가 절연성을 갖고 열전도성이 양호한 세라믹으로 구성되어 있음으로써 절연성을 확보하면서 열방산성을 높게 할 수 있다고 설명되어있다. 그러나 이러한 세라믹 기판도 히트싱크와 결합해야 하며, 결합을 위해 본딩층이 추가되는 등 히트싱크와 발광다이오드 사이에 여전히 세라믹 층이 구비되어 히트싱크로의 직접적 방열이 구현되지 못한다.
이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.
여기서는, 본 개시의 전체적인 요약(Summary)이 제공되며, 이것이 본 개시의 외연을 제한하는 것으로 이해되어서는 아니된다(This section provides a general summary of the disclosure and is not a comprehensive disclosure of its full scope or all of its features).
본 개시에 따른 일 태양에 의하면(According to one aspect of the present disclosure), 반도체 광소자의 제조 방법에 있어서, 반도체 광소자 칩을 수용하는 캐비티(cavity)가 형성되어 있고, 반도체 광소자 칩에 전원 공급을 위한 배선을 구비하는 세라믹 회로 기판을 준비하는 단계; 캐비티로 노출된 베이스 기판의 상면에 반도체 광소자 칩이 구비되도록 반도체 광소자 칩 및 세라믹 회로 기판을 베이스 기판에 접합하는 단계; 그리고 캐비티에 반도에 발광소자를 보호하는 봉지재를 형성하는 단계;를 포함하는 것을 특징으로 하는 반도체 광소자의 제조 방법이 제공된다.
본 개시에 따른 다른 하나의 태양에 의하면(According to another aspect of the present disclosure), 반도체 광소자에 있어서, 베이스 기판; 베이스 기판에 실장된 반도체 광소자 칩; 베이스 기판에 구비되는 세라믹 회로 기판;으로서, 반도체 광소자 칩을 수용하는 캐비티(cavity)가 형성되어 베이스 기판에 접합된 세라믹 기판 그리고 세라믹 기판에 형성된 전원 공급을 위한 배선을 구비하는 세라믹 회로 기판; 그리고 캐비티를 채워 반도체 광소자 칩을 보호하는 봉지재;를 포함하는 것을 특징으로 하는 반도체 광소자가 제공된다.
이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.
도 1은 미국 등록특허공보 제8,373,195호에 개시된 발광 다이오드 구조의 일 예를 나타내는 도면,
도 2는 일본 공개특허공보 제2003-347600에 개시된 발광 다이오드 소자 구조의 일 예를 나타내는 도면,
도 3은 본 개시에 따른 반도체 광소자의 제조 방법의 일 예를 설명하는 순서도,
도 4는 본 개시에 따른 반도체 광소자의 일 예를 나타내는 도면,
도 5는 본 개시에 따른 반도체 광소자의 다른 예를 나타내는 도면,
도 6은 베이스 기판에 접착제 패턴을 형성하는 방법의 일 예를 설명하는 도면,
도 7은 반도체 광소자 칩을 베이스 기판에 실장하는 방법의 일 예를 설명하는 도면,
도 8은 반도체 광소자 칩의 일 예를 나타내는 도면,
도 9는 수직형 반도체 광소자 칩을 사용한 일 예를 설명하는 도면,
도 10은 세라믹 회로 기판을 베이스 기판에 접합하는 방법의 일 예를 설명하는 도면,
도 11은 반도체 광소자 칩 및 세라믹 회로 기판의 실장 순서를 달리한 예를 설명하는 도면,
도 12는 세라믹 회로 기판의 제조 방법의 일 예를 설명하는 도면,
도 13은 본 개시에 따른 반도체 광소자의 세라믹 회로 기판의 다른 예를 나타내는 도면,
도 14 및 도 15는 본 개시에 따른 반도체 광소자의 또 다른 예들을 설명하는 도면들,
도 16은 본 개시에 따른 반도체 광소자의 또 다른 예들을 설명하는 도면,
도 17은 본 개시에 따른 반도체 광소자의 또 다른 예를 설명하는 도면.
이하, 본 개시를 첨부된 도면을 참고로 하여 자세하게 설명한다(The present disclosure will now be described in detail with reference to the accompanying drawing(s)).
도 3은 본 개시에 따른 반도체 광소자의 제조 방법의 일 예를 설명하는 순서도로서, 반도체 광소자의 제조 방법에서, 먼저, 반도체 광소자 칩을 수용하는 캐비티(cavity)가 형성되어 있고, 반도체 광소자 칩에 전원 공급을 위한 배선을 구비하는 세라믹 회로 기판을 준비한다. 이후, 캐비티로 노출된 베이스 기판의 상면에 반도체 광소자 칩이 구비되도록 반도체 광소자 칩 및 세라믹 회로 기판을 베이스 기판에 접합한다. 마지막으로 캐비티에 발광소자를 보호하는 봉지재를 형성한다. 예를 들어, 연질의(flexible) 세라믹 시트에 캐비티를 형성한 후에(S11), 캐비티가 형성된 세라믹 시트를 소성하여 경화한다(S21). 이후, 소성된 세라믹 시트에 배선을 형성한다(S31). 다음으로, 베이스 기판 위에 접착제 패턴을 형성하고(S41), 반도체 광소자 칩을 접착제 패턴 위에 실장한다(S51). 이후, 캐비티로 반도체 광소자 칩이 노출되도록 세라믹 회로 기판을 베이스 기판에 접합하고(S61), 세라믹 회로 기판의 배선과 반도체 광소자 칩을 와이어로 연결한(S71)한 이후에 캐비티에 봉지재를 형성하여(S81) 반도체 광소자를 제조한다.
도 4는 본 개시에 따른 반도체 광소자의 일 예를 나타내는 도면으로서, 본 예에 따른 반도체 광소자는 베이스 기판(110), 베이스 기판(110)에 실장된 반도체 광소자 칩(130) 및 베이스 기판(110)에 구비된 세라믹 회로 기판(170)을 포함한다. 세라믹 회로 기판(170)은 세라믹 기판(150) 및 배선(160)을 포함한다. 세라믹 기판(150)은 반도체 광소자 칩(130)에 대응하는 부분에 상하로 개구된 캐비티가 형성되어 있고 베이스 기판(110)에 접합된다. 배선(160)은 세라믹 기판(150)에 형성되어 반도체 광소자 칩(130)에 전원을 공급한다. 반도체 광소자 칩(130)은 세라믹 회로 기판(170)의 배선(160)과 와이어(181)에 의해 전기적으로 연결된다. 베이스 기판(110)에는 조명 기구 등 외부 기구물에 결합을 위한 체결용 홀(111)이 형성되어 있다. 봉지재(141)는 캐비티를 채워 반도체 광소자 칩(130)을 보호하며, 수지 및 수지에 분산된 형광체를 포함할 수 있다. 봉지재는 각 캐비티 마다 구비될 수 있으며, 봉지재를 잘 담도록 세라믹 기판에 형성된 캐비티의 상면에 단턱부가 형성될 수 있다.
도 5는 본 개시에 따른 반도체 광소자의 다른 예를 나타내는 도면으로서, 봉지재(141)는 복수의 캐비티를 전체적으로 함께 채우도록 형성되어 있다. 봉지재를 잘 담도록 세라믹 기판에 형성된 가장자리 측 캐비티의 상면에 단턱부가 형성될 수 있다.
본 개시에 따른 반도체 광소자 및 이의 제조 방법에 의하면, 반도체 광소자 칩이 캐비티로 노출된 금속 재질의 베이스 기판에 직접 실장되어 방열 효율이 현저히 좋아진다. 또한, 세라믹 회로 기판은 반도체 광소자 칩을 수용하는 캐비티를 제공하므로, 반도체 광소자 칩을 수용하는 몰드 반사컵을 대체할 수 있다. 또한, 세라믹 회로 기판은 반도체 광소자에 전원을 공급하는 배선을 구비한다. 따라서 세라믹 회로 기판은 반도체 광소자 칩이 베이스 기판에 직접 실장될 수 있는 구조를 구비하면서, 반도체 광소자 칩을 보호하는 봉지재가 구비되는 캐비티를 제공하며, 전원 공급용 배선까지 구비하여 다중 기능을 할 수 있다. 또한, 세라믹 기판은 캐비티를 형성할 정도로 충분한 높이를 가지므로 내전압 특성이 좋고 ESD 보호 능력도 좋은 장점이 있다.
한편, 본 개시에 따른 반도체 광소자 및 이의 제조 방법에 의하면, 요구되는 두께로 처음부터 제작된 연성의(flexible 또는 deformable) 세라믹 시트(예: 그린 시트)를 바로 소성하여, 세라믹 기판(150)이 제조된다. 즉 두꺼운 세라믹 기판(150)을 갈아내는(polishing) 공정을 하지 않고 세라믹 기판(150)이 제조된다. 따라서 연성의 세라믹 시트(예: 155; 도 12a 참조)의 최초 두께를 도 4 및 도 5와 같이 반도체 광소자 칩을 수용하는 캐비티를 형성할 만한 두께로 선택하면 폴리싱과 같은 추가적 공정 없이 세라믹 기판을 제조할 수 있다. 따라서, 통상적으로 두꺼운 세라믹 판을 폴리싱하여 두께가 감소된 세라믹 기판을 형성하는 방법에 비하여 비용이나 공정시간 등의 면에서 비용이 저렴하고 간편하다. 또한, 연성의 세라믹 시트로부터 직접적으로 세라믹 기판(150)이 형성되므로 연성의 세라믹 시트에 캐비티(예: 151; 도 12c 참조)나 홈 등을 형성하고 소성하면 세라믹 기판(150)에 캐비티나 홈 등이 형성된다. 따라서 캐비티 형성을 위해 연성의 세라믹 시트를 가공하면 되므로 편한 점이 있다.
예를 들어, 통상적인 세라믹 기판은 500um 정도의 판으로 형성되며, 폴리싱 공정 등을 거쳐 원하는 두께로 만들어진다. 그러나 공정비용이 비싸고 시간이 오래 걸린다. 이와 다르게, 본 예에 따른 세라믹 기판(150)은 500um 이하로 형성되는 것이 바람직하며, 반도체 광소자 칩(130)의 높이가 보통 150um 정도이므로 반도체 광소자 칩(130)을 수용하도록 캐비티를 형성하더라도 세라믹 기판은 얇게 형성될 수 있다. 이와 같이 얇은 세라믹 시트를 소성하면 깨짐 등이 잘 발생하는 것으로 알려져 있는데, 본 발명자들은 얇은 세라믹 시트를 깨짐이 없이 소성하는 방법을 창안하였다. 이에 대해서는 더 후술된다.
도 6 내지 도 12는 본 개시에 따른 반도체 광소자의 제조 방법의 일 예를 설명하는 도면들이다. 반도체 광소자의 제조 방법에서, 먼저, 세라믹 회로 기판(170)을 준비한다. 세라믹 회로 기판(170)은 복수의 캐비티가 형성된 세라믹 기판(150)과 세라믹 기판(150)의 상면에 패터닝된 배선(160)을 포함한다(도 11d 참조). 세라믹 회로 기판(170)에 대서해서는 더 후술된다.
도 6은 베이스 기판(110)에 접착제 패턴(191, 192)을 형성하는 방법의 일 예를 설명하는 도면으로서, 도 6a에 제시된 바와 같은 베이스 기판(110) 위에 도 6b에 도시된 바와 같이 접착제 패턴(191, 192)을 형성한다. 베이스 기판(110)으로는 알루미늄 또는 구리 기판이 사용될 수 있다. 예를 들어, 접착제 패턴(191, 192)은 도전성 페이스트(예: Ag paste)를 세라믹 회로 기판(170)의 복수의 캐비티(151; 도 12c 참조) 및 세라믹 회로 기판(170)의 적어도 일부에 대응하도록 코딩하는 방법, 예를 들어, 베이스 기판(110) 위에 스크린 프린팅하여 형성된다. 일 예로, 도 6b에서 접착제 패턴(191, 192)은 복수의 반도체 광소자에 대응하는 복수의 섬 형상의 패턴(191)과 세라믹 회로 기판(170)에 대응하는 띠 형상의 접착제 패턴(192) 및 전극 소켓 고정용 접착제 패턴이 형성되어 있다. 금속 재질의 베이스 기판(110)과 반도체 광소자를 접합하는 은 페이스트(Ag paste) 및 세라믹 기판(150)을 접합하는 은 페이스트가 사용될 수 있다. 베이스 기판(110)에는 조명 기구 등에 결합을 위한 체결홀(111)이 형성될 수 있다(도 6a 참조). 세라믹 기판(150)의 하면과 베이스 기판(110)의 상면에 은 페이스트를 모두 형성하거나 어느 하나에만 형성될 수도 있다. 은 페이스트는 열 전도도가 1W/mK 이상으로서 일반적인 열전도 접착제보다 열 전도도는 100배가량 높다.
도 7은 반도체 광소자 칩(130)을 베이스 기판(110)에 실장하는 방법의 일 예를 설명하는 도면으로서, 계속해서, 도 7a에 제시된 바와 같이, 반도체 광소자 칩(130)을 접착제 패턴(191) 위에 실장(mounting)한다. 예를 들어, 반도체 광소자칩의 양극 및 음극을 와이어(181) 본딩 및 직렬 또는 병렬 연결 방식에 맞추어 정렬(align)하고, 접착제 패턴(191)에 실장한다. 예를 들어 COB LED mounting 장비를 사용할 수 있다. 복수의 반도체 광소자 칩(130)이 섬 형상의 접착제 패턴(191)에 각각 실장되며, 금속 기판(110; 베이스 기판)에 직접 실장된다. 따라서, 본 예에서는 베이스 기판(110)이 방열을 위한 히트싱크가 될 수 있으므로 COH(chip on heatsink) 방식의 실장이 이루어진다(도 7b 참조). 본 예는 베이스 기판(110)은 방열을 위한 금속 기판인 것이 바람직하며, 세라믹 회로 기판(170)에 배선(160) 등이 형성되지만, 금속 재질의 베이스 기판(110)에 배선(160) 등이 추가로 구비되는 것을 배제하는 것은 아니다.
도 8은 반도체 광소자 칩(130)의 일 예를 나타내는 도면으로서, 3족 질화물 반도체 발광소자가 예시되어 있다. 3족 질화물 반도체 발광소자는 성장 기판(100) 위에 성장되며 제1 도전성을 제1 반도체층(300; 예: Si 도핑된 GaN), 제1 반도체층(300) 위에 성장되며 전자와 정공의 재결합을 이용하여 빛을 생성하는 활성층(400; 예: InGaN/(In)GaN 다중양자우물구조), 활성층(400) 위에 성장되며 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(500; 예: Mg 도핑된 GaN), 제2 반도체층(500) 위에 형성되는 전극(700), 제2 반도체층(500)과 활성층(400)이 메사식각되어 노출된 제1 반도체층(300) 위에 형성되는 전극(800), 그리고 보호막(900)을 포함한다. 보호막(900)은 이산화규소와 같은 물질로 형성되며, 생략될 수도 있다. 바람직하게는, 반도체층(300,400,500)의 막질 향상을 위한 버퍼층(200)과, 원활한 전류 확산을 위한 전류 확산 전극(600; 예: ITO)이 구비된다. 제1 반도체층(300; 예: Si 도핑된 GaN)과 제2 반도체층(500; 예: Mg 도핑된 GaN)의 위치는 바뀔 수 있다. 성장 기판(100)은 반도체층(300,400,500)이 성장가능하다면 특별히 제한되지 않으며, 반도체층(300,400,500)을 이루는 물질을 고려하여 선택되며, 예를 들어, Si, SiC, GaAs, Al2O3, ZnO로 이루어질 수 있다. 반도체층(300,400,500)이 3족 질화물 반도체로 이루어지는 경우에, 사파이어(Al2O3) 기판이 주로 사용되고 있다.
도 8에 제시된 예와 같이 반도체 광소자 칩(130)의 기판이 절연성 기판(예: 사파이어 기판)이 사용되는 경우, 금속 재질의 베이스 기판(110)과 반도체 광소자 칩(130)이 절연된다. 본 개시에 따른 반도체 광소자 및 이의 제조 방법은 도 8에 예시된 것과 같은 레터럴 칩에 한정되지 않으며, 수직형 반도체 광소자 칩(137; 도 9 참조)도 비도전성 페이스트(193)를 베이스 기판(110)에 형성하고 비도전성 페이스트(193) 위에 금속층(195)을 형성하고, 금속층(195) 위에 수직형 반도체 광소자 칩(137)을 실장할 수 있다(도 9 참조). 이에 더하여 플립칩도 충분히 적용될 수 있다.
도 10은 세라믹 회로 기판(170)을 베이스 기판(110)에 접합하는 방법의 일 예를 설명하는 도면으로서, 계속해서, 도 10a에 제시된 바와 같이 준비된 세라믹 회로 기판(170)을 접착제 패턴(191, 192)이 형성된 베이스 기판(110)과 접합한다. 이때, 도 10b에 제시된 바와 같이, 세라믹 회로 기판(170)의 캐비티(151)로 반도체 광소자 칩(130)이 노출되도록 접착제 패턴(191, 192)에 의해 세라믹 회로 기판(170)을 베이스 기판(110)에 접착한다.
여기서 베이스 기판(110)과 복수의 반도체 광소자의 접합, 세라믹 회로 기판(170)의 접합은 예를 들어, 150℃~300℃에서 수행되며, 일괄 공정으로 또는 연속으로 진행될 수 있지만, 각각 별개의 공정으로 진행되는 것도 가능하다. 이때, 상기 접합 공정 온도 150℃~300℃에서 세라믹 기판(150)에 코팅된 배선(160; 예: 반도체 광소자 전극용 Ag)이 경화될 수 있다. 세라믹 기판(150)에 코팅된 배선(160)이 베이스 기판(110)과의 접합 전에 세라믹 기판(150)에 코팅된 상태에서 경화 공정이 수행될 수도 있지만, 베이스 기판(110)에 세라믹 회로 기판(170)을 접합하는 공정에서 배선(160)이 경화는 방법도 가능하다. 이 경우, 금속 기판인 베이스 기판(110)이 세라믹 회로 기판(170)의 휨을 방지하는 효과도 있어서 오히려 더 바람직할 수 있다.
이후, 도 10c에 제시된 바와 같이 세라믹 회로 기판(170)의 배선(160)과 반도체 광소자 칩(130)의 전극(예: 700, 800; 도 8 참조)을 와이어(181)로 연결하는 와이어 본딩 공정을 수행한다. 일 예로 세라믹 기판(150)의 가장자리로 음극 배선과 양극 배선이 형성되어 있고, 3개의 반도체 광소자 칩(130)이 와이어(181)에 의해 서로 직렬연결되어 있고, 와이어(181)에 의해 음극 배선 및 양극 배선에 연결된다. 이러한 3개의 직렬연결된 반도체 광소자 칩(130)의 복수 세트가 서로 병렬연결되어 있다.
도 11은 반도체 광소자 칩 및 세라믹 회로 기판의 실장 순서를 달리한 예를 설명하는 도면으로서, 도 11a에 제시된 바와 같이, 베이스 기판(110)에 세라믹 회로 기판(170)을 먼저 접합하고, 도 11b에 제시된 바와 같이, 세라믹 회로 기판(170)의 복수의 캐비티(151)로 노출된 접착제 패턴(191) 위에 반도체 광소자를 실장하는 방법도 고려할 수 있다.
이와 같이 와이어 본딩 공정을 한 이후에, 복수의 캐비티 각각에(도 4 참조) 또는 복수의 캐비티(151; 도 12d 참조) 전체를 덮도록(도 5 참조) 봉지재를 형성한다. 봉지재는 수지 및 수지에 분산된 형광체를 포함할 수 있다. 수지는 특별히 한정되지 않지만, 에폭시 수지 및 실리콘 수지 등을 들 수 있다. 반도체 광소자 칩(130)은 적색칩, 녹색칩 및 청색칩 어느 것이라도 좋다. 캐비티(151)에는 1개의 반도체 광소자 칩(130)이 구비되는 경우뿐만 아니라 2개 이상이 구비될 수 있다. 예를 들어, 적색칩, 녹색칩 및 청색칩 3개가 삼각형의 각 꼭지점에 위치하도록 하나의 캐비티(151)에 구비될 수도 있다. 봉지재는 최종적으로 요구되는 시인되는 광의 색상에 따라 형광체를 포함한다. 형광체는 반도체 광소자 칩(130)이 내는 광색과 조합으로 원하는 광색이 나오도록 선택된다. 예를 들어, 청색칩이 캐비티에 구비되고, 황색 형광체를 사용하면 청색과 황색의 혼색에 의해 백색광이 시인된다. 황색 형광체로서는, 예를 들어 YAG 형광체, TAG 형광체, 설파이드 형광체 및 니트라이드 형광체 등을 들 수 있다. 이외에도 필요에 따라 적색 형광체 및 청색 형광체 등을 사용할 수 있다. 봉지재 위에 렌즈를 추가로 구비하는 것도 고려할 수 있다. 예를 들어, 각 캐비티에 봉지재가 구비된 경우, 각 봉지재 위에 렌즈를 추가로 구비하면 구비하지 않은 경우에 비해 휘도를 향상시킬 수 있다(예: 무효광을 집광할 수 있음). 또한, 구비하지 않은 경우에 비해 렌즈 형상에 따라서 보다 광각 또는 보다 협각(지향성)의 반도체 광소자를 제조할 수 있다.
그 결과 도 4 및 도 5에 예시된 바와 같은 반도체 광소자가 제조된다.
도 12는 세라믹 회로 기판(170)의 제조 방법의 일 예를 설명하는 도면으로서, 먼저, 연성의 세라믹 시트(155)를 형성한다. 세라믹의 종류는 특별히 한정되지 않고, 알루미나(Al2O3), 질화알루미늄(AlN), 탄화규소(SiC) 및 질화규소(SiN) 등을 예로 들 수 있다. 이러한 세라믹 분말에 용매, 유기 바인더 및 분산제 등을 배합하여 슬러리를 조제하고, 이 슬러리를 이용하여 세라믹 시트(155)를 제작한다(도 12a 참조).
이후, 연성의 세라믹 시트(155)에 구멍 형성 공정에 의해 복수의 캐비티(151)를 형성한다. 여기서 연성의 세라믹 시트(155)는 형상이 변형이 비교적 자유롭고 캐비티(151)나 홈 등의 형성 공정에 적합하도록 말랑 말랑한 상태이다. 구멍 형성 공정으로는 펀칭(5), 드릴, 스폿 페이싱, 레이저 가공 등의 방법이 사용될 수 있다. 본 예에서는 비용이 저렴하고 공정이 간편한 펀칭 공정에 의해(도 12b 참조) 세라믹 시트(155)에 복수의 캐비티(151)가 형성된다. 캐비티(151)의 평면 형상은 특별히 한정되지 않고, 원형, 타원형 및 삼각형, 사각형 및 육각형 등의 다각형으로 할 수 있다. 또한, 캐비티(151)의 폭 또는 직경 방향 최대 치수는, 특별히 한정되지 않고, 실장되는 반도체 광소자 칩(130)의 크기, 반도체 광소자 칩(130)과 세라믹 기판(150) 사이 필요한 간격 등에 의해 설정할 수 있다. 또한, 캐비티(151)의 단면, 즉 캐비티(151)로 인한 세라믹 시트(155)의 면이 경사면(예: 157; 도 16 참조)이 되도록 형성하는 것도 가능하다. 또는, 세라믹 슬러리로 연성의 세라믹 시트(155)를 형성할 때 일정한 틀을 사용하여 캐비티(151)로 인한 세라믹 시트(155)의 면이 단차면 또는 경사면을 구비하도록 형성할 수도 있다(도 4 및 도 5 참조).
이후, 캐비티(151)가 형성된 연성의 세라믹 시트(155)를 탈지하고, 계속해서 소정의 온도로 소성함으로써 세라믹 기판(150)을 형성한다(도 12c 참조). 예를 들어, 복수의 캐비티(151)가 형성된 세라믹 시트(155)를 오븐 등에 넣어 소성한다. 그 결과, 소성 공정에 의해 알루미나 등 세라믹을 고정하는 바인더 물질이나 용제가 날아가고 세라믹 시트(155)보다 약간 축소된 딱딱한 세라믹 기판(150)이 형성된다.
통상적인 세라믹 시트(155)의 소성 온도는 보통 1500℃~1600℃ 정도이며, 1000 이하에서 저온동시소성세라믹(LTCC : Low Temperature Co-fired Ceramics) 또는 1000 이상 고온소결이 필요한 알루미나(Al2O3)와 같은 고온동시소성세라믹(HTCC : High Temperature Co-fired Ceramics) 기반기술을 적용하여 제작할 수 있다.
본 예에서, 세라믹 기판(150)의 두께는 캐비티 형성에 지장이 없는 한 필요에 따라 선택될 수 있다. 캐비티에 봉지재가 잘 담기기 위해서 반도체 광소자 칩(130)의 높이 이상으로 세라믹 기판(150)의 두께를 형성하더라도 종래에 세라믹 판을 폴리싱해야 하는 두께일 것이다. 본 예에서 세라믹 기판(150)은 연성의 세라믹 시트(155; 예: 그린 시트)를 소성한 후 폴리싱(polishing) 공정 없이 제조될 수 있다. 다만, 두께 감소를 위한 폴리싱이 아니라 표면을 매끄럽게 하기 위한 약간의 폴리싱 공정이 추가될 수도 있다. 세라믹 기판(150)의 두께는 500um 이하이며, 50um~100um 정도로 얇게 형성하는 것도 가능하다.
일반적으로 얇은 세라믹 시트(155)를 소성하여 깨짐 등의 불량이 없이 제조하는 것은 매우 어려운 것으로 알려져 있다. 얇은 세라믹 기판(150)을 제조 방법의 일 예로 종래에는 갈아내는(Lapping and Polishing) 방법으로 사용하는데, 본 예에서는 Tape casting 방법을 이용하여 연성의 세라믹 시트(155)를 사용하여 처음부터 얇게 세라믹 시트(155)를 만들어 사용하므로 캐비티(151) 형성 등 형상 가공이 용이하고, 상기 특별한 공정 온도에서 소성하여 깨짐 등의 불량을 방지하였다. 예를 들어, 연성의 세라믹 시트(155) 형성을 위해 알루미늄 파우더를 채우는 두께를 조절할 수 있는데, 얇게 하면 50um 두껍게는 500um 정도로 형성한다. 통상적으로는 세라믹 시트(155)를 얇게 형성하고 소성하면 거의 깨지는 불량이 발생한다. 따라서 종래에는 대체로 500um 정도로 두껍게 하고 갈아내는(polishing) 공정을 수행한다.
이와 다르게 본 예에서는 처음부터 그린 시트를 얇게 형성하고, 연성의 그린 시트에 캐비티(151)를 펀치로 쉽고 저렴한 방법으로 가공하며, 깨짐 방지를 위해 발견한 소성 온도에서 소성하여 세라믹 기판(150)이 제조된다. 본 발명자는 세라믹 기판(150)의 두께를 얇게 하면서 깨지지 않게 하기 위해 일반적인 소성 방법과는 다른 공정 조건을 발견하였다. 예를 들어, 알루미나 세라믹 시트(155)를 1500℃~1600℃에서 소성하며 깨짐이 없이 500um 이하, 또는, 50um~100um 정도로 얇은 세라믹 기판(150)을 형성할 수 있다.
예를 들어, Tape casting 기법을 이용한 박막형 세라믹 기판 제조 방법으로 기판의 두께가 100um 이하인 세라믹 기판을 개발 하였다. 세라믹 두께를 결정하는 요인으로는 세라믹 연성 시트 제조를 위한 균일한 슬러리 제조, 유기물과 무기물 조합에 따른 세라믹 박막의 강도 및 소결 후 결정립의 크기가 있다. Basket Mil 장비를 이용하여 슬러리 점도를 초기값 부터 800 mPa.s 까지 증가시키면서 세라믹 연성 시트의 두께가 슬러리 점도 증가에 따라 세라믹 기판의 두께가 감소함을 알 수 있다. 슬러리 점도가 증가할 경우 Basket Mil 블레이드 gap에 분포되는 슬러리의 무게 증가로 인하여 슬러리 양의 감소를 유발한다. 이 결과를 통해 높은 점도의 슬러리는 세라믹 기판의 두께를 감소함을 알 수 있다. 또한 30um 크기의 슬러리 입자를 사용하여 분산 시간에 따른 세라믹 기판 두께 변화를 볼 때 슬러리 분산 시간이 24시간 이상에서 점진적으로 감소하면서 10시간 이내 범위에서 유전체 분산성 향상으로 세라믹 기판의 표면이 향상 되었고 표면은 0.1um 이하의 거칠기를 가지며 LED PKG 적용시 조도가 향상 되었다. 표면 거칠기 측정은 PSIA사의 Scanning probe microscope를 이용하여 non-contact mode로 20 x 20um2 영역을 스캔하였다. 기존의 1mm 세라믹 기판과 비교한 결과 1mm 세라믹 2.044um에서 새로 제작된 세라믹 기판의 경우 1.060 μm로 향상된 결과를 확인 하였다.
이와 같이 원하는 두께의 단일 세라믹 시트(155)를 상기 공정 온도에서 소성함으로써 깨지는 등의 불량을 극소화하여 또는 방지하여 세라믹 기판(150)을 형성한다. 따라서, 두께를 줄이기 위해 두꺼운 세라믹 판을 폴리싱하는 공정이 생략되어 공정이 간편하고 비용이 저렴하다. 또한, 소성 전의 세라믹 시트(155)는 연성 또는 연질이어서 펀칭 가공 등에 의해 캐비티(151)를 원하는 형상으로 가공하기가 용이하다. 캐비티(151)를 형성하기 위해 레이저를 사용하는 것보다 목각(예: 펀치)으로 형성하면 비용이 훨씬 절감된다.
한편, FR4 PCB나 메탈 PCB에 사용되는 절연물질층은 일반적으로 90um 이상으로 형성하기가 어려운 반면, 본 예에 따른 세라믹 기판(150)은 50um~500um까지 형성될 수 있어서 반도체 광소자 주변의 절연물질 벽을 높이 세우는데 더 유리하며, 내전압 특성이나 ESD 보호 능력이 더 우수하다. 또한, 세라믹 기판(150)의 두께를 반도체 광소자 칩(130)의 높이와 비슷하게 또는 이상으로 형성하면 캐비티(151)에 의한 세라믹 기판(150)의 면을 경사면으로 형성하기가 쉬워지며, 이러한 경사면을 반도체 광소자 칩(130)을 수용하는 캐비티의 반사면으로 이용할 수도 있다.
계속해서, 세라믹 기판(150) 위에 반도체 광소자 칩(130)에 전원 또는 전기적 신호 전달을 위한 배선(160)을 형성한다. 전술한 바와 같이 세라믹 기판(150)은 처음부터, 연성의 세라믹 시트(155)부터 요구되는 두께로 형성된다. 따라서, 배선(160)은 세라믹 기판(150)의 두께 감소를 위한 폴리싱(polishing)을 하지 않고 세라믹 기판(150) 위에 배선(160)이 형성된다. 예를 들어, 도전성 물질(예: 반도체 광소자 칩용 Ag)를 코팅하는 방법, 또는, 메탈 파우더를 세라믹 기판(150) 상면에 도포한 다음 소성 공정을 수행함으로써 형성될 수 있다. 이외에도 배선(160) 형성 방법은 특별히 한정되지 않고, 도금법, 스퍼터링법, 금속박을 적층하는 방법 등 어느 것이라도 좋다. 배선(160)의 재질도 특별히 한정되지 않고, 구리 및 은 등을 이용할 수 있다. 또는, 도전성 물질 표면에 에칭 레지스트를 도포하고, 이를 마스크 패턴으로 이용하여 노광 및 식각하여 배선(160)을 형성할 수도 있다.
본 예에서 전술된 배선(160)은 세라믹 기판(150)에 도전성 물질로서 반도체 광소자 칩(130)의 전극용 금속(예 Ag)을 코팅하여 형성된다. 베이스 기판(110)에 세라믹 회로 기판(170)을 접합하는 공정은 150℃~300℃에서 수행될 수 있으며, 이 온도에서 세라믹 기판(150)에 코팅된 배선(160)의 열처리가 자연스럽게 수행된다. 이렇게 하면 베이스 기판(110)에 접합되지 않은 세라믹 회로 기판(170) 상태에서 배선(160)을 이루는 물질을 경화하는 경우 발생할 수 있는 세라믹 기판(150)의 휨 현상을 금속 기판인 베이스 기판(110)에 의해 방지할 수 있다.
한편, 세라믹 기판(150)이 금속 재질의 베이스 기판(110)과 접하게 되는 표면은 접합력 향상을 위해 거칠기가 없는 것이 좋을 수 있으며, 본 예에서는 전술한 바와 같이 고순도 알루미나 파우더를 이용하여 제작된 세라믹 기판(150)이 폴리싱 되지 않아도 요구되는 두께로 연성의 세라믹 시트(155)로부터 바로 만들었지만 표면 거칠기가 매우 낮은 기판이 제작되었다. 따라서, 베이스 기판(110)과의 접합에 더 유리할 수 있고 방열에도 도움이 될 수 있다. 또한, 배선(160) 형성을 위해 도전성 물질을 세라믹 기판(150) 위에 코팅하는 경우에도 접합력 향상에 더 좋을 수 있다.
도 13은 본 개시에 따른 반도체 광소자의 세라믹 회로 기판(170)의 다른 예를 나타내는 도면으로서, 세라믹 회로 기판(170)은 세라믹 기판(150)에 형성되어 반도체 광소자 칩(130)에 공급되는 전원을 제어하는 전기 소자(161) 그리고 세라믹 기판(150)에 형성되어 전기적 충격으로부터 반도체 광소자 칩(130)을 보호하는 보호 소자(163; 예: 제너다이오드, 서지 업서버 소자 등) 중 적어도 하나를 포함할 수 있다.
도 14 및 도 15는 본 개시에 따른 반도체 광소자의 또 다른 예들을 설명하는 도면들로서, 반도체 광소자는, 도 14에 제시된 바와 같이, 조명 기구 등 외부 기구의 판(117)에 베이스 기판(110)이 접하도록 결합될 수 있다. 예를 들어, 나사(15)가 베이스 기판(110)에 형성된 체결홀(111)을 통하여 외부 기구의 판(117)에 체결된다. 또는, 도 15에 도시된 바와 같이, 베이스 기판(110)은 방열핀(114)을 구비할 수 있으며, 방열핀(114)이 공기에 노출되도록 외부 고정물(17)에 고정될 수 있다. 이와 같이 반도체 광소자 칩(130)이 직접 실장된 베이스 기판(110)은 히트싱크로서 추가의 방열 부재가 필요없이 방열을 하므로 간편하다. 베이스 기판(110)은 전기 전도도가 높은 알루미늄(Al), 구리(Cu) 또는 마그네슘(Mg)등을 이용하여 다이캐스팅이나 압출을 통해 제작할 수 있다.
도 16은 본 개시에 따른 반도체 광소자의 또 다른 예들을 설명하는 도면으로서, 반도체 광소자는 개별적으로 분리되어 개별소자로 형성될 수 있다. 또한, 또한, 캐비티로 인한 세라믹 기판(150)의 면을 경사면(157)으로 형성하여 반사면이 되도록 할 수 있다.
도 17은 본 개시에 따른 반도체 광소자의 또 다른 예를 설명하는 도면으로서, 캐비티로 인한 세라믹 기판(150)의 면이 경사면으로 되어 있고 하측에서 반도체 광소자 칩(130) 측으로 약간 수평면을 이루고 있다. 배선은 세라믹 기판(150)의 상면으로부터 경사면을 따라 하측의 수평면까지 이어져 있다. 와이어는 하측의 수평면으로 이어진 배선과 연결된다. 따라서 와이어가 상대적으로 하측에 위치하여 봉지재가 와이어를 더 잘 덮을 수 있고, 와이어 보호에 도 더 유리할 수 있다. 또한, 경사면으로 이어진 배선을 반사율이 좋은 금속(예: Ag)로 형성하면, 반사층으로도 기능할 수 있어서 좋다. 베이스 기판은 히트싱크로서 방열핀(115)를 구비한다.
본 개시에 따른 반도체 광소자 및 이의 제조 방법에 의하면, 반도체 광소자 칩이 캐비티로 노출된 금속 재질의 베이스 기판에 직접 실장되어 방열 효율이 현저히 좋아진다. 또한, 세라믹 회로 기판은 반도체 광소자 칩을 수용하는 캐비티를 제공하므로, 반도체 광소자 칩을 수용하는 몰드 반사컵을 대체할 수 있다. 또한, 세라믹 회로 기판은 반도체 광소자에 전원을 공급하는 배선을 구비한다. 따라서 세라믹 회로 기판은 반도체 광소자 칩이 베이스 기판에 직접 실장될 수 있는 구조를 구비하면서, 반도체 광소자 칩을 보호하는 봉지재가 구비되는 캐비티를 제공하며, 전원 공급용 배선까지 구비하여 다중 기능을 할 수 있다. 또한, 세라믹 기판은 캐비티를 형성할 정도로 충분한 높이를 가지므로 내전압 특성이 좋고 ESD 보호 능력도 좋은 장점이 있다.
본 예에 따른 반도체 광소자 및 반도체 광소자의 제조 방법에 의하면, 금속 재질의 베이스 기판(110) 위에 반도체 광소자가 COH(chip on heatsink) 방식으로 실장되어 반도체 광소자와 히트싱크 사이에 재재되는 접착제 외에 추가되는 층이 없으므로 방열이 매우 효과적이다.
또한, 베이스 기판(110)을 조명 기구 등에 구비되는 히트싱크가 되로록 하여, 그대로 조명 기구에 장착할 수 있어서 조립이 간편하다.
또한, 연성의 세라믹 시트로부터 세라믹 기판(150)이 형성되며, 연성의 세라믹 시트에 개구 등 형상을 만드는 것이 쉽고, 세라믹 시트를 폴리싱 공정 없이 요구되는 두께로 처음부터 형성할 수 있어서 공정이 간편하고 비용이 저렴한 세라믹 기판(150)을 사용할 수 있다. 또한, 세라믹 기판(150)으로 인해 내전압 특성이 좋고, 전기적으로 안정된 구조를 가질 수 있다.
한편, 기판상에 실장된 칩에서 발생되는 열을 방출하기 위해 COH(Chip-ON-Heatsink) 기술이 사용되고 있는데, 히트싱크에 바로 패키지를 하기 위해서는 히트싱크에 전극 패턴 또는 배선 패턴을 형성하는 공정이 필요하다. 그러나 히트싱크 상에 반도체 광소자 칩과 전기적 신호를 전달할 수 있는 전극 패턴 또는 배선 패턴의 제작이 어려워서 상용화되기 어렵다. 본 개시에 따른 반도체 광소자 및 이의 제조 방법에 의하면, 세라믹 회로 기판에 의해 COH 구조를 달성하면서, 회로 배선 및 내전압 특성까지 구비할 수 있다.
이하 본 개시의 다양한 실시 형태에 대하여 설명한다.
(1) 반도체 광소자의 제조 방법에 있어서, 반도체 광소자 칩을 수용하는 캐비티(cavity)가 형성되어 있고, 반도체 광소자 칩에 전원 공급을 위한 배선을 구비하는 세라믹 회로 기판을 준비하는 단계; 캐비티로 노출된 베이스 기판의 상면에 반도체 광소자 칩이 구비되도록 반도체 광소자 칩 및 세라믹 회로 기판을 베이스 기판에 접합하는 단계; 그리고 캐비티에 반도에 발광소자를 보호하는 봉지재를 형성하는 단계;를 포함하는 것을 특징으로 하는 반도체 광소자의 제조 방법.
(2) 세라믹 회로 기판을 준비하는 단계는: 연질의(flexible) 세라믹 시트에 캐비티를 형성하는 과정; 캐비티가 형성된 세라믹 시트를 소성하는 과정; 그리고 소성된 세라믹 시트에 배선을 형성하는 과정;을 포함하는 것을 특징으로 하는 반도체 광소자의 제조 방법.
(3) 소성된 세라믹 시트의 두께는 반도체 광소자 칩의 높이 이상인 것을 특징으로 하는 반도체 광소자의 제조 방법.
(4) 소성된 세라믹 시트의 두께 감소를 위한 폴리싱(polishing)을 하지 않고 배선이 형성되는 것을 특징으로 하는 반도체 광소자의 제조 방법.
(5) 소성된 세라믹 시트의 두께는 50um~500um인 것을 특징으로 하는 반도체 광소자의 제조 방법.
(6) 소성하는 과정은 1500℃~1600℃ 에서 수행되는 것을 특징으로 하는 반도체 광소자의 제조 방법.
(7) 접합하는 단계 이후, 봉지재를 형성하는 단계 전에 세라믹 회로 기판의 배선과 반도체 광소자 칩을 와이어로 연결하는 단계;를 포함하는 것을 특징으로 하는 반도체 광소자의 제조 방법.
(8) 접합하는 단계는: 베이스 기판 위에 접착제 패턴을 형성하는 과정; 반도체 광소자 칩을 접착제 패턴 위에 실장하는 과정; 그리고 캐비티로 반도체 광소자 칩이 노출되도록 접착제 패턴에 의해 세라믹 회로 기판을 베이스 기판에 접착하는 과정;을 포함하는 것을 특징으로 하는 반도체 광소자의 제조 방법.
베이스 기판이 금속 기판이 아닌 통상의 PCB인 경우에도, 즉 본 개시에 따른 세라믹 회로기판과 통상의 PCB가 결합되는 실시예도 본 개시에 포함된다.
(9) 접합하는 단계는: 베이스 기판 위에 접착제 패턴을 형성하는 과정; 접착제 패턴에 의해 세라믹 회로 기판을 베이스 기판에 접착하는 과정; 그리고 캐비티로 노출된 접착제 패턴 위에 반도체 광소자 칩을 실장하는 과정;을 포함하는 것을 특징으로 하는 반도체 광소자의 제조 방법.
(10) 세라믹 회로 기판을 준비하는 단계는: 연질의 세라믹 시트에 복수의 캐비티를 형성하는 과정; 복수의 캐비티가 형성된 세라믹 시트를 소성하는 과정; 그리고 소성된 세라믹 시트에 배선을 형성하는 과정;을 포함하는 것을 특징으로 하는 반도체 광소자의 제조 방법.
(11) 캐비티를 형성하는 과정에서 펀칭 공정에 의해 연질의 세라믹 시트에 복수의 캐비티를 형성하는 것을 특징으로 하는 반도체 광소자의 제조 방법.
(12) 베이스 기판은 금속 기판이며, 접착제 패턴은 도전성 패이스트를 복수의 캐비티 및 세라믹 회로 기판의 적어도 일부에 대응하도록 금속 기판 위에 스크린 프린팅하여 형성되는 것을 특징으로 하는 반도체 광소자의 제조 방법.
(13) 반도체 광소자에 있어서, 베이스 기판; 베이스 기판에 실장된 반도체 광소자 칩; 베이스 기판에 구비되는 세라믹 회로 기판;으로서, 반도체 광소자 칩을 수용하는 캐비티(cavity)가 형성되어 베이스 기판에 접합된 세라믹 기판 그리고 세라믹 기판에 형성된 전원 공급을 위한 배선을 구비하는 세라믹 회로 기판; 그리고 캐비티를 채워 반도체 광소자 칩을 보호하는 봉지재;를 포함하는 것을 특징으로 하는 반도체 광소자.
반도체 광소자는 도 8에 예시된 것과 같이 레터럴 칩뿐만 아니라 플립칩도 가능하다. 예를 들어, 세라믹 기판의 개구의 내측으로 돌출되는 돌출부를 형성하고 돌출부의 높이가 세라믹 기판의 다른 부분보다 낮게 형성한다. 배선은 세라믹 기판의 상면으로부터 돌출부로 이어지도록 형성될 수 있고, 플립칩의 전극은 돌출부로 이어진 배선에 본딩될 수 있다. 이때 플립칩과 금속 기판이 접촉하도록 돌출부의 두께를 충분히 작게 하거나, 베이스 기판과 접촉하는 금속패드를 플립칩에 형성하면 플립칩도 COH 방식으로 베이스 기판에 실장하는 실시예도 본 개시에 포함된다.
(14) 세라믹 기판은 연성의(deformable) 세라믹 시트에 캐비티를 형성하고 소성하여 형성된 것을 특징으로 하는 반도체 광소자.
(15) 세라믹 기판의 두께는 반도체 광소자 칩의 높이 이상인 것을 특징으로 하는 반도체 광소자의 제조 방법.
(16) 캐비티로 인해 형성된 세라믹 기판의 면은 베이스 기판의 상면에 대해 경사면이 되는 것을 특징으로 하는 반도체 발광소자.
(17) 캐비티의 상면에는 봉지재가 구비되는 영역을 정해주는 단턱이 형성된 것을 특징으로 하는 반도체 발광소자.
(18) 세라믹 기판의 두께는 50um~500um인 것을 특징으로 하는 반도체 광소자.
(19) 베이스 기판은 금속 재질의 히트 싱크(heat sink)이며, 세라믹 기판에는 복수의 캐비티가 형성되며, 각 캐비티에는 반도체 광소자 칩이 베이스 기판에 도전성 패이스트에 의해 접합된 것을 특징으로 하는 반도체 광소자.
(20) 배선은 경사면으로 연장된 것을 특징으로 하는 반도체 광소자.
본 개시에 따른 하나의 반도체 광소자 및 이의 제조 방법에 의하면, 세라믹 회로 기판은 반도체 광소자 칩을 수용하는 캐비티를 제공하므로, 반도체 광소자 칩을 수용하는 몰드 반사컵을 대체할 수 있다.
또한, 반도체 광소자 칩이 금속 기판에 열전도성이 우수한 페이스트에 의해 직접 접합되므로 반도체 광소자 칩과 히트싱크 사이에 PCB가 개재되는 경우나, 절연층 및 금속층이 적층된 구조에 비하여 방열 효율이 현저히 향상된다.
또한, 세라믹 기판은 내전압 특성이 좋은 재질이므로 반도체 광소자의 내전압(withstand voltage) 특성이 향상되며, ESD에 매우 좋다.
또한, 연성의 세라믹 시트로부터 세라믹 기판이 형성되므로, 연성의 세라믹 시트에 캐비티 등 형상을 만드는 것이 자유롭고, 세라믹 시트를 폴리싱 공정 없이 요구되는 두께로 처음부터 형성할 수 있어서 공정이 간편하고 비용이 저렴한 세라믹 기판을 사용할 수 있다.
또한, 베이스 기판을 조명 기구 등에 구비되는 히트싱크로하여, 그대로 조명 기구에 장착할 수 있어서 조립이 간편하다.
110: 베이스 기판 130: 반도체 광소자 칩
150: 세라믹 기판 155: 연성의 세라믹 시트
160: 배선 170 : 세라믹 회로 기판
181: 와이어 191,192: 접착제 패턴

Claims (20)

  1. 반도체 광소자의 제조 방법에 있어서,
    반도체 광소자 칩을 수용하는 캐비티(cavity)가 형성되어 있고, 반도체 광소자 칩에 전원 공급을 위한 배선을 구비하는 세라믹 회로 기판을 준비하는 단계;
    캐비티로 노출된 베이스 기판의 상면에 반도체 광소자 칩이 구비되도록 반도체 광소자 칩 및 세라믹 회로 기판을 베이스 기판에 접합하는 단계; 그리고
    캐비티에 반도에 발광소자를 보호하는 봉지재를 형성하는 단계;를 포함하는 것을 특징으로 하는 반도체 광소자의 제조 방법.
  2. 청구항 1에 있어서,
    세라믹 회로 기판을 준비하는 단계는:
    연질의(flexible) 세라믹 시트에 캐비티를 형성하는 과정;
    캐비티가 형성된 세라믹 시트를 소성하는 과정; 그리고
    소성된 세라믹 시트에 배선을 형성하는 과정;을 포함하는 것을 특징으로 하는 반도체 광소자의 제조 방법.
  3. 청구항 2에 있어서,
    소성된 세라믹 시트의 두께는 반도체 광소자 칩의 높이 이상인 것을 특징으로 하는 반도체 광소자의 제조 방법.
  4. 청구항 2에 있어서,
    소성된 세라믹 시트의 두께 감소를 위한 폴리싱(polishing)을 하지 않고 배선이 형성되는 것을 특징으로 하는 반도체 광소자의 제조 방법.
  5. 청구항 2에 있어서,
    소성된 세라믹 시트의 두께는 50um~500um인 것을 특징으로 하는 반도체 광소자의 제조 방법.
  6. 청구항 2에 있어서,
    소성하는 과정은 1500℃~1600℃에서 수행되는 것을 특징으로 하는 반도체 광소자의 제조 방법.
  7. 청구항 1에 있어서,
    접합하는 단계 이후, 봉지재를 형성하는 단계 전에 세라믹 회로 기판의 배선과 반도체 광소자 칩을 와이어로 연결하는 단계;를 포함하는 것을 특징으로 하는 반도체 광소자의 제조 방법.
  8. 청구항 1에 있어서,
    접합하는 단계는:
    베이스 기판 위에 접착제 패턴을 형성하는 과정;
    반도체 광소자 칩을 접착제 패턴 위에 실장하는 과정; 그리고
    캐비티로 반도체 광소자 칩이 노출되도록 접착제 패턴에 의해 세라믹 회로 기판을 베이스 기판에 접착하는 과정;을 포함하는 것을 특징으로 하는 반도체 광소자의 제조 방법.
  9. 청구항 1에 있어서,
    접합하는 단계는:
    베이스 기판 위에 접착제 패턴을 형성하는 과정;
    접착제 패턴에 의해 세라믹 회로 기판을 베이스 기판에 접착하는 과정; 그리고
    캐비티로 노출된 접착제 패턴 위에 반도체 광소자 칩을 실장하는 과정;을 포함하는 것을 특징으로 하는 반도체 광소자의 제조 방법.
  10. 청구항 8 및 청구항 9 중 어느 하나의 항에 있어서,
    세라믹 회로 기판을 준비하는 단계는:
    연질의 세라믹 시트에 복수의 캐비티를 형성하는 과정;
    복수의 캐비티가 형성된 세라믹 시트를 소성하는 과정; 그리고
    소성된 세라믹 시트에 배선을 형성하는 과정;을 포함하는 것을 특징으로 하는 반도체 광소자의 제조 방법.
  11. 청구항 10에 있어서,
    캐비티를 형성하는 과정에서 펀칭 공정에 의해 연질의 세라믹 시트에 복수의 캐비티를 형성하는 것을 특징으로 하는 반도체 광소자의 제조 방법.
  12. 청구항 10에 있어서,
    베이스 기판은 금속 기판이며,
    접착제 패턴은 도전성 패이스트를 복수의 캐비티 및 세라믹 회로 기판의 적어도 일부에 대응하도록 금속 기판 위에 스크린 프린팅하여 형성되는 것을 특징으로 하는 반도체 광소자의 제조 방법.
  13. 반도체 광소자에 있어서,
    베이스 기판;
    베이스 기판에 실장된 반도체 광소자 칩;
    베이스 기판에 구비되는 세라믹 회로 기판;으로서, 반도체 광소자 칩을 수용하는 캐비티(cavity)가 형성되어 베이스 기판에 접합된 세라믹 기판 그리고 세라믹 기판에 형성된 전원 공급을 위한 배선을 구비하는 세라믹 회로 기판; 그리고
    캐비티를 채워 반도체 광소자 칩을 보호하는 봉지재;를 포함하는 것을 특징으로 하는 반도체 광소자.
  14. 청구항 13에 있어서,
    세라믹 기판은 연성의(deformable) 세라믹 시트에 캐비티를 형성하고 소성하여 형성된 것을 특징으로 하는 반도체 광소자.
  15. 청구항 13에 있어서,
    세라믹 기판의 두께는 반도체 광소자 칩의 높이 이상인 것을 특징으로 하는 반도체 광소자의 제조 방법.
  16. 청구항 13에 있어서,
    캐비티로 인해 형성된 세라믹 기판의 면은 베이스 기판의 상면에 대해 경사면이 되는 것을 특징으로 하는 반도체 발광소자.
  17. 청구항 13에 있어서,
    캐비티의 상면에는 봉지재가 구비되는 영역을 정해주는 단턱이 형성된 것을 특징으로 하는 반도체 발광소자.
  18. 청구항 13에 있어서,
    세라믹 기판의 두께는 50um~500um인 것을 특징으로 하는 반도체 광소자.
  19. 청구항 13에 있어서,
    베이스 기판은 금속 재질의 히트 싱크(heat sink)이며,
    세라믹 기판에는 복수의 캐비티가 형성되며,
    각 캐비티에는 반도체 광소자 칩이 베이스 기판에 도전성 패이스트에 의해 접합된 것을 특징으로 하는 반도체 광소자.
  20. 청구항 16에 있어서,
    배선은 경사면으로 연장된 것을 특징으로 하는 반도체 광소자.
KR1020140046808A 2014-04-18 2014-04-18 반도체 광소자 및 이의 제조 방법 KR20150121364A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140046808A KR20150121364A (ko) 2014-04-18 2014-04-18 반도체 광소자 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140046808A KR20150121364A (ko) 2014-04-18 2014-04-18 반도체 광소자 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR20150121364A true KR20150121364A (ko) 2015-10-29

Family

ID=54430371

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140046808A KR20150121364A (ko) 2014-04-18 2014-04-18 반도체 광소자 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR20150121364A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018074015A (ja) * 2016-10-31 2018-05-10 交和電気産業株式会社 照明装置モジュール
US10008648B2 (en) 2015-10-08 2018-06-26 Semicon Light Co., Ltd. Semiconductor light emitting device
US11038086B2 (en) 2016-03-07 2021-06-15 Semicon Light Co., Ltd. Semiconductor light-emitting element and manufacturing method therefor

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10008648B2 (en) 2015-10-08 2018-06-26 Semicon Light Co., Ltd. Semiconductor light emitting device
US11038086B2 (en) 2016-03-07 2021-06-15 Semicon Light Co., Ltd. Semiconductor light-emitting element and manufacturing method therefor
JP2018074015A (ja) * 2016-10-31 2018-05-10 交和電気産業株式会社 照明装置モジュール

Similar Documents

Publication Publication Date Title
US7687823B2 (en) Light-emitting apparatus and method of producing the same
EP1803164B1 (en) Luminescent light source, method for manufacturing the same, and light-emitting apparatus
KR100592508B1 (ko) 비콘 모양의 기판을 구비한 고출력 발광 다이오드 패키지
US7755099B2 (en) Light emitting device package
KR100634189B1 (ko) 박막형 발광 다이오드 패키지 및 그 제조 방법
TWI523273B (zh) 具有對比面之發光二極體封裝體
US7537359B2 (en) Substrate for mounting light-emitting element and light-emitting element module
US20110175512A1 (en) Light emitting diode and light source module having same
EP2803715B1 (en) Phosphor and light emitting device package including the same
US9214607B1 (en) Wire bonded light emitting diode (LED) components including reflective layer
JP2006054209A (ja) 発光装置
CN110611025A (zh) 光发射器封装件
KR20160017849A (ko) 고출력 발광 장치 및 그 제조 방법
KR102204273B1 (ko) 발광 다이오드 장치
KR100788931B1 (ko) 전자부품 패키지
US20160240745A1 (en) Light emitting device package
JP2008244421A (ja) 発光装置およびその製造方法
KR20150121364A (ko) 반도체 광소자 및 이의 제조 방법
KR101606818B1 (ko) 발광 소자 패키지, 백라이트 유닛, 조명 장치 및 발광 소자 패키지의 제조 방법
KR20080083377A (ko) 반도체 패키지의 제조방법
KR20060112837A (ko) 전자부품 패키지
US10038126B2 (en) Light-emitting device and power supply connector for light-emitting device
US20220005987A1 (en) Lens arrangements for light-emitting diode packages
JP4742761B2 (ja) 発光装置
KR20150121363A (ko) 반도체 광소자 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E601 Decision to refuse application