KR100788931B1

KR100788931B1 - 전자부품 패키지

Info

Publication number: KR100788931B1
Application number: KR1020060104817A
Authority: KR
Inventors: 조윤민; 박종원; 이영일
Original assignee: (주) 아모센스
Priority date: 2006-10-27
Filing date: 2006-10-27
Publication date: 2007-12-27

Abstract

열방출을 효과적으로 수행할 수 있도록 한 전자부품 패키지가 개시된다. 열방출 매체가 기판의 발광소자 실장영역의 하부에 그 발광소자 실장영역과 수직방향으로 이격되게 매입되면서 기판의 저면으로 노출된다. 그 발광소자 실장영역과 그 열방출 매체 사이에는 기판의 열전도율보다 높은 열전도율을 갖는 열경유 매체가 형성된다. 따라서, 기판에 효율적인 방열 구조를 채용함으로써 발광소자로부터 발생되는 열을 신속하게 방출하게 된다.

Description

전자부품 패키지{Electron components package}

도 1은 종래의 엘이디 패키지의 구조도이다.

도 2 및 도 3은 세라믹 기판을 이용한 종래의 엘이디 패키지의 단면도이다.

도 4 및 도 5는 도 2의 (b)의 엘이디 패키지와 도 3의 엘이디 패키지를 시뮬레이션한 결과도이다.

도 6은 본 발명의 전자부품 패키지의 제 1실시예를 나타낸 단면도이다.

도 7은 본 발명의 전자부품 패키지의 제 2실시예를 나타낸 단면도이다.

도 8은 본 발명의 전자부품 패키지의 제 3실시예를 나타낸 단면도이다.

도 9는 본 발명의 전자부품 패키지의 제 4실시예를 나타낸 단면도이다.

도 10은 도 9의 내부 전극의 일 예를 설명하기 위한 평면도이다.

도 11은 도 9의 내부 전극의 다른 예를 설명하기 위한 평면도이다.

도 12는 본 발명의 전자부품 패키지의 제 5실시예를 나타낸 단면도이다.

도 13은 도 6 내지 도 8에서의 문제점을 설명하기 위한 도면이다.

도 14는 본 발명의 전자부품 패키지의 제 6실시예를 나타낸 단면도이다.

도 15는 본 발명의 전자부품 패키지의 제 7실시예를 나타낸 단면도이다.

도 16은 본 발명의 전자부품 패키지의 제 8실시예를 나타낸 단면도이다.

도 17은 도 14의 전자부품 패키지와 제 15의 전자부품 패키지를 시뮬레이션 한 결과도이다.

도 18은 본 발명의 전자부품 패키지의 어느 한 실시예를 어레이시켰을 경우의 등가회로도이다.

도 19는 본 발명의 전자부품 패키지의 어느 한 실시예를 어레이시켰을 경우의 평면도이다.

도 20은 도 19에 도시된 LED소자의 어레이 형상을 변형하여 도시한 도면이다.

도 21은 도 19에서 3개의 LED소자가 어레이된 부분을 단면처리한 도면이다.

도 22는 도 21의 금속 핀의 변형예를 나타낸 도면이다.

도 23은 내부 회로 패턴의 구현을 설명하기 위한 도면이다.

< 도면의 주요부분에 대한 부호의 설명 >

32 : LED소자 34 : 애노드 전극

35 : 하부 세라믹 기판 36 : 캐소드 전극

38 : 열경유체 40 : 상부 세라믹 기판

42 : 와이어 44 : 반사판

46 : 서멀 슬러그 47 : 절연층

49 : 다이아몬드 슬러그 50, 50a, 50b, 50c : 비아 홀

52 : 제 1내부 전극 54 : 제 2내부 전극

110 : 셀 112 : 입력단

114 : 출력단 116 : 전도체

118 : 내부 댐 120 : 외부 댐

130 : 금속판 132 : 금속 핀

본 발명은 전자부품 패키지에 관한 것으로, 보다 상세하게는 열방출을 효과적으로 행하도록 한 전자부품 패키지에 관한 것이다.

발광다이오드(light emission diode, 이하, LED라 함)는 다양한 색을 구현할 수 있는 반도체 소자이다. 그 LED는 GaAs, AlGaAs, GaN, InGaN 및 AlGaInP 등의 화합물 반도체(compound semiconductor) 재료를 변경하여 발광원을 구성한다. 현재, 이와 같은 반도체 소자는 전자부품에 패키지형태로 많이 채택되고 있다.

일반적으로, LED소자의 특성을 결정하는 기준으로는 색 및 휘도, 휘도 세기의 범위 등이 있다. 이러한 LED소자의 특성은 1차적으로는 LED소자에 사용되고 있는 화합물 반도체 재료에 의해 결정된다. 그리고, 2차적으로는 칩을 실장하기 위한 패키지의 구조에 의해서도 큰 영향을 받는다.

도 1에는 전형적인 램프형 LED 패키지와 표면실장형 LED 패키지가 도시되어 있다.

도 1의 (a)에 도시된 램프형 LED 패키지(10)는 두 개의 리드 프레임(3a,3b)을 갖는다. 그 리드 프레임(3b)의 상부에는 컵형상의 금속 전극면이 형성된다. LED소자(5)가 그 리드 프레임(3b)의 상부에 실장된다. 그 램프형 LED 패키지(10)는 투명 몰딩 수지류로 이루어진 반구형 케이스(7)에 의해 패키징된다.

도 1의 (b)에 도시된 표면실장형 LED 패키지(20)는 몰딩 에폭시수지로 이루어진 패키지 몸체(11)를 구비한다. 그 패키지 몸체(11)는 소정의 경사각을 갖는 캐비티를 구비한다. 그 캐비티는 LED소자(15)를 실장시키기 위한 발광소자 실장영역에 상응하는 영역에 형성된다. LED소자(15)가 그 패키지 몸체(11)의 발광소자 실장영역에 실장된다. 그 LED소자(15)는 와이어(13)로 패턴 전극(미도시)과 연결된다.

그 램프형 LED 패키지(10)에서는, 케이스(7)가 렌즈역할을 하여 휘도의 분포를 조절한다. 그 휘도의 분포는 케이스(7)의 형태에 따라 보다 좁게 조절가능하다. 그 휘도의 분포를 좁게 조절하면 일정각에서 휘도를 높힐 수 있고 동시에 발광원으로부터 빛이 금속 전극면에서 반사되어 휘도의 세기를 증대시킬 수 있다.

이에 비해, 그 표면실장형 LED 패키지(20)에서는, 패키지에 의해 넓은 휘도의 분포를 가지며 그 휘도는 낮다. 이와 같이, 휘도와 휘도의 분포는 패키지 구조에 의해 큰 영향을 받는다. 몰딩 수지류를 이용하는 표면실장형 LED 패키지는 휘도를 높이기 위해 고출력 LED소자를 사용하면 몰딩 수지류의 열전도율이 매우 낮기 때문에 발열량이 증가하여 패키지에 악영향을 준다. 휘도를 높이기 위해 고출력의 LED소자를 장착하는 경우에는 몰딩 수지류의 열전도율보다 높은 열전도율을 갖는 세라믹 기판을 패키지용 기판으로 사용한다.

하지만, 그 세라믹 기판을 사용하는 LED 패키지는 몰딩 수지류를 이용한 표면실장형 LED 패키지와 같이 휘도 및 휘도의 분포 조정이 거의 불가능하다. 즉, 세라믹 기판은 재질의 특성상 수지 몰딩과 같은 사출성형공정을 취하지 못한다. 그 세라믹 기판은 펀칭, 적층, 절단공정 등에 의해 형성된다. 통상적으로, 그 세라믹 기판의 발광소자 실장영역은 펀칭에 의해 요홈 형상으로 형성되므로 그 발광소자 실장영역의 측면을 일정한 반사각을 갖도록 형성하는 것이 어렵다. 이를 도 2를 참조하여 설명한다.

도 2의 (a)는 세라믹 기판으로 형성된 종래 LED패키지의 단면도이다. LED 패키지(30)는 각각 복수개의 세라믹 시트가 적층된 구조를 갖는 두 개의 세라믹 기판(21, 22)으로 구성된다. 하부에 배치된 세라믹 기판(21)은 상면에 LED소자(25)의 실장영역을 가진다. 그 LED소자(25)에 와이어(27)로 연결된 전극(23)은 그 실장영역에서부터 양측면을 통해 하면까지 연장된다. 상부에 배치된 세라믹 기판(22)은 그 LED소자(25)의 실장영역을 둘러싸도록 소정의 캐비티가 형성되어 있다.

여기서, 그 LED소자(25)의 실장영역을 위한 캐비티는 펀칭이나 절단공정으로 형성되므로 도시된 바와 같이 절개면이 항상 수직으로 형성된다. 이러한 특성으로 인해 몰딩 수지류로 형성된 패키지와는 달리 절개면이 수직면이므로, 양질의 반사막을 형성하는 것은 불가능하다는 문제가 있다.

결국, 세라믹 기판을 이용한 LED 패키지는 LED소자의 실장영역의 넓이와 그 측벽을 이루는 기판높이의 조정을 통한 조절만이 가능할 뿐이다. 따라서, 사용자의 다양한 요구에 맞는 휘도와 휘도각분포를 갖는 LED 패키지를 제조하는데 어려움이 있어 왔다.

그렇지만, 이러한 세라믹 기판은 몰딩 수지류에 의한 기판에 비해 열전도성과 방열성이 우수하다. 그래서, 당 기술분야에서는 이러한 열전도성과 방열성이 우 수한 세라믹 기판을 패키지용 기판으로 사용한다. 그러면서, 제조공정상 필연적인 수직구조로 인한 휘도 및 휘도 각분포 조절의 곤란함을 극복할 수 있는 도 2의 (b)와 같은 형태의 발광다이오드용 반도체 패키지가 제시되었다.

현재, LED 패키지는 점차적으로 고휘도 및 고파워를 추구하는 추세이어서 소비 전력이 상승되고 있다. LED소자의 파워가 증가하게 되면 LED소자에서 발생되는 열 또한 증가하게 된다. 열 증가에 따라 LED소자에서 발생하는 열을 효과적으로 방출하는 것이 매우 중요한 펙터가 된다. 따라서, LED소자에서부터 최종 발열 부위까지의 열전달에 있어서 열 저항을 낮추는 것이 가장 중요하다.

그래서, 그 열 저항을 낮추기 위한 방법으로는 패키지 재료의 열 전도도를 향상시키는 것이 있다. 기존에는 기판의 재료가 플라스틱(열전도도 ~0.3W/mK), LTCC(열전도도 ~4W/mK), Al₂O₃(열전도도 ~20WmK) 등이었다. 그러나, 패키지 재료의 열 전도도를 향상시키기 위해 도 2의 (b)에서 하부 기판(21) 및 상부 기판(22)의 재료를 AlN과 같은 세라믹 재료로 대체하는 것이다. 그 AlN은 열전도도 및 강도가 우수하여 LED패키지 재료로 적용가능하다. 그러나, 그 AlN으로 제조된 기판은 가격이 매우 비싸고 LED 패키지에서 요구되는 광을 제어하기 위한 경사각을 제대로 형성하기 어렵다.

그 열 저항을 낮추기 위한 다른 방법으로는 도 3에서와 같이 기판(21, 22)의 재료를 LTCC 또는 Al₂O₃로 하면서 하부 기판(21)에 서멀 슬러그(29)를 관통되게 형성시키는 것이다.

도 3의 구조는 LED소자(25)를 플립 칩 형태로 본딩하고자 할 경우 애노드 전극(23a) 및 캐소드 전극(23b)을 절연할 수 없어서 플립 칩 적용이 불가능하다. 도 3의 구조는 LED소자(25)에 대해 Ag 에폭시 본딩 또는 공융점 본딩을 실시하여 LED소자(25)에서 발생하는 열을 서멀 슬러그(29)를 통해 직접 히트 싱크(도시 생략)로 방열할 수 있다. 그러나, Ag 에폭시 본딩의 Ag 에폭시는 열전도도가 낮아 열방출 효율이 떨어진다. 그리고, 공융점 본딩을 위해서는 LED 패키지의 도금층(즉, LED소자(25)와 서멀 슬러그(29)사이의 도금층)의 평탄도가 5μm 이하로 관리되어야 한다. 공융점 본딩의 경우 LED소자(25)의 저면에 AuSn 등의 솔더링을 위한 금속층을 형성하게 되는데, LED 패키지의 평탄도가 5μm 이상일 경우에는 공융점 본딩이 안되는 부분이 발생하여 열 전달이 제대로 이루어지지 않게 된다.

도 3의 구조는 Ag 에폭시 본딩을 하든지 공융점 본딩을 하든지간에 LED소자(25)와 서멀 슬러그(29)간의 열팽창 계수의 차이가 크다. 그로 인해, 패키지를 동작시킬 경우 LED소자(25)의 온도는 정션(juntion)온도인 120도까지 상승되고 그 LED소자(25)를 소등하면 상온으로 된다. 이 상온은 겨울의 경우 영하 40도까지도 된다. 이러한 온도 차이에 의해서 LED소자(25)와 서멀 슬러그(29)간의 접합 계면은 그 LED소자(25)와 상대적으로 열팽창 계수가 큰 서멀 슬러그(29) 사이에서 오는 열적 스트레스를 이기지 못한다. 그래서, 그 접합 계면에 크랙이 발생되어 LED소자(25)가 박리된다. 그리고, 그 크랙으로 인해 열 저항이 높아져 패키지 전체의 열 저항이 증가한다. 그 열 저항의 증가로 인해 LED소자(25)가 열화되어 LED소자(25) 의 휘도가 떨어지고 LED 패키지의 신뢰성이 저하된다. 또한, 서멀 슬러그(29)를 패키지에 삽입시 메탈을 끼우기 위한 공차 부분으로 인해 서멀 슬러그(29)가 측면으로 틸트되기도 한다. 그리하면, 그 LED소자(25)를 공융점 본딩할 때 불량 발생율이 높아지게 된다. 그리고, 접합이 잘되었을지라도 그 LED소자(25)가 틸트되어 LED소자(25)에서의 광의 지향 편차가 발생하게 된다.

다시 말해서, LED소자(25)를 서멀 슬러그(29)위에 공융점 본딩할 경우에 패키지 온도를 350℃ 정도 올려서 리플로우(reflow)를 진행하게 된다. 그 리플로우 진행시 서멀 슬러그(29)의 열 팽창으로 인해 LED소자(25)의 저면 양단측만 본딩이 진행되는 경우가 종종 있다. 그리되면 LED소자(25) 전체에서 방열이 되지 않고 LED패키지와 공융점 본딩이 된 부분으로만 열이 전달되어 공융점 본딩의 효과를 극대화할 수 없다.

도 4는 1W의 LED소자가 채용된 LED 패키지(세라믹 패키지)에서 서멀 슬러그(예컨대, Cu 슬러그)가 없는 구조(도 2의 (b)와 같은 구조)와 서멀 슬러그가 하부 기판을 관통하게 설치된 구조(도 3과 같은 구조)에 대하여 패키지의 열전도도를 3W/mK, 25W/mK로 설정한 후 시뮬레이션한 결과도이다. 도 5는 3W의 LED소자가 채용된 LED 패키지에서 서멀 슬러그(예컨대, Cu 슬러그)가 없는 구조(도 2의 (b)와 같은 구조)와 서멀 슬러그가 하부 기판을 관통하게 설치된 구조(도 3과 같은 구조)에 대하여 패키지의 열전도도를 3W/mK, 25W/mK로 설정하여 시뮬레이션한 결과도이다. 도 4 및 도 5에서, 접합온도는 LED소자(25)의 P-N 정션온도를 의미한다. 메탈 PCB 의 온도는 메탈 PCB(즉, LED 패키지가 표면실장된 PCB; 도시 생략)에서의 온도를 의미한다. 도시되지 않은 방열판은 그 메탈 PCB(도시 생략)의 저면에 설치된다.

도 4 및 도 5의 시뮬레이션 결과를 보면, 서멀 슬러그가 하부 기판을 관통하게 설치된 구조(도 3과 같은 구조)가 매우 우수함을 알 수 있다.

그러나, 도 3과 같은 구조는 앞서 설명한 바와 같이 공융점 본딩이 제대로 되지 않거나 열팽창 계수의 차이로 인해 LED소자가 박리되는 등의 문제점을 발생시킨다.

그리고, 현재 LED 패키지의 응용(application) 동향은 "전자기기의 단순 인디케이터(indicator) ⇒ 모바일 폰의 플래쉬 램프 ⇒ 간접조명/LCD TV의 백라이트 유니트 ⇒ 직접조명"으로 진행될 가능성이 높다. 이에 따라 그 LED 패키지의 소비 전력도 계속적으로 증가되는 추세이다.

이와 같은 응용 동향에 비추어 볼 때, 개별적인 LED 패키지로는 시장 요구를 충족시킬 수 없기 때문에 고휘도를 만족시킬 수 있는 어레이형 LED 패키지로의 진행이 필수적이다.

그런데, 그 어레이형 LED 패키지는 다수개의 LED소자를 집적화시킨 구조이기 때문에 그 다수개의 LED소자에서 발생되는 열을 얼마나 효과적으로 방출하느냐가 큰 이슈거리로 대두된다. 그리고, 다수개의 LED소자가 집적화되기 때문에 정전기 및 서지 뿐만 아니라 그 LED칩과 연결된 회로내의 노이즈를 효과적으로 제거해야 된다는 문제가 있다.

특히, 어레이형 LED 패키지는 다수개의 LED소자를 어레이하기 때문에 개별적 인 LED 패키지에 비해 패키지의 사이즈가 크다. 그리고, 어레이형 LED 패키지는 개별적인 LED 패키지에 비해 노이즈 제거회로를 추가로 갖추어야 하기 때문에 추가 부품 실장에 따른 사이즈의 증가 등의 문제점을 발생시킨다.

본 발명은 상기한 종래의 문제점을 해결하기 위해 제안된 것으로, 열방출을 효과적으로 수행할 수 있도록 한 전자부품 패키지를 제공함에 그 목적이 있다.

본 발명의 다른 목적은 광 효율을 향상시킬 수 있도록 한 전자부품 패키지를 제공함에 있다.

상기와 같은 목적을 달성하기 위하여 본 발명에 따른 전자부품 패키지는, 발광소자; 그 발광소자가 실장되는 발광소자 실장영역이 형성된 기판; 및 그 기판의 내부에서 그 발광소자 실장영역과 수직방향으로 이격되게 그 발광소자 실장영역의 하부에 매입되고, 상기 기판의 저면으로 노출된 열방출 매체를 포함한다.

그 발광소자 실장영역과 상기 열방출 매체 사이에는 열경유 매체가 형성된다. 그 열경유체 매체는 상기 기판의 열전도율보다 높은 열전도율을 갖는다.

그 열경유 매체는 상기 발광소자의 사이즈보다 넓거나 같은 범위로 하여 수직으로 형성된다. 한편으로, 그 열경유 매체는 상기 발광소자의 사이즈보다 넓은 범위로 하여 수직으로 형성되되 다수개의 영역으로 분할되고, 그 다수개의 열경유 매체 영역중에서 상기 발광소자의 사이즈보다 직경이 크거나 같은 열경유 매체 영역이 상기 발광소자의 바로 아래에 배치되어도 된다.

그 열경유 매체는 세라믹 시트층으로 형성된다.

그 기판은 그 발광소자 실장영역의 주변으로 캐비티를 갖추고, 그 캐비티의 내측면에는 반사체가 형성되며, 그 반사체는 상기 기판에 형성되는 패턴 전극중 적어도 하나에 접속되고, 그 패턴 전극은 상기 발광소자와 전기적으로 연결된다. 그 반사체가 접속된 패턴 전극은 상기 발광소자 실장영역에 형성된 패턴 전극과 이격되게 형성된다.

그 기판에는 바리스터 재질의 층이 포함되고, 상기 기판의 내부에 형성되고 상기 바리스터 재질의 층을 사이에 두고 그 일부가 중첩된 제 1내부 전극과 제 2내부 전극; 및 상호 이격되게 상기 기판에 설치되고 상기 제 1내부 전극과 전기적으로 접속된 제 1외부 전극 및 제 2내부 전극과 전기적으로 접속된 제 2외부 전극이 추가로 포함된다.

이하, 첨부된 도면을 참조하여 본 발명의 전자부품 패키지에 대하여 설명하면 다음과 같다. 이하에서는 전자부품 패키지를 발광다이오드가 적용된 반도체 패키지 즉, LED 패키지를 최적의 실시예로 하여 설명한다.

(제 1실시예)

도 6은 본 발명의 LED 패키지의 제 1실시예를 나타낸 단면도이다.

도 6의 LED 패키지는, 칩형태의 LED소자(32); 그 LED소자(32)가 실장되는 하부 세라믹 기판(35); 그 하부 세라믹 기판(35)상에 배치되고 그 LED소자(32)가 실 장되는 영역에 상응하는 영역에 소정 형상의 캐비티가 형성된 상부 세라믹 기판(40); 그 하부 세라믹 기판(35)에 형성된 패턴 전극(34, 36); 및 그 LED소자(32)를 둘러싸도록 그 상부 세라믹 기판(40)의 캐비티 내측면에 설치된 반사판(반사막이라고도 할 수 있음)(44)을 구비한다. 그 반사판(44)의 상단에는 그 상부 세라믹 기판(40)의 상단에 걸리는 걸림턱(44a)이 형성된다.

그 하부 세라믹 기판(35)은 LED소자(32)를 고밀도로 실장할 수 있는 기판이면 된다. 예를 들어, 알루미나(alumina), 수정(quartz), 칼슘지르코네이트(calcium zirconate), 감람석(forsterite), SiC, 흑연, 용융실리카(fusedsilica), 뮬라이트(mullite), 근청석(cordierite), 지르코니아(zirconia), 베릴리아(beryllia), 및 질화알루미늄(aluminum nitride), LTCC(low temperature co-fired ceramic) 등이 그 하부 세라믹 기판(35)의 재질이 될 수 있다. 그 하부 세라믹 기판(35)의 재질을 특별히 한정하지는 않는다. 도 6에서는 하부 세라믹 기판(35)이 마치 하나의 세라믹 시트(그린 시트)에 의해 형성된 것처럼 도시되었으나, 실제적으로는 다수개의 세라믹 시트가 적층되어 형성된 것으로 보는 것이 타당하다.

그 상부 세라믹 기판(40)도 상술한 하부 세라믹 기판(35)의 재질과 동일한 것으로 보면 된다.

도 6에서는 그 반사판(44)의 걸림턱(44a)이 상부 세라믹 기판(40)의 상면에 소정치 걸리도록 하였다. 이는 외부로 노출된 걸림턱(44a)의 면적을 크게 하여 열방출 효과를 높이기 위한 것이다. 그 걸림턱(44a)의 외형을 그 상부 세라믹 기판(40)의 상면을 모두 덮는 것으로 하여도 된다. 이와 같이 그 걸림턱(44a)의 형상 은 패키지 본체 외형과 열방출 효과를 고려하여 다양한 형태로 변형이 가능하며, 이러한 변형 또한 본 발명의 범위에 해당하는 것은 자명하다.

상술한 반사판(44)은 LED소자(32)의 열을 걸림턱(44a)을 통해 외부로 효과적으로 방출시키는 수단으로 사용될 수 있다.

그 하부 세라믹 기판(35)은 저면(즉, LED소자 실장영역에 대응되는 부위)에 소정의 내측 경사각(예컨대, 10∼45도; 열방출이 잘 될 수 있을 정도의 각)을 갖는 캐비티가 형성된다. 그 하부 세라믹 기판(35)의 저면에 형성된 캐비티의 형상은 다양할 수 있겠지만 바람직하게는 테이퍼(taper)진 원통형으로 형성된다.

그 하부 세라믹 기판(35)의 상면의 발광소자 실장영역과 저면의 캐비티 사이에는 다수개의 열경유 홀(thermal via hole)(50a, 50b, 50c)이 형성된다. 그 다수개의 열경유 홀(50a, 50b, 50c)은 수직으로 형성되면서 상호 이격된다. 서멀 슬러그로 된 열경유체(38; 38a, 38b, 38c)가 그 다수개의 열경유 홀(50a, 50b, 50c)에 매입된다.

그 다수개의 열경유 홀(50a, 50b, 50c)은 원형, 사각형, 다각형 등의 평면을 갖도록 형성시킬 수 있다.

도 6에서, 열경유 홀(50a, 50b, 50c)을 세 개로 하였는데, 그 이상일 수도 있으며 하나로 통합되어도 무방하다. 그 다수개의 열경유 홀(50a, 50b, 50c)중 중앙의 열경유 홀(50b)은 그 LED소자(32)의 사이즈보다 직경이 크거나 같다.

그 LED소자(32)의 사이즈보다 직경이 크거나 같은 열경유 홀(50b)이 그 LED소자(32) 바로 아래에 위치하는 이유는 그 열경유 홀(50b)이 배치된 위치가 다른 열경유 홀(50a, 50c)보다 LED소자(32)에서의 열을 가장 먼저 및 가장 많이 받는 위치이기 때문이다. 그 LED소자(32)에서 발열된 열을 효과적으로 방열하지 않게 되면 LED소자(32)의 온도가 상승하여 열화현상이 일어난다. 그로 인해 발광효율이 저하되며 사용수명이 줄어드는 원인이 된다. 그래서, 그 열경유 홀(50b)을 그 LED소자(32)의 하부에 위치시킴으로써 신속한 열방출을 하게 된다. 나머지 열경유 홀(50a, 50c)의 직경은 그 LED소자(32)의 사이즈보다 크거나 작게 하여도 무방하다.

예를 들어, 그 LED소자(32)가 다수개 어레이된 경우에도 각각의 LED소자(32) 바로 밑에는 상기의 열경유 홀(50b) 및 열경유체(38b)가 존재한다. 그 주변에는 상기의 열경유 홀(50a, 50c) 및 열경유체(38a, 38c)가 존재하여 각각의 LED소자(32)에서 발산하고 있는 열을 신속하게 방출하게 된다.

그 패턴 전극(34, 36)은 상호 이격되게 형성된 애노드 전극(34)과 캐소드 전극(36)으로 이루어진다. 그 애노드 전극(34)은 그 하부 세라믹 기판(35)의 일측 상면에 형성된다. 그 애노드 전극(34)은 LED소자 실장영역에 형성된 캐소드 전극(36)과의 전기적인 절연을 위해 그 열경유 홀(50a)의 외곽과 이격되게 형성된다. 그 애노드 전극(34)은 그 하부 세라믹 기판(35)의 저면에도 형성된다. 그 하부 세라믹 기판(35)의 저면에 형성된 애노드 전극(34)은 그 하부 세라믹 기판(35)의 상면에 형성된 애노드 전극(34)이 연장되는 형태이어도 되고, 그 하부 세라믹 기판(35)의 상면에 형성된 애노드 전극(34)과 분리되어 있지만 전기적으로 연결되는 형태이어도 된다. 그 캐소드 전극(36)은 그 애노드 전극(34)과는 반대방향으로 형성된다. 그 캐소드 전극(36)은 그 열경유 홀(50a, 50b, 50c)의 상부 개구부와 그 하부 세라믹 기판(35)의 저면의 캐비티의 내측면을 덮는다. 그에 따라, 제 1실시예에서는 LED소자(32)가 그 캐소드 전극(36)상에 실장된다. 그 LED소자(32)는 와이어(42)를 통해 애노드 전극(34)과 캐소드 전극(36)에 전기적으로 연결된다.

도면에는 도시하지 않았지만 그 LED소자(32)와 캐소드 전극(36) 사이는 절연물질에 의해 절연될 수도 있고 Ag 에폭시 등의 전도성 물질이 부착되기도 한다. 물론, 필요에 따라서는 그 애노드 전극(34)을 캐소드 전극으로 하고 캐소드 전극(36)을 애노드 전극으로 교체할 수도 있는데, 이 경우에는 구동전원 인가방식을 반대로 하면 된다.

그 하부 세라믹 기판(35)의 저면에 형성된 캐비티에는 Cu, Al 등의 전도성 재질로 된 서멀 슬러그(46)가 충전된다. 그 서멀 슬러그(46)는 서멀 싱크(thermal sink)의 역할을 한다.

그 캐소드 전극(36)을 하부 세라믹 기판(35)의 저면의 캐비티의 내측면까지 덮은 이유는 세라믹으로 된 캐비티에 서멀 슬러그(46)를 그냥 충전하게 되면 상호간의 접착이 잘 되지 않기 때문이다. 그 금속성의 캐소드 전극(36)을 그 저면의 캐비티의 내측면까지 덮게 되면 서멀 슬러그(46)의 접착율을 높일 수 있게 된다.

그 하부 세라믹 기판(35)의 저면에 형성된 캐비티의 형상이 테이퍼(taper)진 원통형이라고 하였을 경우, 그 캐비티의 내경(D1)은 예를 들어 최소 1.0㎜로 하고 외경(D2)은 예를 들어 최대 3.5㎜로 한다. 이는 5 ×5㎜의 LED를 예로서 제시한 데이터이다. 실장되는 LED소자(32)의 사이즈에 따라 그 캐비티의 형상 및 크기는 변 형된다. 3 ×3㎜의 LED소자(32)에 대해서는 그 서멀 슬러그(46)가 서멀 싱크로의 효과를 거두기 위해 그 하부 세라믹 기판(35)의 저면에 형성된 캐비티의 내경(D1)은 예를 들어 최소 0.3㎜로 하고 외경(D2)은 최대 2.0㎜로 할 수 있다.

한편, 그 반사판(44)의 하단부는 애노드 전극(34) 및 캐소드 전극(36)과 약간 이격된다. 그 반사판(44)과 패턴 전극(34, 36)은 상호 절연되어 있다. LED소자(32)의 측면에서 발광된 빛이 상부 세라믹 기판(40)의 몸체내로 흡수(새는)되는 것을 방지하기 위해 그 반사판(44)과 패턴 전극(34, 36)간의 이격치는 적을수록 좋다. 그 이격치를 적게 하면 할수록 상부 세라믹 기판(40)의 몸체내로 흡수되는 광이 적게 되어 빛의 휘도가 증대된다.

이와 같은 제 1실시예에 따르면, 서멀 슬러그 및 열경유체를 하부 세라믹 기판내에 설치함으로써 LED소자에서 발생되는 열을 신속하게 방출시킬 수 있게 된다. 그로 인해, LED소자의 열적 스트레스가 최소화되어 LED소자의 안정적인 구동을 불러 일으킨다.

(제 2실시예)

도 7은 본 발명의 LED 패키지의 제 2실시예를 나타낸 단면도이다. 제 2실시예를 상술한 제 1실시예의 구성과 비교하여 보면, 반사판(44)이 애노드 전극(34)과 연결되었다는 점이 차이난다.

반사판(44)의 하부를 애노드 전극(34)에 접속시킨 이유는 LED소자(32)에서 방출되는 광의 손실이 없도록 하기 위해서이다. 그 반사판(44)과 애노드 전극(34) 을 일체화하는 방법은 특별히 언급하지 않는다. 이는 동종업계에 종사하는 자라면 특별한 설명이 없어도 충분히 이해할 수 있는 사항이다.

도 7에서, 그 반사판(44)의 하부가 애노드 전극(34)에 접속됨에 따라 애노드 전극(34)과 캐소드 전극(36)의 설치 형태가 제 1실시예와 차이난다.

도 7에서, 하부 세라믹 기판(35)의 상면의 양 측부에는 애노드 전극(34)이 형성된다. 하부 세라믹 기판(35)의 상면의 LED소자 실장영역에는 캐소드 전극(36)이 형성된다. 하부 세라믹 기판(35)의 상면에 형성된 캐소드 전극(36)은 그 하부 세라믹 기판(35)의 상면에 형성된 애노드 전극(34)과 이격된다. 하부 세라믹 기판(35)의 저부의 캐비티 내측면 및 열경유 홀(50a, 50b, 50c)의 하부에는 캐소드 전극(36)이 형성된다.

이와 같은 제 2실시예에 따르면, 제 1실시예에서와 같은 효과를 얻을 뿐만 아니라 제 1실시예에 비해 광손실이 적게 되어 휘도의 향상을 불러 일으킨다.

(제 3실시예)

도 8은 본 발명의 LED 패키지의 제 3실시예를 나타낸 단면도이다. 제 3실시예를 상술한 제 2실시예와 비교하여 보면, 캐소드 전극(36)의 설치 형태가 다르다는 점과 금속부재(52)가 설치되었다는 점에서 차이가 있다.

도 8에서, 캐소드 전극(36)은 하부 세라믹 기판(35)의 상면의 LED소자 실장영역에 수평되게 형성된다. 그 캐소드 전극(36)은 열경유체(38)의 상면을 덮는다. 그 캐소드 전극(36)의 일단은 그 하부 세라믹 기판(35)의 내부로 소정치 수직하강 되고 해당 기판(35)의 외측면 방향으로 수평되게 연장된 후 해당 기판(35)의 외측면을 따라 하강하여 해당 기판(35)의 저면에까지 설치된다.

도 8에서, 금속부재(52)는 그 하부 세라믹 기판(35)의 캐비티 내측면에 설치된다. 그 금속부재(52)의 양측 끝단부는 그 하부 세라믹 기판(35)의 저면에 설치된 애노드 전극(34)과 캐소드 전극(36)과 이격된다. 여기서, 그 금속부재(52)는 제 1실시예 및 제 2실시예에서와 같이 하부 세라믹 기판(35)의 저면에 형성된 캐비티의 내측면에 설치된 캐소드 전극(36)의 역할과 동일하다. 도 8에서는 그 금속부재(52)를 애노드 전극(34)과 캐소드 전극(36)과 이격되게 하였으나, 그 금속부재(52)를 애노드 전극(34) 또는 캐소드 전극(36)에 연결시켜도 무방하다.

이와 같은 제 3실시예에 따르면, 제 1실시예에서와 같은 효과를 얻을 뿐만 아니라 제 1실시예에 비해 광손실이 적게 되어 휘도의 향상을 불러 일으킨다.

(제 4실시예)

도 9는 본 발명의 LED 패키지의 제 4실시예를 나타낸 단면도이다. 도 10은 도 9의 내부 전극의 일 예를 설명하기 위한 평면도이다. 도 11은 도 9의 내부 전극의 다른 예를 설명하기 위한 평면도이다.

도 9의 LED 패키지는 하부 세라믹 기판(35)과 상부 세라믹 기판(40)을 구비한다.

그 하부 세라믹 기판(35)의 상면의 발광소자 실장영역에는 칩형태의 LED소자(32)가 실장된다. 그 하부 세라믹 기판(35)에는 제 4실시예에서와 같이 제 1외부 전극(34; 애노드 전극)과 제 2외부 전극(36; 캐소드 전극)이 설치된다.

LED소자(32)가 그 제 2외부 전극(36)상에 실장된다. 그 LED소자(32)는 와이어(42)를 통해 그 제 1외부 전극(34)과 제 2외부 전극(36)에 전기적으로 연결된다. 도시하지는 않았지만 상기 LED소자(32)와 제 2외부 전극(36) 사이는 절연물질에 의해 절연되어 있다. 그 제 1외부 전극(34)은 애노드 전극이 되고, 그 제 2외부 전극(36)은 캐소드 전극이 된다. 물론, 극성이 바뀌어도 된다.

그 상부 세라믹 기판(40)은 그 하부 기판(35)의 상부에 배치된다. 그 상부 세라믹 기판(40)은 그 LED소자(32)가 실장되는 영역과 상응하는 영역에 소정의 경사각으로 된 캐비티를 갖춘다. 그 상부 세라믹 기판(40)의 캐비티 내측면에는 그 LED소자(32)를 둘러싸도록 반사판(44)이 설치된다.

그 하부 세라믹 기판(35) 및 상부 세라믹 기판(40)을 기판으로 통칭하여도 된다.

그 하부 세라믹 기판(35)은 ZnO를 주성분으로 하는 바리스터 재질로 이루어짐이 바람직하다. 그 바리스터 재질에 소정의 산화물이 첨가되어 하부 세라믹 기판(35)을 이루게 된다.

그 ZnO의 함량과 첨가되는 산화물의 종류 및 첨가 비율은 다음의 표 1 및 표 2와 같다.

(표 1)

Bi계 ZnO 바리스터
산화물	중량%
ZnO	83.3~95.4
Bi₂O₃	0.5~3.2
Sb₃O₃	2.0~5.5
Mn₃O₄	0.5~1.5
CO₃O₄	1.0~3.0
Cr₂O₃	0.5~2.5
NiO	0.1~1.0

(표 2)

Pr계 ZnO 바리스터
산화물	중량%
ZnO	86.2~94.5
Pr₆O₁₁	2.5~5.0
CO₃O₄	1.5~4.3
Nd₂O₃	1.5~4.5

그리고, 그 하부 세라믹 기판(35)을 LTCC, Al₂O₃, ZnO계열의 바리스터로 각각 제조하였을 경우에 상호간의 열전도율 및 LED소자 하단의 온도를 비교하여 보면 다음의 표 3과 같다.

(표 3)

	LTCC	Al₂O₃	ZnO계열 바리스터
열전도율(w/mK)	3	17	24
LED소자 하단 온도(℃)	155	107	97

이와 같이 그 하부 세라믹 기판(35)을 ZnO를 주성분으로 하는 바리스터 재질로 제조하게 되면 바리스터 자체의 높은 열전도성으로 인해 열방출이 신속하게 이루어진다. 그리하여, 본 발명의 전자부품 패키지의 온도를 낮출 수 있게 된다. 특히, 제 4실시예에서는 그 하부 세라믹 기판(35)을 열전도율이 높은 바리스터 시트를 이용하여 제조함으로써, 제조공정이 간단하게 되고 제 1 내지 제 3실시예에 비해 신속한 열방출이 이루어진다.

그 하부 세라믹 기판(35)의 LED소자 실장영역 아래에는 그 LED소자(32)의 사 이즈보다 넓은 범위로 비아 홀(50; via hole)이 형성된다. 그 비아 홀(50)은 그 하부 세라믹 기판(35)을 수직으로 관통하게 형성된다. 그 비아 홀(50)내에는 금속과 같은 전도성 물질(예컨대, Ag페이스트)로 된 열경유체(38)가 충전(매입)된다. 그 열경유체(38)가 충전되는 비아 홀(50)의 단면 형상은 원형, 사각형, 다각형 등으로 형성시킬 수 있다.

예를 들어, 그 비아 홀(50)을 원통형으로 형성시켰을 경우, 그 비아 홀(50)의 직경에 따라 LED소자(32)의 온도가 다음의 표 4와 같이 달라지게 된다. 하기의 표 4는 1W의 전원이 인가된 LED 패키지가 열 평형이 이루어졌을 때의 LED소자(즉, LED칩)의 하단 온도를 나타낸 것이다. 따라서, 반도체 패키지의 사이즈 및 광학적인 특성 등을 고려하여 적정 수치의 비아 홀(50)을 형성시키면 된다.

(표 4)

비아 홀(직경(φ)*높이(mm))	LED소자의 하단 온도(℃)
0.089*0.6	148.0
0.1*0.6	145.8
0.2*0.6	132.4
0.3*0.6	121.9
0.4*0.6	111.1
0.5*0.6	117.6
0.6*0.6	102.4
0.7*0.6	90.19
0.8*0.6	88.46
0.9*0.6	83.76
1.0*0.6	80.27
2.0*0.6	78.9
3.0*0.6	77.9
4.4*0.6	77.2

그 하부 세라믹 기판(35)의 LED소자 실장영역 아래부분이 LED소자(32)에서의 열을 가장 먼저 및 가장 많이 받는 위치이다. 따라서, 그 하부 세라믹 기판(35)의 LED소자 실장영역 아래에 열경유체(38)를 둠으로써 그 LED소자(32)에서 발생되는 열을 신속하게 방출하게 된다. 예를 들어, 다수개의 LED소자(32)가 어레이된 경우라도 각각의 LED소자(32) 바로 밑에는 상기의 열경유체(38)가 설치됨이 바람직하다.

그 하부 세라믹 기판(35)은 제 1외부 전극(34)에 일단이 접속되고 타단은 제 2외부 전극(36)측으로 향하도록 된 제 1내부 전극(52), 및 제 2외부 전극(36)에 일단이 접속되고 타단은 제 1외부 전극(34)측으로 향하도록 된 제 2내부 전극(54)을 구비한다.

그 하부 세라믹 기판(35)에서의 바리스터 전압은 제 1내부 전극(52)과 제 2내부 전극(54) 사이의 거리에 비례하여 증가한다. 그 하부 세라믹 기판(35)에서의 바리스터 정전용량은 그 제 1내부 전극(52)과 제 2내부 전극(54)이 겹쳐지는 부분의 면적의 크기에 비례하여 증가한다. 즉, 그 내부 전극(52, 54)간의 간격을 이용하여 바리스터의 특성을 조절할 수 있게 되고, 내부 전극(52, 54)의 수를 증가시킴으로써 바리스터의 용량을 조절할 수 있게 된다. 도 9에서는 내부 전극(52, 54)이 한 쌍으로 형성되어 있는 것으로 도시되어 있지만 그 내부 전극의 수에는 제한이 없고 원하는 바리스터의 특성 및 용량에 따라 변경가능하다.

도 9에서, 원하지 않은 기생 성분을 제거하기 위해서 그 내부 전극(52, 54)간의 간격이 그 내부 전극(52, 54)의 상하에 위치한 외부 전극(34, 36)과의 거리에 비해 짧은 것이 좋다.

그 상부 세라믹 기판(40)의 상면에는 유리와 같은 절연물질로 된 절연층(47)이 형성된다. 그 제 1외부 전극(34)과 제 2외부 전극(36) 사이에도 절연층(47)이 형성된다. 제 4실시예의 전자부품 패키지를 인쇄회로기판에 표면실장할 경우 솔더링을 위해 미리 도금을 하게 된다. 바리스터는 반도체성 재료로서 도금진행시 표면이 도체로 변하게 된다. 이에 의해, 제 1외부 전극(34) 및 제 2외부 전극(36) 사이의 바리스터 표면에 도금층이 형성되어 전기적 쇼트 현상이 일어난다. 따라서, 이를 방지하기 위해 상부 세라믹 기판(40)의 표면 및 제 1외부 전극(34)과 제 2외부 전극(36) 사이에 절연층(47)을 형성시키는 것이다. 그 절연층(47)에 사용되는 절연물질은 하부 세라믹 기판(35) 및 상부 세라믹 기판(40)과의 밀착성이 뛰어나고 도금시 도금액에 의한 침식이 일어나지 않으며 LED소자(32)에서 발광되는 빛에 따른 색 구현에 영향을 끼치지 않는 재료이면 된다.

도 10을 참조하여 제 1내부 전극(52) 및 제 2내부 전극(54)의 설치 형태를 살펴본다. 그 제 1내부 전극(52)은 도 10의 (a)에서와 같이 하부 세라믹 기판(35)의 내부에서 일단이 제 1외부 전극(도시 생략)과 접속되고 타단이 제 2외부 전극(도시 생략)측으로 향한다. 그 제 1내부 전극(52)의 타단은 비아 홀(50)을 감싸게 형성된다. 그 제 2내부 전극(54)은 도 10의 (b)에서와 같이 하부 세라믹 기판(35)의 내부에서 일단이 제 2외부 전극(도시 생략)과 접속되고 타단이 제 1외부 전극(도시 생략)측으로 향한다. 그 제 2내부 전극(54)의 타단은 그 비아 홀(50)을 감싸게 형성된다.

따라서, 그 제 1내부 전극(52) 및 제 2내부 전극(54)을 적층시켰을 경우, 도 10의 (c)에서와 같이 그 제 1내부 전극(52)의 타단과 제 2내부 전극(54)의 타단은 서로 상하로 겹쳐지게 된다.

도 10에서는 편의상 비아 홀(50)의 단면을 사각형으로 하고, 내부 전극(52, 54)의 타단을 각각 중앙이 천공된 사각형상으로 도시하였다. 만약, 그 비아 홀(50)의 단면이 원형이면 내부 전극(52, 54)의 타단은 각각 중앙이 천공된 원형으로 된다. 그 내부 전극(52, 54)의 타단의 천공된 부분의 직경은 비아 홀(50)의 직경보다 크다.

도 11을 참조하여 그 제 1내부 전극(52) 및 제 2내부 전극(54)의 다른 설치 형태를 살펴본다. 그 제 1내부 전극(52)은 도 11의 (a)에서와 같이 하부 세라믹 기판(35)의 내부에서 일단이 제 1외부 전극(도시 생략)과 접속되고 타단이 제 2외부 전극(도시 생략)측으로 향한다. 그 제 1내부 전극(52)의 타단은 비아 홀(50)과 이격되게 설치된다. 즉, 그 제 1내부 전극(52)은 시트 형태의 바리스터 재료층에 패터닝된 것이다. 도 11의 (a)에서는 그 제 1내부 전극(52)이 그 바리스터 재료층의 어느 한 모서리 부분에 패터닝된 것이다. 그 제 2내부 전극(54)은 도 11의 (b)에서와 같이 하부 세라믹 기판(35)의 내부에서 일단이 제 2외부 전극(도시 생략)과 접속되고 타단이 제 1외부 전극(도시 생략)측으로 향한다. 그 제 2내부 전극(54)의 타단은 비아 홀(50)과 이격되게 설치된다. 즉, 그 제 2내부 전극(54)은 시트 형태의 바리스터 재료층에 패터닝된 것이다. 도 11의 (b)에서는 그 제 2내부 전극(54)이 그 바리스터 재료층의 어느 한 모서리 부분에 패터닝된 것이다.

그 제 1 및 제 2내부 전극(52, 54)이 그 비아 홀(50)과 이격되게 설치할 수만 있다면 그 제 1 및 제 2내부 전극(52, 54)의 형상을 도 11과 다르게 하여도 된다.

그 제 1내부 전극(52) 및 제 2내부 전극(54)을 적층시켰을 경우, 도 11의 (c)에서와 같이 그 제 1내부 전극(52)의 타단과 상기 제 2내부 전극(54)의 타단은 서로 상하로 겹쳐지게 된다.

상술한 도 10 및 도 11에 도시된 내부 전극(52, 54)을 비교하여 보면, 도 10의 내부 전극(52, 54)이 도 11의 내부 전극(52, 54)에 비해 보다 넓은 표면적을 가진다. 따라서, 도 10의 내부 전극(52, 54)에 의해 얻어지는 정전용량이 도 11의 구조에 의한 정전용량에 비해 크다고 할 수 있다.

도 10 및 도 11의 구조에서는 내부 전극(52, 54)을 비아 홀(50)에 어느 정도 떨어지게 형성시켰다. 이는 그 내부 전극(52, 54)이 비아 홀(50)에 너무 근접해 있으면 그 비아 홀(50)내의 열경유체(38)를 통한 열 방출시의 열에 의해 영향을 받을 수 있기 때문이다.

그 제 1내부 전극(52)과 제 2내부 전극(54) 사이의 층(바리스터 전압을 나타내는 영역)은 LED소자(32)에서 발산되는 열이 60℃ 이하인 위치에 배열되는 것이 가장 바람직하다. 이는 그 LED소자(32)에서 발산되는 열이 60℃ 이상이면 바리스터의 IV특성이 급격히 느슨해지기 때문이다. 그리고, 그 LED소자(32)에서 발산되는 열이 60℃ 이하인 위치는 열전도 시뮬레이션을 이용하거나 열화상 카메라를 사용하여 결정할 수 있다.

한편, 상기 상부 세라믹 기판(40)은 그 하부 세라믹 기판(35)과 동일한 재질로 이루어짐이 바람직하다.

상술한 제 4실시예에서, 열경유체(38)를 제 1 내지 제 3실시예의 열경유 체(38)와 같은 형태로 하여도 된다. 그리할 경우, 내부 전극(52, 54)이 변형되어야 되는데, 이는 당업자라면 쉽게 변형할 수 있다.

이와 같은 제 4실시예에 따르면, 패키지 자체가 바리스터 재료로 이루어짐에 따라 패키지 자체가 바리스터의 전기적인 특성을 지니게 된다. 따라서, LED소자에서 발산되는 열이 바리스터 자체의 열전도율 및 열경유체를 통해 신속하게 외부로 방출된다.

기판이 바리스터의 전기적인 특성을 지니므로 별도의 제너 다이오드 또는 바리스터를 실장하지 않아도 정전기를 효율적으로 방지하게 된다.

하부 세라믹 기판과 상부 세라믹 기판을 동일한 바리스터 재료를 사용하게 되므로 소성시 동일한 수축비로 수축되어 상호 결합된다. 따라서, 제품의 신뢰성이 향상된다.

제 1 내지 제 3실시예에 비해 구조적으로 간단하여 제조 공정이 단순하다. 그로 인해, 수율이 향상되고 제조원가가 낮아지게 된다.

(제 5실시예)

도 12는 본 발명의 LED 패키지의 제 5실시예를 나타낸 단면도이다.

제 5실시예의 구성은 상술한 제 4실시예의 구성과 거의 유사하다. 그래서, 이하의 제 5실시예의 설명에서는 제 4실시예의 구성요소와 동일한 구성요소에 대해서는 참조부호를 동일하게 부여하면서 그에 대한 설명은 생략한다.

제 5실시예의 하부 세라믹 기판(35)의 내부 구성이 제 4실시예의 하부 세라 믹 기판(35)의 내부 구성과 차이난다.

제 5실시예에서, 소정의 내측 경사각(예컨대, 10∼45도; 열방출이 잘 될 수 있을 정도의 각)을 갖는 캐비티(60)가 하부 세라믹 기판(35)의 저면(즉, LED소자 실장영역에 대응되는 부위)에 형성된다. Cu, Al 등의 전도성 재질로 된 서멀 슬러그(46)가 그 캐비티(60)의 내부에 충전(매입)된다. 열경유체(38)가 LED소자 실장영역과 그 캐비티(60) 사이에 설치된다.

도 12의 제 1내부 전극(52)과 제 2내부 전극(54)은 상술한 도 10 또는 도 11에서와 같은 형태를 취한다. 즉, 도 12에서, 비아 홀(50)과 직교되는 방향으로 설치되는 제 1내부 전극(52) 및 제 2내부 전극(54)의 타단은 도 10에서와 같이 비아 홀(50)을 감싸거나 도 11에서와 같이 비아 홀(50)과 이격된다. 그리고, 도 12에서, 캐비티(60)와 직교되는 방향으로 설치되는 제 1내부 전극(52) 및 제 2내부 전극(54)의 타단은 도 10과 유사하게 캐비티(60)를 감싸거나 도 11과 유사하게 캐비티(60)와 이격된다.

도 12에서, 그 내부 전극(52, 54)을 비아 홀(50)과 직교되는 방향으로만 형성시켜도 된다. 한편으로는, 그 내부 전극(52, 54)을 캐비티(60)와 직교되는 방향으로만 형성시켜도 된다.

상술한 제 5실시예에서, 열경유체(38)를 제 1 내지 제 3실시예의 열경유체(38)와 같은 형태로 하여도 된다. 그리할 경우, 내부 전극(52, 54)이 변형되어야 되는데, 이는 당업자라면 쉽게 변형할 수 있다.

이와 같은 제 5실시예에 따르면, 상술한 제 4실시예에서와 같은 효과를 얻을 뿐만 아니라 제 4실시예에 비해 보다 빠른 열방출이 이루어진다.

이후의 실시예를 설명하기에 앞서서, 제 1실시예 내지 제 3실시예의 단점에 대해 설명한다.

제 1 내지 제 3실시예에서와 같이 하부 세라믹 기판(35)에 비아 홀(38a, 38b, 38c)을 형성시킨 구조는 비아 필링(via filling)시 평탄도를 맞추기가 어렵다. 즉, 통상적으로 LED소자의 패키지와의 접합시 Ag 에폭시를 이용하여 접합하게 된다. 그 Ag 에폭시는 열전도도가 ~3W/mK으로 낮아 하이 파워 LED소자를 접합하는 부분에서 큰 장애가 된다. 그리고, 비아 필링시 도 13의 (a)에서와 같이 비아 필링이 제대로 되지 않아 함몰되거나 도 13의 (b)에서와 같이 비아 필링이 과도하게 되어 돌출되기도 한다. 물론, 제 4 및 제 5실시예도 비아 홀을 충전시켜야 되는 구조이므로, 이와 같은 문제가 발생된다.

이러한 비아 필링 구조는 비아 홀 부분의 평탄도가 공융점 본딩 또는 플립 칩 본딩을 하기에 적당하지 않다.

그래서, 비아 필링 구조를 채택하지 않으면서도 열방출이 신속하게 이루어지도록 한 구조가 본 발명의 제 6실시예 및 제 7실시예에 제시되었다.

(제 6실시예)

도 14는 본 발명의 LED 패키지의 제 6실시예를 나타낸 단면도이다.

제 6실시예의 LED 패키지는 메탈 PCB(도시 생략)의 회로 패턴(Cu 등의 동박 패턴)(도시 생략)상에 솔더를 매개로 하여 표면실장된다.

제 6실시예의 LED 패키지는 하부 세라믹 기판(35)과 상부 세라믹 기판(40)을 구비한다.

상호 이격된 패턴 전극(34, 36)이 그 하부 세라믹 기판(35)에 형성된다. 그 하부 세라믹 기판(35)의 LED소자 실장영역에는 LED소자(32)가 실장된다. 그 LED소자(32)는 다이 본딩용 레진(도시 생략)을 매개로 그 패턴 전극(34, 36)중의 어느 한 패턴 전극(도 14에서는 캐소드 전극(36))상에 설치된다.

그 하부 세라믹 기판(35)은 높은 열전도율(예컨대, 50~100W/mK)을 갖는다. 그러한 열전도율을 갖기 위해서는 LTCC용 유리(glass)를 AlN, BN, BeO중의 어느 한 재료에 첨가하면 된다. 다르게는, ZnO계열의 바리스터 재료에 AlN, BN, BeO중의 어느 한 재료를 첨가하여도 된다. 또 다르게는, MgO계열의 재료에 AlN, BN, BeO중의 어느 한 재료를 첨가하여도 된다.

그 AlN은 180W/mK 의 열전도율을 갖고 환원분위기에서 소결(소결온도가 높음)해야 된다. 그래서, LTCC용 유리를 첨가하지 않고 AlN과 Ag를 동시 소결을 하게 되면 내부 전극 형성이 어렵다. 그 BN은 50W/mK 의 열전도도를 갖고 환원 분위기에서 소결(소결온도가 높음)해야 된다. 그래서, LTCC용 유리를 첨가하지 않고 BN과 Ag를 동시 소결하게 되면 내부 전극 형성이 어렵다. 그 BeO는 210W/mK 의 열전도도를 갖는 대신에 소결(소결온도가 높음)해야 된다. 그래서, LTCC용 유리를 첨가하지 않고 BeO와 Ag를 동시 소결하게 되면 내부 전극 형성이 어렵다.

그 소정치의 유리와 소정치의 AlN 또는 BN 또는 BeO의 재료를 혼합하게 되면 AlN 또는 BN 또는 BeO의 소결온도가 그 소정치의 유리에 의해 대략 900도로 떨어진다. 그에 따라, 내부 전극인 Ag와의 동시 소결이 가능하게 되고 열전도율 역시 50~100W/mK 을 갖게 된다.

그리고, ZnO계열의 바리스터 재료에 AlN, BN, BeO중의 어느 한 재료를 첨가함으로써 내부 전극인 AgPd와의 동시소결이 가능하다. 그 ZnO계열의 바리스터 재료는 주성분이 ZnO이고 소결조제로 Bi₂O₃, Sb₂O₃가 첨가되어 대략 1000도에서 소결이 이루어진다. 그 ZnO계열의 바리스터 재료에 AlN, BN, BeO중의 어느 한 재료를 첨가함에 있어서, 그 AlN, BN, BeO의 재료의 함량이 어느 임계치(예컨대, 60%) 이상이면 소결후에 바리스터 특성이 없어진다. 따라서, 50~100W/mK 의 열전도도를 가지면서 바리스터 특성을 함께 가지기 위해서는 그 AlN, BN, BeO의 재료의 함량을 임계치 이하로 조정하면 된다. 물론, 바리스터 특성이 필요없을 경우에는 그 AlN, BN, BeO의 재료의 함량을 임계치 이상으로 조정하면 된다.

하부 세라믹 기판(35)을 제조하는 공정은 통상적인 바리스터 제조공정을 따른다. 예컨대, ZnO 분말에 Bi₂O₃, Sb₂O₃ 등의 첨가제 및 AlN, BN, BeO중의 어느 한 재료를 넣어 원하는 조성을 맞춘다. 그 조성이 맞추어진 ZnO분말을 물 또는 알코올 등을 용매로 하여 24시간 볼밀(ball mill)하여 원료분말을 준비한다. 성형 시트를 준비하기 위해 그 준비된 원료분말에 첨가제로 PVB계 바인더(binder)를 원료 분말 대비 약 6wt% 정도 측량한 후 톨루엔/알코올(toluene/alcohol)계 솔벤트(solvent)에 용해시켜 투입한다. 그 후, 소형 볼밀로 약 24시간 동안 밀링(milling) 및 혼합 하여 슬러리(slurry)를 제조한다. 이러한 슬러리를 닥터 블레이드(doctor blade) 등의 방법으로 원하는 두께의 성형 시트를 제조한다. 제조된 성형 시트 위에 스크린 프린팅 등의 후막 제조법 혹은 스퍼터링법, 증발법, 기상화학증착법, 졸겔 코팅법 등의 박막제조법으로 Ag, Pt, Pd 등의 도전성 페이스트를 형성시켜 내부 전극이 형성된 다수개의 시트를 제조한다.

이후, 그 다수개의 시트를 순서적으로 적층한 다음에 압착한다. 그리고 나서, 펀칭, 절단, 베이크 아웃, 소성 공정을 실시하면 원하는 두께의 하부 세라믹 기판(35)이 된다. 그 하부 세라믹 기판(35)을 형성하기 위한 시트의 수는 원하는 두께에 따라 달라지게 된다. 이와 같이 하부 세라믹 기판(35)은 통상적인 바리스터 제조공정에 따라 닥터 블레이드로 캐스팅된 후 적층에 의해 형성된다. 그 캐스팅할 때 시트의 두께 편차를 1ｕm 이내로 관리할 수 있다. 그로 인해, 기판의 표면 평탄도를 유지할 수 있게 되어 플립 칩 본딩 또는 공융점 본딩이 가능하게 된다.

LED소자(32)의 저면에는 사파이어 또는 SiC 등의 재료가 이용된다. 그 사파이어 또는 SiC 등의 재료의 열팽창 계수는 그 하부 세라믹 기판(35)의 열팽창 계수와 유사하다. 따라서, 도 3에서와 같이 금속에 직접 LED소자를 접합하는 경우와 비교하여 볼 때 매우 안정적으로 접합한다.

하부 세라믹 기판(35)의 저면 중앙부에는 홈이 형성된다. 그 홈에는 금속 재질의 서멀 슬러그(46)가 삽입된다. 그 서멀 슬러그(46)는 대략 350W/mK의 열전도도를 갖는 Cu슬러그를 사용함이 바람직하다.

서멀 슬러그(46)는 하부 세라믹 기판(35)과 상부 세라믹 기판(40)이 동시 소 결에 의해 형성된 패키지 몸체와 결합하게 된다. 여기서, 패키지 몸체라 함은 캐비티가 형성된 상부 세라믹 기판(40) 및 서멀 슬러그(46)가 삽입되지 않은 상태의 하부 세라믹 기판(35)이 결합되어 있는 것을 의미한다. 그 패키지 몸체의 형성과정에 대하여 자세히 설명하지 않았지만, 동종업계에 종사하는 자라면 익히 알려진 제조공정에 의해서 그 패키지 몸체를 형성시킬 수 있음은 자명한 사실이다.

서멀 슬러그(46)를 패키지 몸체에 결합시키기 위해서는, 먼저 그 패키지 몸체의 저면(즉, 하부 세라믹 기판(35)의 저면)에 서멀 슬러그(46)가 삽입될 공간을 형성한다. 그리고 나서, 그 형성된 공간에 서멀 슬러그(46)를 삽입시킨다. 이때, 그 서멀 슬러그(46)의 상면에 솔더를 도팅(dotting)한 후에 그 공간에 삽입시키고서 열을 가하여 그 서멀 슬러그(46)와 하부 세라믹 기판(35)을 상호 결합시킨다. 그 솔더는 서멀 슬러그(46)와 하부 세라믹 기판(35)간의 접합강도 및 경계에서의 열 저항을 낮추기 위해서 사용된다. 만약, 그 하부 세라믹 기판(35)을 바리스터 재료를 이용하여 제조하지 않고 알루미나 또는 LTCC 등의 통상의 세라믹을 이용하여 제조하였다면, 그 통상의 세라믹과 서멀 슬러그(46)와의 접합성을 향상시키기 위해 그 서멀 슬러그(46)와 하부 세라믹 기판(35)이 접촉하는 면에 Ag 도금한 후에 Ni, Ag(Ni, Sn)도금을 하여 솔더와의 접착력을 향상시킨다. 또한, 도 14에서의 서멀 슬러그(46)는 Cu슬러그이므로 솔더에 대한 접착력이 부족하다. 따라서, 그 서멀 슬러그(46)에 Ni, Ag(Ni, Sn)도금을 하여 사용한다.

상부 세라믹 기판(40)은 그 하부 세라믹 기판(35)의 상부에 배치된다. 그 상부 세라믹 기판(40)은 LED소자(32)가 실장되는 영역에 상응하는 영역에 캐비티를 갖춘다. 상부 세라믹 기판(40)의 캐비티의 내측면에는 반사판(44)이 설치된다. 반사판(44)의 상단에는 상부 세라믹 기판(40)의 상단에 걸리는 걸림턱(44a)이 형성된다. 상부 세라믹 기판(40)은 하부 세라믹 기판(35)의 재질과 동일하다.

제 6실시예에서는 서멀 슬러그(46)를 Cu슬러그로 하는 것으로 설명하였다. 그 서멀 슬러그(46)를 대략 1000W/mK의 열전도율을 갖는 다이아몬드 슬러그로 하여도 된다. 다이아몬드 슬러그의 열전도율은 제조기술에 따라 어느 정도의 편차가 발생된다.

이와 같은 제 6실시예에 따르면, 기판의 열전도율이 높기 때문에 LED소자에서 최종 발열 부위까지의 열 저항을 낮추게 된다. 그로 인해, LED소자에서 발산되는 열을 제 1 내지 제 5실시예에 비해 보다 신속하게 외부로 방출시키게 된다.

그리고, LED소자의 공융점 본딩 또는 플립 칩 본딩이 가능하게 된다.

(제 7실시예)

도 15는 본 발명의 LED 패키지의 제 7실시예를 나타낸 단면도이다. 제 7실시예는 상술한 제 6실시예와 비교하여 볼 때 하부 세라믹 기판(35)이 차이난다. 이하의 제 7실시예 설명에서는 그 하부 세라믹 기판(35)에 대해서만 설명한다. 나머지 부분은 상술한 제 6실시예를 준용하면 된다.

제 7실시예에서, 하부 세라믹 기판(35)은 적어도 2개의 시트층으로 형성된다. 도 15에서는 제 2시트층(35b)위에 제 1시트층(35a)이 적층되는 것으로 도시하 였는데, 필요에 따라서는 그 이상의 시트층을 적층시킬 수도 있다.

제 1시트층(35a)은 제 2시트층(35b)에 비해 높은 열전도도(예컨대, 50~100W/mK)를 갖는다. 그러한 열전도도를 갖기 위해서는 LTCC용 유리(glass)를 AlN, BN, BeO중의 어느 한 재료에 첨가하면 된다. 다르게는, ZnO계열의 바리스터 재료에 AlN, BN, BeO중의 어느 한 재료를 첨가하면 된다. 그 제 1시트층(35a)을 제조하는 공정에 대해서는 상술한 제 6실시예에서의 하부 세라믹 기판의 제조 공정을 준용하면 된다.

LED소자(32)에서의 열을 신속히 방출시켜 주고 공융점 본딩(또는 플립 칩 본딩)이 가능한 기판의 표면 평탄도를 유지하기 위해서는, 제 1시트층(35a)의 두께를 가급적 얇게 하는 것이 바람직하다. 예를 들어, 5*5mm의 기판의 경우 그 제 1시트층(35a)의 두께를 0.1~0.2mm로 함이 바람직하다. 더 얇게 하는 것도 고려해 볼 수 있겠으나 그 제 1시트층(35a)의 두께가 너무 얇으면 강도 저하 및 소결시 그 평탄도를 유지하기 어렵다. 제 7실시예에서는 그 제 1시트층(35a)의 두께가 그 제 2시트층(35b)의 두께보다 얇다. 이는 제 2시트층(35b)의 서멀 슬러그(46)에 열이 빨리 전달되도록 하기 위해서이다.

제 1시트층(35a)은 통상적인 바리스터 제조공정에 따라 닥터 블레이드로 캐스팅된 후 적층에 의해 형성된다. 그 캐스팅할 때 시트의 두께 편차를 1ｕm 이내로 관리할 수 있다. 그로 인해, 기판의 표면 평탄도를 유지할 수 있게 되어 플립 칩 본딩 또는 공융점 본딩이 가능하게 된다. 특히, LED소자(32)의 저면에는 사파이어 또는 SiC 등의 재료가 이용된다. 그 사파이어 또는 SiC 등의 재료의 열팽창 계수는 그 제 1시트층(35a)의 열팽창 계수와 유사하다. 또한, 그 제 1시트층(35a)의 열팽창 계수는 금속에 10%로 팽창한다. 따라서, 도 3에서와 같이 금속에 직접 LED소자를 접합하는 경우와 비교하여 볼 때 매우 안정적으로 접합한다.

제 2시트층(35b)의 중앙부에는 서멀 슬러그(46)가 해당 제 2시트층(35b)을 관통하게 설치된다. 그 서멀 슬러그(46)는 대략 250W/mK의 열전도도를 갖는 Cu슬러그를 사용함이 바람직하다.

제 2시트층(35b)의 재질로는 알루미나(alumina), 수정(quartz), 칼슘지르코네이트(calcium zirconate), 감람석(forsterite), SiC, 흑연, 용융실리카(fusedsilica), 뮬라이트(mullite), 근청석(cordierite), 지르코니아(zirconia), 베릴리아(beryllia), 질화알루미늄(aluminum nitride), 바리스터 재료, 및 LTCC(low temperature co-fired ceramic) 등을 들 수 있다.

제 7실시예에서 서멀 슬러그(46)를 설치하는 방법은 앞서 설명한 제 6실시예의 설명을 준용하면 된다. 제 7실시예에서는 서멀 슬러그(46)를 Cu슬러그로 하는 것으로 설명하였다. 그 서멀 슬러그(46)를 대략 1000W/mK의 열전도율을 갖는 다이아몬드 슬러그로 하여도 된다. 다이아몬드 슬러그의 열전도율은 제조기술에 따라 어느 정도의 편차가 발생된다.

제 7실시예에서, 하부 세라믹 기판(35)을 제 1시트층(35a)과 제 2시트층(35b)으로 한 이유는 열전도율이 높은 재질의 제 1시트층(35a)으로 기판의 표면 평탄도를 유지하고 LED소자(32)에서 발산되는 열을 제 2시트층(35b)의 서멀 슬러그(46)를 통해 신속하게 외부로 방출하기 위해서이다.

이와 같은 제 7실시예에 따르면, 바리스터 재료에 AlN, BN, BeO중의 어느 한 가지의 재료를 첨가한 재료를 이용하여 열전도율이 높은 제 1시트층을 기판내에 형성하고 그 제 1시트층의 하부에는 서멀 슬러그를 삽입시킴으로써, LED소자에서 최종 발열 부위까지의 열 저항을 낮추게 된다. 그로 인해, LED소자에서 발생되는 열을 신속하게 방출시킬 수 있게 된다.

그리고, 패키지에 대한 LED소자의 공융점 본딩 또는 플립 칩 본딩이 가능하게 된다.

(제 8실시예)

제 8실시예는 제 6 및 제 7실시예의 변형예라고도 할 수 있다. 제 8실시예가 제 6 및 제 7실시예와 차이나는 점은 LED소자 실장영역과 서멀 슬러그(46) 사이에 다이아몬드 슬러그(49)를 형성시켰다는 점이 차이난다.

순수한 다이아몬드는 대략 2000W/mK의 열전도율을 갖는다. 제 8실시예에서의 다이아몬드 슬러그(49)는 산업용 다이아몬드라고 할 수 있다. 다이아몬드 슬러그(49)는 제조과정에서 불순물이 첨가되어 대략 1000W/mK의 열전도율을 갖는 CVD 다이아몬드로 이루어진다.

CVD 다이아몬드는 수소 및 메탄 등의 기체를 이용하여 고온에서 플라즈마와 같은 열원을 통해 합성해 낸 다결정 다이아몬드(polycrystalline diamond)를 의미한다. 이와 같이 다이아몬드 슬러그(49)를 채용하면 열전도율이 매우 높기 때문에 다른 실시예들에 비해 열방출이 신속하게 이루어진다.

한편, 다이아몬드 슬러그(49)는 대략 3×10^-6/℃의 열팽창계수를 갖는다. 구리의 열팽창계수는 16×10^-6/℃이다. LED소자(32)의 열팽창계수는 대략 6×10^-6/℃이다. 만약, 도 16에서 다이아몬드 슬러그(49) 대신에 구리 슬러그를 삽입시켰을 경우에는 앞서 도 3을 근거로 설명한 바와 같이 온도 변화(차이)에 따라 LED소자(32)와 구리 슬러그간의 접합 계면에서의 열팽창 및 수축의 문제가 발생한다. 그러나, 다이아몬드 슬러그(49)는 구리 슬러그에 비해 열전도율(구리의 열전도율은 대략 350W/mK)이 훨씬 높을 뿐만 아니라 열팽창계수에서도 LED소자(32)와 비슷하기 때문에 온도 변화(차이)에 따른 LED소자(32)의 박리 현상을 막을 수 있게 된다.

제 6실시예에서는 고가의 AlN, BN, BeO를 사용함에 있어서 LTCC용 유리를 첨가하여 50~100W/mK의 열전도율을 갖게 하였다. 제 8실시예에서는 보석류에 해당하는 고가의 다이아몬드를 사용하는 것이 아니라 불순물이 포함된 저가의 산업용 다이아몬드를 사용하기 때문에 제조원가의 상승이 그리 크지 않다. 제 8실시예에서의 다이아몬드 슬러그(49)는 앞서의 모든 실시예에서의 열경유체(38)와 제 1시트층(35a) 및 서멀 슬러그(Cu 슬러그)(46)에 비해 훨씬 높은 열전도율을 갖음과 더불어 LED소자(32)와 유사한 열팽창계수를 갖으므로, 열방출의 효율이 가장 우수하고 LED소자의 박리 현상을 막을 수 있는 최선의 수단이다.

제 8실시예에서의 다이아몬드 슬러그(49)는 다음과 같이 제조된다. 챔버(도시 생략)내에 수소 및 메탄 등의 기체를 넣고 고온에서 소정시간동안 플라즈마를 가하면 시드(seed)상태의 다이아몬드 슬러그가 형성된다. 계속적으로 플라즈마를 가하여 시드 상태의 다이아몬드 슬러그를 원하는 두께까지 성장시킨다. 그 후, 그 원하는 두께의 다이아몬드 슬러그의 상면 및 저면을 다이아몬드 공구로 가공하고서 레이저를 이용하여 원하는 크기로 절단한다. 예컨대, 2*2*0.5 사이즈의 다이아몬드 슬러그로 절단한다. 그 절단된 다이아몬드 슬러그가 제 8실시예의 다이아몬드 슬러그(49)이다. 다이아몬드 슬러그(49)는 통상의 가공기술에 의해서 표면의 두께 편차를 원하는 범위내로 할 수 있기 때문에 기판의 표면 평탄도를 유지할 수 있게 된다. 이와 같이 열팽창계수가 LED소자와 유사하고 열전도율이 높으며 표면 평탄도 유지가 가능한 다이아몬드 슬러그(49)를 그 LED소자(32)의 바로 아래에 배치시키게 되면 앞서의 모든 문제를 해결할 수 있게 된다.

이러한 다이아몬드 슬러그(49)의 제조는 상기의 설명으로만 한정되는 것이 아니다. 상술한 설명의 제조공정 또는 불순물의 함유량에서 차이가 나더라도 원하는 열전도율과 열팽창계수를 얻을 수 있는 것이라면 다이아몬드 슬러그(49)로 사용가능하다.

한편, 앞서 설명한 제 6 및 제 7실시예의 서멀 슬러그(46)를 다이아몬드 슬러그로 하였을 경우 상술한 바와 같이 제조된 다이아몬드 슬러그(49)를 사용하면 된다.

제 8실시예의 전자부품 패키지를 제조하는 공정에 대하여 설명하면 다음과 같다. 기판 제조후에 행해지는 LED소자(32)의 탑재 및 와이어 본딩 등은 당업자라면 쉽게 알 수 있는 내용이라서 설명을 생략한다. 하부 세라믹 기판(35)은 두 개의 기판의 적층에 의해 형성되는 것으로 한다. 다이아몬드 슬러그(49)가 삽입될 비아 홀이 형성된 기판을 중간 기판이라 하고, 서멀 슬러그(46)가 삽입될 비아 홀이 형성된 기판을 하부 기판이라 한다. 물론, 그 하부 세라믹 기판(35)을 하나로 하여 중앙부에 비아 홀을 펀칭하여 추후에 서멀 슬러그(46) 및 다이아몬드 슬러그(49)를 차례로 삽입하여도 된다.

익히 알려진 LTCC제조공정으로 다수개의 세라믹 시트를 적층한 후에 LED소자 실장영역에 대응되는 부위에 경사진 캐비티를 형성시킴으로써, 상부 세라믹 기판(40)을 제조한다.

익히 알려진 LTCC제조공정으로 다수개의 세라믹 시트를 적층한 후에 다이아몬드 슬러그(49)가 삽입될 부위를 펀칭함으로써, 중간 기판을 제조한다. 이어, 그 중간 기판의 상면에 패턴 전극(34, 36)을 상호 이격되게 인쇄한다. 여기서, 패턴 전극(34, 36) 인쇄는 당업자라면 쉽게 이해할 수 있는 내용이라서 설명을 생략한다.

익히 알려진 LTCC제조공정으로 다수개의 세라믹 시트를 적층한 후에 서멀 슬러그(46)가 삽입될 부위를 펀칭함으로써, 하부 기판을 제조한다.

그리고 나서, 하부 기판상에 중간 기판을 적층하고, 그 중간 기판상에 상부 기판을 적층시킨 후에 소결한다.

이어, 하부 기판의 저면을 통해 서멀 슬러그(46)를 삽입하고 나서, 다이아몬드 슬러그(49)를 중간 기판의 상면을 통해 그 서멀 슬러그(46)와 닿게 삽입시킨다. 이때, 그 다이아몬드 슬러그(49)의 상면 및 저면에 금속과의 접착력을 향상시키기 위해 도금 또는 스퍼터링 방법으로 Ti,Pt,Au층 또는 Ti,Pt,Ag층을 미리 형성시킨다.

이와 같이 하게 되면 제 8실시예의 전자부품 패키지가 완성된다.

상술한 제 8실시예에서는 열전도율이 상이한 서멀 슬러그(46)와 다이아몬드 슬러그(49)를 사용하는 것으로 하였는데, 다이아몬드 슬러그(49)가 그 서멀 슬러그(46) 대신에 삽입되어도 된다. 즉, 도 16에서 참조부호 46, 49가 지시하는 부분을 다이아몬드 슬러그로 삽입시켜도 된다.

도 17은 도 14의 LED 패키지의 열전도율(예컨대, 세라믹 패키지의 기판의 열전도율)을 각각 50W/mK 및 100W/mK로 한 경우의 시뮬레이션 결과 및 도 15의 전자부품 패키지의 제 2시트층(35b)의 열전도율은 25W/mK로 하면서 제 1시트층(35a)의 열전도율은 각각 50W/mK 및 100W/mK로 한 경우의 시뮬레이션 결과를 비교한 도면이다. 각각의 LED소자의 소비전력을 3W로 상정하고, 패키지 주변의 공기 온도를 25℃로 상정하였다. 그리고, 완전 열평형 상태에서 시뮬레이션이 실시되는 것으로 하였다.

도 17을 보면, 도 14의 구조가 도 15의 구조에 비해 LED소자에서 메탈 PCB(도시 생략)까지의 열저항이 낮은 것을 알 수 있다. 즉, 도 14의 구조가 열방출을 보다 신속하게 행한다는 것이다. 그러나, 도 14의 구조로 기판을 제작할 경우 도 15의 구조와 비교하여 AlN, BN, BeO의 재료가 많이 소요된다. 그 AlN, BN, BeO의 재료의 값이 고가이고 가공면에서 그리 쉽지 않다. 그래서, 도 15의 구조로 함 이 바람직하다.

물론, 도 14 및 도 15의 패키지 구조에 비해 도 3의 패키지 구조가 열전도율에서 우수하다. 도 3의 패키지의 열전도율을 25W/mK로 하고 동일조건에서 시뮬레이션하면 LED소자에서 메탈 PCB(도시 생략)까지의 열저항이 대략 2.70℃/W이다. 그런데, 도 14의 패키지 구조에 의하면 LED소자에서 메탈 PCB(도시 생략)까지의 열저항이 대략 4.73℃/W, 3.67℃/W이고, 도 15의 패키지 구조에 의하면 LED소자에서 메탈 PCB(도시 생략)까지의 열저항이 대략 5.5℃/W, 3.8℃/W이다.

이는 도 3의 패키지 구조가 도 14 및 도 15의 패키지 구조에 비해 열방출이 신속하게 이루어질 수 있음을 의미한다. 그러나, 도 3의 패키지 구조는 앞서 언급한 바와 같이 공융점 본딩이 제대로 되지 않거나 열팽창 계수의 차이로 인해 LED소자가 박리되는 등의 문제점이 발생된다. 따라서, 도 3의 패키지 구조를 실제로 채택하기에는 부적합하다. 그래서, 열 저항에서 약간의 차이는 있지만 평탄도 유지가 가능하고 열팽창계수에서도 LED소자와 거의 차이가 없는 재료를 이용한 도 14 또는 도 15의 패키지 구조를 채택하는 것이 바람직하다.

도 18은 본 발명의 LED 패키지의 어느 한 실시예를 어레이시켰을 경우의 등가회로도이다.

7개의 LED소자(L1∼L7)가 입력단(IN)과 출력단(OUT) 사이에 접속된다. 상호 직렬 접속된 2개의 LED소자(L1, L2)를 제 1그룹이라고 하고, 상호 직렬 접속된 3개의 LED소자(L3, L4, L5)를 제 2그룹이라고 하며, 상호 직렬 접속된 2개의 LED소 자(L6, L7)를 제 3그룹이라고 하자. 그 각각의 그룹은 상호 병렬로 접속된다. 물론, 그 LED소자(L1∼L7)가 그룹지어 상호 병렬로 접속되는 것이 아니라 각각의 LED소자(L1∼L7)가 병렬로 연결되어도 된다.

하나의 바리스터(VR)가 입력단(IN)과 출력단(OUT) 사이에서 그 제 1 내지 제 3그룹의 LED소자(L1∼L7)에 병렬로 접속된다. 그 바리스터(VR)는 제너 다이오드로 대체되어도 된다.

노이즈 제거 회로가 출력단(OUT)과 접지단(GND) 사이에 설치된다. 그 노이즈 제거 회로는 상호 직렬로 접속된 캐패시터(C)와 저항(R)으로 구성된다. 물론, 그 노이즈 제거 회로를 인덕터(L) 및 저항(R)으로 구성시켜도 되고, 인덕터(L) 및 캐패시터(C)로 구성시켜도 된다. 그리고, 그 노이즈 제거 회로를 입력단(IN)과 접지단(GND) 사이에 설치하여도 된다. 그 저항(R)은 예컨대 10∼200Ω의 범위내에서 트리밍되는 저항이 바람직하다. 물론, 그 저항(R)은 가장 최적의 값을 갖는 고정 저항이어도 된다.

도 19는 도 18의 등가회로도에 근거하여 본 발명의 LED 패키지의 어느 한 실시예를 어레이시켰을 경우의 평면도이다.

어레이형 LED 패키지(100)에서 벌집 모양으로 구획된 7개의 영역을 셀(110)이라고 한다. 그 각각의 셀(110)이 개별적인 LED 패키지가 된다. 그 각각의 셀(110)은 LED소자(32)를 구비한다. 각 셀(110)내의 LED소자(32)는 형광체 및 실리콘에 의해 1차 몰딩(코팅)된다. 그 실리콘을 대신하여 에폭시를 사용하여도 된다.

바리스터(VR)의 일단은 전도체(116)에 의해 입력단(112; V+)에 접속된다. 그 바리스터(VR)의 타단은 그 전도체(116)에 의해 출력단(114; V-)에 접속된다.

원형 띠 형상의 내부 댐(118)은 그 LED소자(32)를 몰딩하고 있는 형상을 원하는 형상(예컨대, 반구 형상, 평탄한 돔 형상)으로 유지시킨다.

그 어레이되어 있는 모든 LED소자(32)의 주변에는 원형 띠 형상의 외부 댐(120)이 형성된다. 그 외부 댐(120)은 모든 LED소자(32)에 대한 전체적인 몰딩 형상을 일정하게 유지시켜 준다. 모든 LED소자(32)에 대한 전체적인 몰딩시에는 실리콘 또는 에폭시를 이용한다. 그 내부 댐(118) 및 외부 댐(120)의 형상은 원형 띠 형상 뿐만 아니라 다각형 띠 형상이어도 된다. 도 19에서, 미설명부호 122는 몰딩부이다.

도 19에는 반사판이 도시되지 않았으나, 각 셀(110)별로 LED소자(32)의 주변에 반사판을 설치시켜도 된다. 한편으로는, 모든 LED소자(32)들을 하나의 그룹으로 보고서 그 그룹의 주변에 반사판을 설치시켜도 된다.

도 19에서는 7개의 LED소자(32)를 예시하였다. 그 LED소자(32)의 수는 가감되어도 된다. 그 가감된 LED소자(32)에 대한 어레이는 도 20에서와 같이 변형될 수 있다. 즉, 도 20의 (a)에서와 같이 1열 다행 형태 또는 도 20의 (b)에서와 같이 다열 다행 형태로 변형시킬 수 있다. 그리고, 도 20의 (c)에서와 같이 LED소자가 5개인 경우에는 외부 댐의 형상을 원형 형상으로 하여도 되고, 도 20의 (d)에서와 같이 7개의 LED소자에 대하여 외부 댐의 형상을 다각형으로 하여도 된다.

어레이형 전자부품 패키지의 외관 형상은 그리 중요하지 않다. 그 외관 형상 은 광학 특성을 고려하여 그에 상응되는 형상으로 하면 된다.

도 21은 도 19에서 3개의 LED소자(도 17에서 L3, L4, L5)가 어레이된 부분을 단면처리한 도면이다. 도 21의 하부 세라믹 기판(35)은 도 14의 하부 세라믹 기판으로 예시하였다. 도 21의 상부 세라믹 기판(40)은 도 14의 상부 세라믹 기판으로 예시하였다. 도 21에서, 각각의 애노드 전극(34)과 각각의 캐소드 전극(36)이 절연된 것처럼 보이지만, 실제적으로는 애노드 전극(34)은 애노드 전극끼리 서로 연결되고, 캐소드 전극(36)은 캐소드 전극끼리 서로 연결된다. 도 21에는 도시하지 않았으나, 하부 세라믹 기판(35)과 금속판(130)간의 접착성 및 열전도성을 향상시키기 위해 하부 세라믹 기판(35)의 저면에 금속재질의 막을 형성시키는 것이 바람직하다.

그 하부 세라믹 기판(35)의 저면에는 다수개의 금속 핀(132)이 돌출된 금속 판(130)이 설치된다. 그 금속판(130)에 의해 열 방출 효율이 증대된다. 그리고, 도 22에서와 같이 그 다수개의 금속 핀(132)에 웨이브를 형성시키게 되면 금속 핀(132)의 표면적이 크게 되어 열 방출 효율이 더욱 증대된다.

그 하부 세라믹 기판(35)의 체적과 금속 판(130)의 길이 및 두께, 금속 핀(132)의 길이 및 수 등에 따라 LED소자(32)의 최고 온도가 달라진다.

정전기 및 서지를 차단하는 바리스터(VR)가 하부 세라믹 기판(35)에 내장 또는 표면실장된다. 그 하부 세라믹 기판(35)의 상면에 어레이된 다수개의 LED소자(32)의 구동에 따른 노이즈를 제거하는 노이즈 제거 회로가 그 하부 세라믹 기 판(35)의 내부에 인쇄된다. 도 21에서는 노이즈 제거회로를 RC결합형태로 하였는데, LC 또는 RL결합형태로 하여도 된다. 도 21에서, 참조부호 h1과 h2 및 h3는 도전성 페이스트가 충전된 비아 홀이고, C1 및 C2는 각기 다른 세라믹 시트상에 형성된 전극 패턴이다. 그 전극 패턴(C1, C2)은 상하로 배열된다. 그 두개의 전극 패턴(C1, C2)에 의해 캐패시터가 형성된다. 도 21에서, 참조부호 R은 그 전극 패턴(C1, C2)의 세라믹 시트와는 다른 세라믹 시트상에 형성된 저항 패턴이다. 그 저항 패턴(R)에 일단이 연결된 비아 홀(h3)의 타단은 그 하부 세라믹 기판(35)내의 다른 세라믹 시트에 형성된 접지 패턴(도시 생략)에 연결된다.

상기의 설명에서는 그 전극 패턴(C1, C2)에 의해 캐패시터가 형성되는 것으로 하였으나, 그 전극 패턴(C1, C2)에 의해 바리스터가 형성되는 것으로 할 수도 있다. 이 경우에는 시트의 재질만 달리하면 된다.

이와 같이, 제조공정에서 필요한 기능에 대한 회로를 세라믹 시트상에 패턴인쇄하여 적층시킴으로써, 별도로 부품을 실장하지 않아도 된다. 그로 인해, 원하는 패키지의 구현이 간단하게 이루어질 뿐만 아니라 사이즈의 축소가 가능하게 된다.

어레이된 각각의 LED소자(32)는 1차몰딩된다. 그 1차 몰딩된 부위를 몰딩부(140)라고 한다. 도 21에는 도시되지 않았으나, 그 1차몰딩된 다수개의 LED소자(32)를 포함하여 그 상부 세라믹 기판(40)의 상면이 렌즈 형상으로 2차몰딩된다. 그 1차 몰딩시에는 각각의 LED소자(32)를 형광체 및 실리콘(또는 에폭시)으로 몰딩한다. 그리고, 그 2차 몰딩시에는 실리콘 또는 에폭시로 몰딩한다.

도 21에서는 금속판(130)과 하부 세라믹 기판(35)이 직접 맞닿게 접합되었다. 다수개의 LED소자(32)에서 발산되는 열은 열전도율이 높은 하부 세라믹 기판(35) 및 금속판(130)을 통해 신속하게 외부로 방출된다. 그 금속판(130)은 열에 의해 LED소자(32)가 열화되는 현상을 감소시켜 칩의 수명을 향상시킨다. 그리고, 그 금속판(130)은 수지 또는 실리콘 등의 봉합재가 열에 의해 열화되는 현상을 감소시켜 신뢰성을 향상시킨다.

도 21과 같은 어레이 타입의 전자부품 패키지는 다음과 같은 제조공정,

1) 금속판(130)과 기판을 결합한다.(제 1공정이라 한다)

2) 다수개의 LED소자(32)를 어레이한다.(제 2공정이라 한다)

3) 와이어(42)를 본딩한다.(제 3공정이라 한다)

4) 각 셀의 LED소자(32)를 몰딩한다.(제 4공정이라 한다)

5) 모든 셀의 LED소자(32)를 한꺼번에 몰딩한다.(제 5공정이라 한다)

에 의해 제조된다.

상술한 개괄적인 제조 공정을 보다 상세히 설명하면 다음과 같다. 제 2공정부터 순차적으로 시작하여 제 1공정을 제일 나중에 처리하여도 무방하다.

(제 1공정의 설명)

먼저, 금속판(130)과 기판을 제작한다.

그 금속판(130)의 경우는 금형 등을 이용하여 제작한다.

그리고, 그 기판은 도 14에서의 설명에 따라 제조된다. 여기서의 기판은 상부 세라믹 기판(40)과 서멀 슬러그(46)가 삽입된 하부 세라믹 기판(35)을 통칭한 것이다. 그 하부 세라믹 기판(35)을 제조하는 공정에는 세라믹 시트에 내부 회로 패턴(예컨대, 인덕터, 저항, 바리스터, 캐패시터, 애노드 전극, 캐소드 전극 등의 패턴)을 인쇄하는 공정이 있다. 그 내부 회로 패턴 인쇄 공정을 행할 때 도 18의 RC결합형태의 노이즈 제거 회로를 구현하면 된다. 즉, 도 23의 (a)에서와 같이 각기 다른 세라믹 시트(CS)의 일면에 캐패시터를 위한 전극 패턴을 형성시킨다. 그리고, 도 23의 (b)에서와 같이 또 다른 세라믹 시트(CS)에 저항 패턴(R)을 형성시킨다. 그 전극 패턴(C1, C2) 및 저항 패턴(R)에는 비아 홀(도시 생략)이 형성되어 있다. 그리고, 그 전극 패턴(C1, C2) 및 저항 패턴(R)의 형상은 도 23의 (a),(b)에 도시된 형상 뿐만 아니라 다른 형상이어도 된다.

이와 같이 제조된 기판의 저면(즉, 하부 세라믹 기판(35)의 저면)에 금속판(130)을 결합시킨다. 그 결합시에는 솔더 페이스트 또는 유전체 페이스트를 이용한다. 이때, 금속과 세라믹을 직접 접합시킬 수 없으므로 금속판(130)의 상면 및 하부 세라믹 기판(35)의 저면에 금속층을 형성시키는 공정을 먼저 실시한다. 즉, 그 하부 세라믹 기판(35)의 저면에 금속층을 형성시키고, 그 금속판(130)의 상면에 금속층을 형성시킨 후에 상호간의 접합면 사이에 솔더 페이스트 또는 유전체 페이스트를 개재시킨다. 그리고 나서, 리플로우를 진행시키게 되면 그 금속판(130)과 하부 세라믹 기판(35)이 단단히 결합된다. 그 금속층을 형성시키는 공정은 익히 알려진 종래의 기술을 이용하면 된다.

(제 2공정의 설명)

LED소자(32)를 캐소드 전극(36)상에 접합시키는 방법으로는 공융점 본딩(eutectic bonding) 방법, Ag 페이스트를 이용한 본딩 방법, 및 플립 본딩(flip bonding) 방법 등이 있다. 공융점 본딩 방법에서는 LED소자(32)의 저면과 캐소드 전극(36)을 250∼350℃ 정도의 온도와 40∼80g 정도의 중량 및 5∼30 ms 정도의 시간으로 공융점 결합을 실시하면 된다. Ag 페이스트를 이용한 본딩 방법에서는 LED소자(32)가 부착될 부위에 Ag페이스트를 찍어둔 후에 LED소자(32)를 그 Ag 페이스트위에 부착하고서 120∼180℃ 정도의 온도를 가하면 된다. 플립 본딩 방법에서는 LED소자(32)와 하부 세라믹 기판(35)의 LED소자 실장영역 사이에 볼 형상의 범프(bump)를 개재하고서 본딩하면 된다. 플립 본딩 방법을 이용하면 후속의 와이어 본딩 공정이 필요없게 된다.

(제 3공정 설명)

각각의 캐소드 전극(36)상에 본딩되어 있는 LED소자(32)를 와이어(42)를 이용하여 해당하는 애노드 전극(34) 및 캐소드 전극(36)과 전기적으로 연결시킨다. 그리고, 어느 한 셀의 전극(34, 36)과 인접한 셀의 전극(34, 36)과의 직렬 접속 또는 병렬 접속은 당업자라면 통상의 지식으로 충분히 행할 수 있는 것이므로 설명을 생략한다.

(제 4공정 설명)

와이어 본딩을 마친 각각의 LED소자(32)의 주변을 형광체 및 실리콘(또는 에폭시)을 사용하여 일정하게 몰딩(코팅)한다. 즉, 각각의 LED소자(32)의 주변에 내부 댐(118)을 형성한 후에 디스펜서(dispenser)를 이용하여 그 내부 댐(118)의 내부에 형광체 및 실리콘(또는 에폭시)을 주입한다. 이때, 그 주입되는 형광체의 중량%는 3∼30wt% 정도이고, 실리콘 또는 에폭시의 농도는 2000cps 정도이다. 그 주입된 형광체 및 실리콘(또는 에폭시)에 의해 성형되는 몰딩부(140)의 형상이 원하는 형상(예컨대, 반구 형상 또는 평탄 돔 형상 등)이 되면 더 이상의 주입을 정지한 후에 150℃에서 3시간 정도 경화시킨다. 이와 같이 하게 되면 몰딩부(140)의 형상이 완전히 성형된다. 그리고, 상기에 기재된 형광체의 중량%, 실리콘 또는 에폭시의 농도, 경화온도 및 시간은 하나의 예일 뿐, 반드시 그러한 조건만을 만족시킬 필요는 없고 필요에 따라서는 다른 값을 적용시켜도 된다.

(제 5공정 설명)

제 4공정에서의 1차 몰딩이 종료되면 외부 댐(24)을 이용하여 모든 셀의 LED소자(32)를 한꺼번에 몰딩한다.

즉, 기판상에 외부 댐(120)을 형성하고, 그 외부 댐(120)의 내부에 디스펜서를 이용하여 점도가 높은 소정의 실리콘 또는 에폭시를 주입한다.

그 주입된 실리콘 또는 에폭시에 의해 성형되는 몰딩부(122)의 형상이 원하는 지향각을 얻을 수 있는 형상(예컨대, 렌즈 형상)이 되면 더 이상의 주입을 정지 한 후에 경화시킨다. 이와 같이 하게 되면 패키지의 상면(즉, 전면)에는 렌즈 형상의 몰딩부(122)가 완전히 성형된다. 상술한 몰딩부(122)의 성형 방식은 인젝션(injection) 몰딩 방식이다. 그 몰딩부(122)를 성형하기 위한 다른 방식으로는 파우더를 이용하는 트랜스퍼(transfer) 몰딩 방식이 있다.

이와 같이 제 1 내지 제 5공정의 처리 흐름에 따라 어레이형 LED 패키지를 제조하면, 다수개의 LED칩에 대한 효과적인 열 방출이 이루어진다.

그리고, 기판에 정전기 및 서지를 제거하기 위한 반도체 소자 및 노이즈를 제거하기 위한 회로를 내장시키거나 표면실장시킴으로써, 패키지의 사이즈를 최대한 축소시킬 수 있음과 더불어 정전기와 서지 및 노이즈를 제거한 어레이형 반도체 패키지의 제공이 가능하게 된다.

또한, 기판 상면에 실리콘 또는 에폭시를 이용하여 렌즈 형상으로 코팅함으로써, 별도의 렌즈 또는 개별 렌즈가 필요없게 된다.

이와 같이 도 21과 같은 어레이형 LED 패키지는 상술한 제 1 내지 제 8실시예의 LED 패키지중 어느 한 패키지를 채용하여 구현할 수 있으므로, 이하의 특허청구범위에 별도로 기재하지 않아도 본 발명의 범위가 어레이형 LED 패키지에까지 미침을 자명하게 알 수 있다.

한편, 본 발명은 상술한 실시예들만으로 한정되는 것이 아니라 본 발명의 요지를 벗어나지 않는 범위내에서 수정 및 변형하여 실시할 수 있고, 그러한 수정 및 변형이 가해진 기술사상 역시 이하의 특허청구범위에 속하는 것으로 보아야 한다.

이상 상세히 설명한 바와 같이 본 발명에 따르면, 세라믹 기판에 효율적인 방열 구조를 채용함으로써 LED소자로부터 발생되는 열의 방출이 효율적으로 수행되어 LED소자를 안정적으로 구동시킬 수 있게 된다.

그리고, 기판의 열전도도를 높혀 LED소자에서 최종 발열 부위까지의 열 저항을 낮춤으로써 LED소자에서 발생되는 열을 신속하게 방출시킬 수 있게 된다.

그리고, 기판상에 다수개의 LED소자를 어레이하고 그 기판의 저면에 금속으로 된 방열판을 접합시킴으로써, 고휘도를 실현함과 더불어 열 방출이 효과적으로 이루어지게 된다.

Claims

발광소자;

상기 발광소자가 실장되는 발광소자 실장영역이 형성된 기판; 및

상기 기판의 내부에서 상기 발광소자 실장영역과 수직 방향으로 이격되게 상기 발광소자 실장영역의 하부에 매입되고, 상기 기판의 저면으로 노출된 열방출 매체를 포함하는 것을 특징으로 하는 전자부품 패키지.
청구항 1에 있어서,

상기 발광소자 실장영역과 상기 열방출 매체 사이에 열경유 매체가 형성된 것을 특징으로 하는 전자부품 패키지.
청구항 2에 있어서,

상기 열경유 매체는 상기 기판의 열전도율보다 높은 열전도율을 갖는 것을 특징으로 하는 전자부품 패키지.
청구항 3에 있어서,

상기 열경유 매체는 상기 발광소자의 사이즈보다 넓거나 같은 범위로 하여 수직으로 형성된 것을 특징으로 하는 전자부품 패키지.
청구항 3에 있어서,

상기 열경유 매체는 상기 발광소자의 사이즈보다 넓은 범위로 하여 수직으로 형성되되 다수개의 영역으로 분할되고, 상기 다수개의 열경유 매체 영역중에서 상기 발광소자의 사이즈보다 직경이 크거나 같은 열경유 매체 영역이 상기 발광소자의 바로 아래에 배치된 것을 특징으로 하는 전자부품 패키지.
청구항 3에 있어서,

상기 열경유 매체는 세라믹 시트층으로 형성된 것을 특징으로 하는 전자부품 패키지.
청구항 3에 있어서,

상기 열경유 매체는 다이아몬드로 형성된 것을 특징으로 하는 전자부품 패키지.
청구항 1에 있어서,

상기 기판은 상기 발광소자 실장영역의 주변으로 캐비티를 갖추고, 상기 캐비티의 내측면에는 반사체가 형성되며, 상기 반사체는 상기 기판에 형성되는 패턴 전극중 적어도 하나에 접속되고, 상기 패턴 전극은 상기 발광소자와 전기적으로 연결된 것을 특징으로 하는 전자부품 패키지.
청구항 8에 있어서,

상기 반사체가 접속된 패턴 전극은 상기 발광소자 실장영역에 형성된 패턴 전극과 이격되게 형성된 것을 특징으로 하는 전자부품 패키지.
청구항 1에 있어서,

상기 기판에는 바리스터 재질의 층이 포함되고,

상기 기판의 내부에 형성되고 상기 바리스터 재질의 층을 사이에 두고 그 일부가 중첩된 제 1내부 전극과 제 2내부 전극; 및

상호 이격되게 상기 기판에 설치되고 상기 제 1내부 전극과 전기적으로 접속된 제 1외부 전극 및 제 2내부 전극과 전기적으로 접속된 제 2외부 전극이 추가로 포함된 것을 특징으로 하는 전자부품 패키지.
청구항 1 내지 청구항 10중의 어느 한 항에 있어서,

상기 발광소자는 LED소자로 이루어진 것을 특징으로 하는 전자부품 패키지.
청구항 1 또는 청구항 7에 있어서,

상기 열방출 매체는 다이아몬드로 형성된 것을 특징으로 하는 전자부품 패키지.