KR100772647B1 - 반도체 패키지 및 그의 제조방법 - Google Patents

Abstract

캐비티에 충전되는 형광체의 높이를 제어할 수 있도록 한 반도체 패키지 및 그의 제조방법은, 기판에 형성되는 캐비티를 단차지게 형성시켜 상부 캐비티와 하부 캐비티로 구획시키고 그 하부 캐비티에는 형광체를 충전시키며 그 상부 캐비티와 하부 캐비티의 경계영역에는 차단부를 형성시킴으로써, 경화시 그 차단부에 의해 형광물질층이 캐비티의 벽면을 타고 올라가는 것이 방지되어 형광체를 원하는 만큼 아주 간단하게 채울 수 있게 되고 원하는 광 지향각을 쉽게 얻을 수 있게 된다.

Description

반도체 패키지 및 그의 제조방법{Semiconductor package and method of manufacturing thereof}

도 1 내지 도 4는 일반적인 LED패키지의 구조를 나타낸 단면도,

도 5는 일반적인 LED패키지에서의 문제점을 설명하기 위해 채용된 도면,

도 6은 다른 종래의 LED패키지의 구조 및 문제점을 설명하기 위한 도면,

도 7은 또 다른 종래의 LED패키지의 단면도,

도 8은 본 발명의 제 1실시예에 따른 반도체 패키지의 단면도,

도 9는 본 발명의 제 2실시예에 따른 반도체 패키지의 단면도이다.

< 도면의 주요부분에 대한 부호의 설명 >

30 : 하부 기판 38, 40 : 패턴 전극

42 : LED칩 44 : 와이어

46 : 형광물질층 48 : 실리콘(또는 에폭시)

50 : 반사판 60, 70 : 상부 기판

66 : 댐 72 : 차단띠

본 발명은 반도체 패키지 및 그의 제조방법에 관한 것으로, 보다 상세하게는 기판의 캐비티내에 형광체를 원하는 위치까지 정확히 채울 수 있도록 한 반도체 패키지 및 그의 제조방법에 관한 것이다.

발광다이오드(light emission diode, 이하, LED라 함)는 GaAs, AlGaAs, GaN, InGaN 및 AlGaInP 등의 화합물 반도체(compound semiconductor) 재료의 변경을 통해 발광원을 구성함으로써 다양한 색을 구현할 수 있는 반도체 소자를 말한다. 현재, 이와 같은 반도체 소자가 전자부품에 패키지형태로 많이 채택되고 있다.

일반적으로, 조명기구 등에 채용되는 백색 LED를 구현하는 방법으로는, 가시광 영역중 파장이 430nm∼470nm인 청색 LED칩과 YAG계의 형광체(예컨대, yellow phosphor)를 조합하는 방법, 및 UV LED칩과 적색/녹색/청색 형광체를 조합하는 방법, 적색/녹색/청색 LED칩을 조합하는 방법 등이 있다.

상기 방법들중에서, 백색 LED를 저렴하게 구현할 수 있고 광효율이 높다라는 등의 이유로 인해 첫 번째 방법이 주로 많이 사용된다.

그 청색 LED칩과 YAG계의 형광체(예컨대, yellow phosphor)를 조합하여 백색 LED를 구현하게 되면 도 1 내지 도 4에 예시된 바와 같은 구조가 된다.

도 1 내지 도 4에 도시된 LED패키지는 공통적으로, LED칩(10); 그 LED칩(10) 이 실장되는 하부 기판(12); 그 하부 기판(12)상에 배치되며 상기 LED칩(10)이 실장되는 영역에 상응하는 영역에 소정의 경사각으로 된 캐비티가 형성된 상부 기판(14); 상기 하부 기판(12)에 소정 형태로 형성되고 와이어(20)를 매개로 하여 LED칩(10)에 접속된 패턴 전극(16, 18); 상기 LED칩(10)을 둘러싸도록 상기 상부 기판(14)의 캐비티 내측면을 따라 밀착되게 설치된 반사판(24); 및 YAG계의 형광체(예컨대, yellow phosphor) 및 실리콘(또는 에폭시)이 소정의 배합비율에 따라 배합된 후 LED칩(10)을 덮도록 포팅(potting)됨에 따라 형성된 형광물질층(22)을 구비한다. 도 3 및 도 4에서 참조부호 26은 실리콘 또는 에폭시에 의한 코팅층을 의미한다.

도 1의 LED패키지에 의한 광 지향각은 대략 120도 내지 130도 정도이고, 도 2의 LED패키지에 의한 광 지향각은 대략 80도 내지 110도 정도이며, 도 3 및 도 4의 LED패키지에 의한 광 지향각은 대략 60도 내지 70도 정도이다.

물론, YAG계 형광체가 아닌 다른 계열의 형광체를 사용하여도 되고, 청색 LED가 아닌 다른 색깔의 LED를 채용하여 백색 LED를 구현할 수 있다.

도 1 내지 도 4에서와 같은 경사각을 갖는 캐비티가 채용된 LED패키지에 따르면, LED칩 위에 균일한 형광체 코팅(충전)이 어려울 뿐만 아니라 형광체의 산란 효과 때문에 LED패키지의 경사각에 따른 광 지향각의 정밀한 조절이 곤란하다. 즉, 도 1의 경우는 형광체의 코팅 유무에 따라 캐비티의 경사각과 상관없이 광 지향각이 120도 내지 130도로 고정된다. 도 2의 경우는 광 지향각 조절이 형광물질층(22) 의 높이에 따라 변화된다. 도 3 및 도 4의 경우는 형광체의 코팅이 균일하게 되었다면 도 5의 (b)와 같이 양품이 되겠으나, LED칩 위에 균일한 형광물질층의 코팅이 어렵기 때문에 그 형광물질층이 불균일하게 코팅되는 경우가 많다. 특히, 도 3 및 도 4에서 형광체의 코팅 정밀도가 낮게 되면 도 5의 (a) 또는 (c)와 같이 불량이 되어 빛의 가장자리에 황색띠 현상이 발생하여 백색광의 구현이 어렵게 된다.

그리고, 도 2의 LED 패키지 구조의 광 지향각을 보다 좁히기 위해, 형광물질층(22)상에 실리콘층 또는 에폭시층(26)을 형성시킨 구조가 제안되었다. 이 구조는 형광물질층(22)의 코팅(충전)시 그 형광물질층(22)을 구성하는 형광체와 실리콘(또는 에폭시)중에서 그 실리콘(또는 에폭시)은 액체로서 모세관 현상에 의해 캐비티에 충전될 때 벽면을 타고 올라가게 된다. 그로 인해, 도 6에서와 같이 캐비티의 경사면에 접하는 형광물질층(22)의 부분이 그 경사면의 벽면을 타고 올라가게 되어 원하는 광 지향각을 제대로 얻을 수 없게 된다.

그에 따라, 형광체의 균일한 코팅(충전)을 용이하게 할 수 있도록 하기 위해, 본 출원인은 도 7과 같은 구조의 반도체 패키지를 제안한 바 있다.

그런데, 도 7과 같은 구조에서도 발생 빈도수 및 그 올라가는 높이가 상당히 낮아졌지만 형광물질층(46)(즉, 형광체와 실리콘(또는 에폭시)이 혼합된 층)이 경사면의 벽면을 타고 올라가는 경우가 발생하였다. 다시 말해서, 상부 기판(36)의 세라믹 시트층(32)의 캐비티내에 충전된 형광물질층(46)(즉, 형광체와 실리콘(또는 에폭시)이 혼합된 층)이 경화시 그 세라믹 시트층(32)과 세라믹 시트층(34)간의 경계영역을 약간 넘어 가는 경우가 발생하였다.

본 발명은 상기한 종래의 문제점을 해결하기 위해 제안된 것으로, 캐비티에 충전되는 형광체의 높이를 제어할 수 있도록 한 반도체 패키지 및 그의 제조방법을 제공함에 그 목적이 있다.

상기와 같은 목적을 달성하기 위하여 본 발명의 바람직한 실시예에 따른 반도체 패키지는, 캐비티가 형성된 기판을 구비한 반도체 패키지로서,

상기 캐비티는 단차지게 형성되어 상부 캐비티와 하부 캐비티로 구획되고, 상기 하부 캐비티에는 형광체가 충전되며, 상기 상부 캐비티와 하부 캐비티의 경계영역에는 차단부가 형성된 것을 특징으로 한다.

그리고, 본 발명의 다른 실시예에 따른 반도체 패키지는, 캐비티가 형성된 기판을 구비한 반도체 패키지로서,

상기 캐비티는 테이퍼지게 형성되고, 상기 캐비티의 내측면 소정 위치에 차단부가 형성되며, 상기 차단부에 의해 구획된 상부 캐비티 영역 및 하부 캐비티 영역중에서 하부 캐비티 영역에 형광체가 충전된 것을 특징으로 한다.

상기의 실시예들에서, 상기 차단부는 절연재료로 이루어지고, 상기 캐비티의 내측면에는 반사판이 형성되며,상기 캐비티의 내부에는 발광소자 칩이 실장된다.

한편, 본 발명에서의 반도체 패키지의 제조방법은, 캐비티가 형성된 기판을 준비하는 단계; 상기 캐비티의 내측면 소정 위치에 차단부를 형성하는 단계; 및 상기 차단부에 의해 구획된 상부 캐비티 영역 및 하부 캐비티 영역중에서 하부 캐비티 영역에 형광체를 충전하는 단계를 포함한다.

그리고, 상기 캐비티의 내측면에 반사판을 형성하는 단계를 추가로 포함하여도 된다.

그리고, 상기 차단부를 형성하는 단계는 절연재료를 이용하여 행해지게 된다.

이하, 첨부된 도면을 참조하여 본 발명에 따른 반도체 패키지 및 그의 제조방법에 대하여 설명하면 다음과 같다. 이하에서는 엘이디(LED) 패키지를 최적의 실시예로 하여 설명한다. 그리고, 본 발명의 반도체 패키지는 세라믹 패키지, 플라스틱 패키지, 리드 프레임 타입 패키지, 플라스틱 + 리드 프레임 타입 패키지 등 모든 SMD 타입 패키지에 적용가능한 것으로 보면 된다.

(제 1실시예)

도 8은 본 발명의 제 1실시예에 따른 반도체 패키지의 단면도이다.

제 1실시예의 반도체 패키지는, LED칩(42); 그 LED칩(42)이 실장되는 하부 기판(30); 그 하부 기판(30)상에 배치되며 상기 LED칩(42)이 실장되는 영역에 상응하는 영역에 캐비티가 형성된 상부 기판(60); 상기 하부 기판(30)에 소정 형태로 형성되고 와이어(44)를 매개로 하여 LED칩(42)에 접속된 패턴 전극(38, 40); 및 상 기 LED칩(42)을 둘러싸도록 상기 상부 기판(36)의 캐비티 내측면을 따라 설치된 반사판(50)을 포함한다.

상기 하부 기판(30)의 재질로는 알루미나(alumina), 수정(quartz), 칼슘지르코네이트(calcium zirconate), 감람석(forsterite), SiC, 흑연, 용융실리카(fusedsilica), 뮬라이트(mullite), 근청석(cordierite), 지르코니아(zirconia), 베릴리아(beryllia), 질화알루미늄(aluminum nitride), LTCC(low temperature co-fired ceramic), 및 플라스틱 등을 들 수 있다. 그리고, 그 하부 기판(30)은 바리스터 재질로 구성시켜 ESD 방지 기능을 추가로 구현할 수도 있다.

그리고, 상기 상부 기판(60)도 상술한 하부 기판(30)의 재질과 동일한 것으로 보면 된다.

상기 상부 기판(60)은 두개의 시트층(62, 64)(예컨대, 세라믹 시트층)으로 이루어진다. 물론, 그 각각의 시트층(62, 64)은 다수개의 시트층의 적층에 의해 형성된 것으로 보아도 된다.

하부 시트층(62)의 중앙부에는 직각의 캐비티(즉, 하부 캐비티)가 형성되고, 상부 시트층(64)의 중앙부에는 테이퍼진 캐비티(즉, 상부 캐비티)가 형성된다. 물론, 그 하부 시트층(62)의 중앙부에 형성된 캐비티가 직각이 아니라 테이퍼진 형상이어도 무방하다. 그 하부 시트층(62)에 형성된 캐비티(즉, 하부 캐비티)의 상부 개구면은 상기 상부 시트층(64)에 형성된 캐비티(즉, 상부 캐비티)의 하부 개구면과 접하되, 그 접합 부분에서 단차지게 된다.

상기 하부 시트층(62) 및 상부 시트층(64)에 캐비티를 형성하는 방식은 익히 알려져 있는 종래의 방식을 채택하면 되고, 이러한 내용은 동종업계에 종사하는 당업자라면 누구라도 쉽게 알 수 있다.

특히, 상기 상부 캐비티와 하부 캐비티의 경계영역(즉, 단차진 부위의 상부)에는 차단부가 될 수 있는 댐(66)이 형성된다. 그 댐(66)은 상기 상부 기판(60)과 동시 소결을 할 때 절연성을 유지하고 유동하지 않아 그 모양을 유지할 수 있는 절연재료로 이루어진다. 그 댐(66)을 이루는 절연재료는 절연이 되어 전기 도금시에 도금이 되지 않으며, 동시 소결시에는 그 모양을 유지하여야 댐으로서의 역할을 할 수 있기 때문에, 소결 온도에서 견딜 수 있는 재료를 선택하면 된다. 바람직하게, 소결 온도에서 견딜 수 있는 재료로서는 유리(glass)가 있다. LTCC는 통상 850 ~ 900도에서 소결을 하고, 바리스터는 1000 ~ 1100도에서 소결을 한다. 따라서 기판 재료가 LTCC일 경우에는 850 ~ 900도에서 동시 소결이 가능한 유리를 선택하면 되고, 기판 재료가 바리스터인 경우에는 1000 ~ 1100도에서 동시 소결이 가능한 유리를 선택하면 된다. 통상적으로, 유리는 그 조성에 따라 그 녹는 온도가 300 ~ 1100도까지 다양하므로, 충분히 채택가능하다.

한편, 상기 댐(66)을 형성하기 위해 사용되는 절연재료(즉, 유리)에 색깔을 넣어도 된다. 즉, 댐(66)의 색깔이 기판 재료의 색깔과 다르게 되면 명암을 달리하게 되어 작업자가 형광물질층(46)의 충전이 제대로 되었는지를 금방 인식할 수 있게 된다.

그리고, 상기 하부 시트층(62)의 캐비티(하부 캐비티)내에는 형광체와 실리콘(또는 에폭시)가 소정의 배합비율로 배합된 형광체층(46)이 충전된다.

한편, 상기 상부 시트층(64)의 캐비티(상부 캐비티)내에는 실리콘 또는 에폭시(48)가 충전된다. 물론, 그 상부 시트층(64)의 캐비티(상부 캐비티)내에 아무런 물질도 충전되지 않을 수도 있다.

그리고, 도 8에서는 반사판(50)을 상부 시트층(64)의 캐비티(상부 캐비티)에만 설치되는 것으로 하였는데, 필요에 따라서는 하부 시트층(62)의 캐비티(하부 캐비티)까지 설치하여도 무방하다.

상기 반사판(50)을 상부 캐비티에 형성시키는 것으로 가정하고 설명하면, 그 반사판(50)을 형성하기 위해서는 통상적으로 상부 시트층(64)의 캐비티(상부 캐비티)에 Ag, Ni의 도금을 시행한다.

상부 시트층(64)의 재료가 LTCC인 경우에는 그 벽면에 Ag를 얇게 인쇄하고 하부 캐비티의 상면(즉, 단차진 부위의 상부)에 절연재료로 된 댐(66)을 형성시킨다. 이어, 동시 소결을 한 후에 전기 도금을 하면 그 댐(66)이 형성된 부분만 도금되지 않고 나머지 부분이 도금되어 반사판(50)으로 된다.

그 후, 형광물질층(46)을 그 하부 캐비티에 충전시키는데, 그 상부에 형성된 댐(66) 때문에 실리콘이 상부 캐비티측으로 넘치지 않는다. 광 지향각은 상부 캐비티의 각도에 의해 조절되어 지는데, 이 때 상부 캐비티측으로 형광물질층(46)이 넘치게 되면 광 지향각을 넓히는 효과를 발생시키기 때문에 상부 캐비티에는 형광물질층(46)이 없어야 한다.

이와 같은 이유로 인해, 그 형광물질층(46)이 하부 캐비티내에 일정하게 채 워지게 되어 원하는 광 지향각을 얻을 수 있게 된다.

(제 2실시예)

도 9는 본 발명의 제 2실시예에 따른 반도체 패키지의 단면도이다.

제 2실시예의 반도체 패키지는 상술한 제 1실시예의 반도체 패키지의 구성과 거의 유사하고, 다만 차이나는 것은 제 1실시예에서는 상부 기판을 두개의 시트층으로 표현하였는데 제 2실시예에서는 상부 기판(70)을 하나로 표현한다는 점이 차이난다. 그리고, 상부 기판에 형성된 캐비티의 형상에서 차이난다. 따라서, 제 1실시예에서의 구성요소와 동일한 구성요소에 대해서는 참조부호를 동일하게 부여하면서 그에 대한 설명은 생략한다.

도 9에서, 상부 기판(70)은 테이퍼진 형상의 캐비티를 갖는다.

그 상부 기판(70)의 캐비티에 반사판(50)을 형성시키기 위해서 통상적으로 그 캐비티에 Ag, Ni의 도금을 시행하게 되는데, 그 Ag, Ni의 도금이 된 캐비티의 중간 위치(이 위치는 달라질 수 있음) 정도에 다공성의 절연재료를 인쇄 또는 스퍼터링하게 된다. 여기서, 상기 다공성의 절연재료는 상기 상부 기판(60)의 용융점보다 약간 높은 용융점을 갖는다.

그리고 나서, 동시 소결을 하게 되면 그 다공성의 절연재료가 인쇄 또는 스퍼터링된 부분만 도금되지 않고 나머지 부분이 도금되어 반사판(50)으로 된다. 여기서, 그 다공성의 절연재료가 인쇄 또는 스퍼터링된 부분이 차단부의 역할을 하는 차단띠(72)가 된다. 그 차단띠(72)를 기준하여 상부 영역을 상부 캐비티라고 하고 하부 영역을 하부 캐비티라고 한다.

그 후, 형광물질층(46)을 그 하부 캐비티에 충전시키는데, 상술한 제 1실시예와 같은 이유로 원하는 광 지향각을 얻을 수 있게 된다.

도 9에서는 차단띠(72)를 많이 돌출되게 도시하였는데, 이는 너무 작게 도시하면 파악하기 어렵기 때문에 이해하기 쉽도록 하기 위해 돌출시킨 것이다.

상술한 제 1실시예에서의 댐(66)과 제 2실시예에서의 차단띠(72)는 본 발명의 청구항에 기재된 차단부의 예이다. 형광물질층(46)의 유동 현상을 막을 수 있다면 그 차단부는 댐(66)과 차단띠(72)와 같은 형태가 아닌 다른 형태이어도 무방하다. 그리고, 그 차단부를 인쇄 또는 스퍼터링 방식이 아닌 다른 방식에 의해 원하는 위치에 형성시킬 수 있다면 어떠한 방식이라도 상관없다.

한편, 본 발명은 상술한 실시예로만 한정되는 것이 아니라 본 발명의 요지를 벗어나지 않는 범위내에서 수정 및 변형하여 실시할 수 있고, 그러한 수정 및 변형이 가해진 기술사상 역시 이하의 특허청구범위에 속하는 것으로 보아야 한다.

이상 상세히 설명한 바와 같은 본 발명에 따르면, 캐비티의 소정 위치에 차단부를 형성시키고 그 차단부를 기준으로 하부의 캐비티에 형광물질층을 충전시킨 후에 경화시키게 되면 그 차단부에 의해 형광물질층이 캐비티의 벽면을 타고 올라가는 것이 방지되므로, 형광체를 원하는 만큼 아주 간단하게 채울 수 있게 되고 원 하는 광 지향각을 쉽게 얻을 수 있게 된다.

Claims (9)

1. 캐비티가 형성된 기판을 구비한 반도체 패키지로서,

   상기 캐비티는 단차지게 형성되어 상부 캐비티와 하부 캐비티로 구획되고, 상기 하부 캐비티에는 형광체가 충전되며, 상기 상부 캐비티와 하부 캐비티의 경계영역에는 차단부가 형성된 것을 특징으로 하는 반도체 패키지.
2. 캐비티가 형성된 기판을 구비한 반도체 패키지로서,

   상기 캐비티는 테이퍼지게 형성되고, 상기 캐비티의 내측면 소정 위치에 차단부가 형성되며, 상기 차단부에 의해 구획된 상부 캐비티 영역 및 하부 캐비티 영역중에서 하부 캐비티 영역에 형광체가 충전된 것을 특징으로 하는 반도체 패키지.
3. 청구항 1 또는 청구항 2에 있어서,

   상기 차단부는 절연재료로 이루어진 것을 특징으로 하는 반도체 패키지.
4. 청구항 1 또는 청구항 2에 있어서,

   상기 캐비티의 내측면에는 반사판이 형성된 것을 특징으로 하는 반도체 패키지.
5. 청구항 4에 있어서,

   상기 캐비티의 내부에는 발광소자 칩이 실장되는 것을 특징으로 하는 반도체 패키지.
6. 청구항 5에 있어서,

   상기 발광소자 칩은 LED 칩인 것을 특징으로 하는 반도체 패키지.
7. 캐비티가 형성된 기판을 준비하는 단계;

   상기 캐비티의 내측면 소정 위치에 차단부를 형성하는 단계; 및

   상기 차단부에 의해 구획된 상부 캐비티 영역 및 하부 캐비티 영역중에서 하부 캐비티 영역에 형광체를 충전하는 단계를 포함하는 것을 특징으로 하는 반도체 패키지의 제조방법.
8. 청구항 7에 있어서,

   상기 캐비티의 내측면에 반사판을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 반도체 패키지의 제조방법.
9. 청구항 7 또는 청구항 8에 있어서,

   상기 차단부를 형성하는 단계는 절연재료를 이용하여 행해지는 것을 특징으로 하는 반도체 패키지의 제조방법.

Images