JP2002057465A - 高密度実装用配線基板およびその製造方法 - Google Patents
高密度実装用配線基板およびその製造方法Info
- Publication number
- JP2002057465A JP2002057465A JP2000238967A JP2000238967A JP2002057465A JP 2002057465 A JP2002057465 A JP 2002057465A JP 2000238967 A JP2000238967 A JP 2000238967A JP 2000238967 A JP2000238967 A JP 2000238967A JP 2002057465 A JP2002057465 A JP 2002057465A
- Authority
- JP
- Japan
- Prior art keywords
- film
- forming
- polybenzoxazole
- density mounting
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 229920002577 polybenzoxazole Polymers 0.000 claims abstract description 89
- 239000004020 conductor Substances 0.000 claims abstract description 41
- 150000001875 compounds Chemical class 0.000 claims abstract description 39
- 239000000463 material Substances 0.000 claims abstract description 38
- 239000012790 adhesive layer Substances 0.000 claims abstract description 33
- 239000010410 layer Substances 0.000 claims abstract description 26
- 239000011229 interlayer Substances 0.000 claims abstract description 16
- 239000009719 polyimide resin Substances 0.000 claims description 42
- 239000000758 substrate Substances 0.000 claims description 36
- 239000011347 resin Substances 0.000 claims description 34
- 229920005989 resin Polymers 0.000 claims description 34
- 238000000034 method Methods 0.000 claims description 31
- 229920001721 polyimide Polymers 0.000 claims description 29
- 239000002184 metal Substances 0.000 claims description 21
- 229910052751 metal Inorganic materials 0.000 claims description 21
- 239000002131 composite material Substances 0.000 claims description 18
- 229920002120 photoresistant polymer Polymers 0.000 claims description 16
- 229920006259 thermoplastic polyimide Polymers 0.000 claims description 13
- 230000001588 bifunctional effect Effects 0.000 claims description 11
- 238000007772 electroless plating Methods 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 8
- 230000009477 glass transition Effects 0.000 claims description 8
- 238000004544 sputter deposition Methods 0.000 claims description 8
- 238000007747 plating Methods 0.000 claims description 6
- 229910052802 copper Inorganic materials 0.000 claims description 5
- 229910052763 palladium Inorganic materials 0.000 claims description 5
- 229910052697 platinum Inorganic materials 0.000 claims description 5
- 238000007740 vapor deposition Methods 0.000 claims description 5
- 229910052737 gold Inorganic materials 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 3
- 238000001704 evaporation Methods 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 239000012528 membrane Substances 0.000 claims description 2
- 239000000126 substance Substances 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 abstract description 13
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 abstract description 7
- 238000010521 absorption reaction Methods 0.000 abstract description 6
- 230000001070 adhesive effect Effects 0.000 abstract description 2
- 230000008569 process Effects 0.000 description 7
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 229910052731 fluorine Inorganic materials 0.000 description 6
- 239000011737 fluorine Substances 0.000 description 6
- 150000002148 esters Chemical class 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 125000003983 fluorenyl group Chemical group C1(=CC=CC=2C3=CC=CC=C3CC12)* 0.000 description 4
- KCTAWXVAICEBSD-UHFFFAOYSA-N prop-2-enoyloxy prop-2-eneperoxoate Chemical compound C=CC(=O)OOOC(=O)C=C KCTAWXVAICEBSD-UHFFFAOYSA-N 0.000 description 4
- 239000004925 Acrylic resin Substances 0.000 description 3
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- ASOKPJOREAFHNY-UHFFFAOYSA-N 1-Hydroxybenzotriazole Chemical compound C1=CC=C2N(O)N=NC2=C1 ASOKPJOREAFHNY-UHFFFAOYSA-N 0.000 description 2
- 101000650817 Homo sapiens Semaphorin-4D Proteins 0.000 description 2
- 102100027744 Semaphorin-4D Human genes 0.000 description 2
- USIUVYZYUHIAEV-UHFFFAOYSA-N diphenyl ether Chemical compound C=1C=CC=CC=1OC1=CC=CC=C1 USIUVYZYUHIAEV-UHFFFAOYSA-N 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- MSTZGVRUOMBULC-UHFFFAOYSA-N 2-amino-4-[2-(3-amino-4-hydroxyphenyl)-1,1,1,3,3,3-hexafluoropropan-2-yl]phenol Chemical compound C1=C(O)C(N)=CC(C(C=2C=C(N)C(O)=CC=2)(C(F)(F)F)C(F)(F)F)=C1 MSTZGVRUOMBULC-UHFFFAOYSA-N 0.000 description 1
- CDAWCLOXVUBKRW-UHFFFAOYSA-N 2-aminophenol Chemical compound NC1=CC=CC=C1O CDAWCLOXVUBKRW-UHFFFAOYSA-N 0.000 description 1
- PHQYMDAUTAXXFZ-UHFFFAOYSA-N 4-[2-(4-carboxyphenyl)-1,1,1,3,3,3-hexafluoropropan-2-yl]benzoic acid Chemical compound C1=CC(C(=O)O)=CC=C1C(C(F)(F)F)(C(F)(F)F)C1=CC=C(C(O)=O)C=C1 PHQYMDAUTAXXFZ-UHFFFAOYSA-N 0.000 description 1
- OFOBLEOULBTSOW-UHFFFAOYSA-N Malonic acid Chemical compound OC(=O)CC(O)=O OFOBLEOULBTSOW-UHFFFAOYSA-N 0.000 description 1
- 102100031083 Uteroglobin Human genes 0.000 description 1
- 108090000203 Uteroglobin Proteins 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- ZXKINMCYCKHYFR-UHFFFAOYSA-N aminooxidanide Chemical compound [O-]N ZXKINMCYCKHYFR-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000006482 condensation reaction Methods 0.000 description 1
- 230000018044 dehydration Effects 0.000 description 1
- 238000006297 dehydration reaction Methods 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- -1 dicarboxylic acid diester Chemical class 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 238000007363 ring formation reaction Methods 0.000 description 1
- 230000008961 swelling Effects 0.000 description 1
- 229920001169 thermoplastic Polymers 0.000 description 1
- 229920005992 thermoplastic resin Polymers 0.000 description 1
- 239000004416 thermosoftening plastic Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
- H01L23/49894—Materials of the insulating layers or coatings
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0313—Organic insulating material
- H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
- H05K1/036—Multilayers with layers of different types
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0137—Materials
- H05K2201/0154—Polyimide
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0183—Dielectric layers
- H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/01—Tools for processing; Objects used during processing
- H05K2203/0147—Carriers and holders
- H05K2203/0152—Temporary metallic carrier, e.g. for transferring material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/12—Using specific substances
- H05K2203/122—Organic non-polymeric compounds, e.g. oil, wax or thiol
- H05K2203/124—Heterocyclic organic compounds, e.g. azole, furan
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Macromolecular Compounds Obtained By Forming Nitrogen-Containing Linkages In General (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【課題】耐熱性、低誘電率、低吸水率、低熱膨張率、導
体や絶縁膜相互の高密着性、優れた膜強度や破断伸び
率、半導体デバイス実装における応力にも耐え、信頼性
を有し、高速、高密度実装に最適な高密度実装用配線基
板を提供する。 【解決手段】高密度実装用配線基板用のベース基材の上
に少なくとも１層の層間絶縁膜と導体配線パターンを形
成し、前記絶縁膜の少なくとも１層がポリベンゾオキサ
ゾール膜からなり、前記ポリベンゾオキサゾール膜と導
体配線パターンの間にＴｉ、Ｔｉ系化合物およびＮｉの
少なくとも１種類からなる接着層を設ける。
体や絶縁膜相互の高密着性、優れた膜強度や破断伸び
率、半導体デバイス実装における応力にも耐え、信頼性
を有し、高速、高密度実装に最適な高密度実装用配線基
板を提供する。 【解決手段】高密度実装用配線基板用のベース基材の上
に少なくとも１層の層間絶縁膜と導体配線パターンを形
成し、前記絶縁膜の少なくとも１層がポリベンゾオキサ
ゾール膜からなり、前記ポリベンゾオキサゾール膜と導
体配線パターンの間にＴｉ、Ｔｉ系化合物およびＮｉの
少なくとも１種類からなる接着層を設ける。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は高密度実装用配線基
板に関する。詳しくは、本発明は、半導体デバイスを高
密度に搭載し、高速かつ高密度なモジュールやシステム
を実現するのに最適な高密度実装用配線基板に関する。
板に関する。詳しくは、本発明は、半導体デバイスを高
密度に搭載し、高速かつ高密度なモジュールやシステム
を実現するのに最適な高密度実装用配線基板に関する。
【０００２】
【従来の技術】半導体デバイスの高速かつ高集積化に伴
い、これを搭載する配線基板を構成する層間絶縁膜やパ
ッシベーション膜には、半田リフローや半導体デバイス
をリペアするのに十分な耐熱性、高速伝送を実現する低
誘電率、さらには優れた信頼性を達成するための低吸水
率、低熱膨張率、導体や絶縁膜相互の高密着性、高膜強
度、良好な破断伸び率などが要求されている。
い、これを搭載する配線基板を構成する層間絶縁膜やパ
ッシベーション膜には、半田リフローや半導体デバイス
をリペアするのに十分な耐熱性、高速伝送を実現する低
誘電率、さらには優れた信頼性を達成するための低吸水
率、低熱膨張率、導体や絶縁膜相互の高密着性、高膜強
度、良好な破断伸び率などが要求されている。
【０００３】配線基板を構成する層間絶縁膜やパッシベ
ーション膜としては、ポリイミド樹脂（例えば、特開平
４−２８４４５５号公報、特開平５−１６５２１７号公
報）、有機珪素樹脂（例えば、特開平３−０４３４５５
号公報、特開平４−０４６９３４号公報、特開平６−１
３０３６４号公報、特開平７−０２２５０８号公報）な
どが提案されている。
ーション膜としては、ポリイミド樹脂（例えば、特開平
４−２８４４５５号公報、特開平５−１６５２１７号公
報）、有機珪素樹脂（例えば、特開平３−０４３４５５
号公報、特開平４−０４６９３４号公報、特開平６−１
３０３６４号公報、特開平７−０２２５０８号公報）な
どが提案されている。
【０００４】しかしながら、上記ポリイミド樹脂の場合
は、硬化反応時に縮合水を伴うため硬化時における収縮
率が大きく、配線段差の平坦性に劣り、高精度かつ高密
度な配線基板の形成が困難である。また大きな収縮応力
が発生するため、膜を多層化した場合に、クラックが発
生してしまう。さらには、ポリイミド樹脂内にＣｕイオ
ンがマイグレーションするため、低抵抗のＣｕを導体材
料として適用するには絶縁信頼性上の問題がある。
は、硬化反応時に縮合水を伴うため硬化時における収縮
率が大きく、配線段差の平坦性に劣り、高精度かつ高密
度な配線基板の形成が困難である。また大きな収縮応力
が発生するため、膜を多層化した場合に、クラックが発
生してしまう。さらには、ポリイミド樹脂内にＣｕイオ
ンがマイグレーションするため、低抵抗のＣｕを導体材
料として適用するには絶縁信頼性上の問題がある。
【０００５】有機珪素樹脂においては、硬化時の収縮は
ポリイミド樹脂ほど深刻ではないものの、珪素基の導入
により樹脂の吸水率が大きくなり、耐湿信頼性に問題が
生じている。さらには熱膨張率も珪素基の導入により大
きくなり、半導体デバイスを搭載したときの応力が大き
くなり、クラックが発生してしまう。
ポリイミド樹脂ほど深刻ではないものの、珪素基の導入
により樹脂の吸水率が大きくなり、耐湿信頼性に問題が
生じている。さらには熱膨張率も珪素基の導入により大
きくなり、半導体デバイスを搭載したときの応力が大き
くなり、クラックが発生してしまう。
【０００６】一方、収縮応力が発生せず耐湿信頼性も良
好な層間絶縁膜として、ベンゾシクロブテン樹脂（例え
ば、特開平４−１６７５９６号公報）、フルオレン骨格
を有するエポキシアクリレート樹脂（例えば、特開平９
−２１４１４１号公報）が考案されている。特にこれら
の樹脂の場合は、前記ポリイミド樹脂とは異なり、Ｃｕ
との間にイオンマイグレーションも起こらず、コストパ
フォーマンスに優れたＣｕ配線をバリアメタルなしで形
成できる。また、ポリイミド樹脂とは異なり、キュア時
における収縮率も小さく、配線段差の平坦性に優れてい
る。
好な層間絶縁膜として、ベンゾシクロブテン樹脂（例え
ば、特開平４−１６７５９６号公報）、フルオレン骨格
を有するエポキシアクリレート樹脂（例えば、特開平９
−２１４１４１号公報）が考案されている。特にこれら
の樹脂の場合は、前記ポリイミド樹脂とは異なり、Ｃｕ
との間にイオンマイグレーションも起こらず、コストパ
フォーマンスに優れたＣｕ配線をバリアメタルなしで形
成できる。また、ポリイミド樹脂とは異なり、キュア時
における収縮率も小さく、配線段差の平坦性に優れてい
る。
【０００７】しかしながら、上記ベンゾシクロブテン樹
脂、フルオレン骨格を有するエポキシアクリレート樹脂
は、ポリイミド樹脂ほどの膜強度や破断伸び率、さらに
は可とう性を有さず、配線基板単体では問題ないもの
の、特に大面積の半導体デバイスをフリップチップ方式
によりベアで実装したときに発生する実装応力に樹脂が
耐えきれず、クラックが発生してしまう。
脂、フルオレン骨格を有するエポキシアクリレート樹脂
は、ポリイミド樹脂ほどの膜強度や破断伸び率、さらに
は可とう性を有さず、配線基板単体では問題ないもの
の、特に大面積の半導体デバイスをフリップチップ方式
によりベアで実装したときに発生する実装応力に樹脂が
耐えきれず、クラックが発生してしまう。
【０００８】収縮応力が発生せず耐湿信頼性に優れ、か
つ良好な膜強度、破断伸び率、可とう性にも優れた層間
絶縁膜として、ポリベンゾオキサゾール膜が挙げられ
る。なかでも特開平１１−１８１０９４号公報に開示さ
れているような含フッ素ポリベンゾオキサゾールは、特
に低誘電率な利点も有しており、多層配線用層間絶縁膜
としてその用途が開示されている。
つ良好な膜強度、破断伸び率、可とう性にも優れた層間
絶縁膜として、ポリベンゾオキサゾール膜が挙げられ
る。なかでも特開平１１−１８１０９４号公報に開示さ
れているような含フッ素ポリベンゾオキサゾールは、特
に低誘電率な利点も有しており、多層配線用層間絶縁膜
としてその用途が開示されている。
【０００９】しかしながら、ポリベンゾオキサゾール、
特に含フッ素ポリベンゾオキサゾールの場合は、そのま
ま層間絶縁膜に適用すると、導体配線との密着性が実用
上十分でない、熱膨張率が大きく半導体デバイスを搭載
したときの応力が大きい、引き裂き強度が小さく、取り
扱い性が悪い、などの問題点が生じ、これらの改善が求
められている。
特に含フッ素ポリベンゾオキサゾールの場合は、そのま
ま層間絶縁膜に適用すると、導体配線との密着性が実用
上十分でない、熱膨張率が大きく半導体デバイスを搭載
したときの応力が大きい、引き裂き強度が小さく、取り
扱い性が悪い、などの問題点が生じ、これらの改善が求
められている。
【００１０】
【発明が解決しようとする課題】本発明の課題は、以上
の点を鑑み、耐熱性、低誘電率、低吸水率、低熱膨張
率、導体や絶縁膜相互の高密着性を有し、さらには膜強
度や破断伸び率などに優れ、半導体デバイス実装におけ
る応力にも耐え、信頼性に優れ、かつ高速、高密度実装
に最適な高密度実装用配線基板を提供することにある。
の点を鑑み、耐熱性、低誘電率、低吸水率、低熱膨張
率、導体や絶縁膜相互の高密着性を有し、さらには膜強
度や破断伸び率などに優れ、半導体デバイス実装におけ
る応力にも耐え、信頼性に優れ、かつ高速、高密度実装
に最適な高密度実装用配線基板を提供することにある。
【００１１】
【課題を解決するための手段】前記課題を達成するため
に鋭意検討した結果、本発明では次のような着想に基づ
いている。すなわち本発明は、ベース基材上に少なくと
も１層の層間絶縁膜と導体配線パターンとを有してな
り、前記絶縁膜の少なくとも１層がポリベンゾオキサゾ
ール膜からなることとし、さらに、ポリベンゾオキサゾ
ール膜と導体配線パターンの間に、Ｔｉ、Ｔｉ系化合
物、またＮｉの少なくとも１種類からなる接着層を設け
ることとしている。ここで、ポリベンゾオキサゾールと
しては、一般式（１）［化６］
に鋭意検討した結果、本発明では次のような着想に基づ
いている。すなわち本発明は、ベース基材上に少なくと
も１層の層間絶縁膜と導体配線パターンとを有してな
り、前記絶縁膜の少なくとも１層がポリベンゾオキサゾ
ール膜からなることとし、さらに、ポリベンゾオキサゾ
ール膜と導体配線パターンの間に、Ｔｉ、Ｔｉ系化合
物、またＮｉの少なくとも１種類からなる接着層を設け
ることとしている。ここで、ポリベンゾオキサゾールと
しては、一般式（１）［化６］
【００１２】
【化６】 （式中、０．０５≦ｎ≦０．５、ｎ＋ｍ＝１であり、Ａ
ｒ1、Ａｒ2、Ａｒ3およびＡｒ4は任意の二官能基を示
す。）で示される化合物が好ましく用いられる。一般式
（１）で表される化合物のうち、Ａｒ1、Ａｒ2、Ａｒ3
およびＡｒ4のいずれかにフッ素が含まれる化合物を含
フッ素ポリベンゾオキサゾールと称する。前記含フッ素
ポリベンゾオキサゾールは特に低誘電率、低吸水率に優
れ、電気特性上望ましい反面、導体配線との密着性に劣
っているが、本発明の高密度実装用配線基板によりこの
問題を解決することができる。
ｒ1、Ａｒ2、Ａｒ3およびＡｒ4は任意の二官能基を示
す。）で示される化合物が好ましく用いられる。一般式
（１）で表される化合物のうち、Ａｒ1、Ａｒ2、Ａｒ3
およびＡｒ4のいずれかにフッ素が含まれる化合物を含
フッ素ポリベンゾオキサゾールと称する。前記含フッ素
ポリベンゾオキサゾールは特に低誘電率、低吸水率に優
れ、電気特性上望ましい反面、導体配線との密着性に劣
っているが、本発明の高密度実装用配線基板によりこの
問題を解決することができる。
【００１３】さらに、本発明のベース基材上へのポリベ
ンゾオキサゾール膜の形成において、ベース基材とポリ
ベンゾオキサゾール膜の間に、ガラス転移温度が１８０
℃から３５０℃の範囲である熱可塑性ポリイミド樹脂層
を設けることにより、ベース基材とポリベンゾオキサゾ
ール膜の密着性を改善することができる。
ンゾオキサゾール膜の形成において、ベース基材とポリ
ベンゾオキサゾール膜の間に、ガラス転移温度が１８０
℃から３５０℃の範囲である熱可塑性ポリイミド樹脂層
を設けることにより、ベース基材とポリベンゾオキサゾ
ール膜の密着性を改善することができる。
【００１４】また、ポリベンゾオキサゾール膜は、ある
程度の強度を有するが、引き裂き強度が弱く、フィルム
として取り扱いにくかった。しかしながら、上記ベース
基材が少なくとも１０μｍの厚みを有するポリイミド樹
脂層を少なくとも有することとしている高密度実装用配
線基板によりこの問題を解決することができる。
程度の強度を有するが、引き裂き強度が弱く、フィルム
として取り扱いにくかった。しかしながら、上記ベース
基材が少なくとも１０μｍの厚みを有するポリイミド樹
脂層を少なくとも有することとしている高密度実装用配
線基板によりこの問題を解決することができる。
【００１５】さらには、ベース基材上に形成された層間
絶縁膜がポリベンゾオキサゾール膜と熱膨張率が４０ｐ
ｐｍ以下である樹脂膜からなる複合化絶縁膜であること
としている高密度実装用配線基板により、半導体デバイ
スを搭載したときの応力を抑え、クラックの発生を防ぐ
ことができる。
絶縁膜がポリベンゾオキサゾール膜と熱膨張率が４０ｐ
ｐｍ以下である樹脂膜からなる複合化絶縁膜であること
としている高密度実装用配線基板により、半導体デバイ
スを搭載したときの応力を抑え、クラックの発生を防ぐ
ことができる。
【００１６】従って、本発明は以下のように列挙され
る。
る。
【００１７】（１）ベース基材、前記ベース基材上に形
成された少なくとも１層の層間絶縁膜、前記絶縁膜の上
に形成されたＴｉ、Ｔｉ系化合物およびＮｉのうち少な
くとも１種からなる接着層および前記接着層の上に形成
された導体配線パターンからなり、前記絶縁膜のうち少
なくとも１層がポリベンゾオキサゾール膜であることを
特徴とする高密度実装用配線基板。
成された少なくとも１層の層間絶縁膜、前記絶縁膜の上
に形成されたＴｉ、Ｔｉ系化合物およびＮｉのうち少な
くとも１種からなる接着層および前記接着層の上に形成
された導体配線パターンからなり、前記絶縁膜のうち少
なくとも１層がポリベンゾオキサゾール膜であることを
特徴とする高密度実装用配線基板。
【００１８】（２）前記絶縁膜と前記導体配線パターン
が交互に順次積層されて多層配線構造を形成しているこ
とを特徴とする（１）に記載の高密度実装用配線基板。
が交互に順次積層されて多層配線構造を形成しているこ
とを特徴とする（１）に記載の高密度実装用配線基板。
【００１９】（３）ベース基材、前記ベース基材上に形
成された少なくとも１層の層間絶縁膜、前記絶縁膜の上
に形成されたＴｉ、Ｔｉ系化合物およびＮｉのうち少な
くとも１種からなる接着層および前記接着層の上に形成
された導体配線パターンからなり、前記ベース基材に直
接的に接合する層間絶縁膜がポリベンゾオキサゾール膜
であることを特徴とする高密度実装用配線基板。
成された少なくとも１層の層間絶縁膜、前記絶縁膜の上
に形成されたＴｉ、Ｔｉ系化合物およびＮｉのうち少な
くとも１種からなる接着層および前記接着層の上に形成
された導体配線パターンからなり、前記ベース基材に直
接的に接合する層間絶縁膜がポリベンゾオキサゾール膜
であることを特徴とする高密度実装用配線基板。
【００２０】（４）前記Ｔｉ系化合物がＴｉＷ、ＴｉＮ
およびＴｉＣから選ばれたものであることを特徴とする
（３）に記載の高密度実装用配線基板。
およびＴｉＣから選ばれたものであることを特徴とする
（３）に記載の高密度実装用配線基板。
【００２１】（５）前記Ｔｉ系化合物のＷ、ＮおよびＣ
の含量が少なくとも０．１重量％であることを特徴とす
る（４）に記載の高密度実装用配線基板。
の含量が少なくとも０．１重量％であることを特徴とす
る（４）に記載の高密度実装用配線基板。
【００２２】（６）前記絶縁膜と前記導体配線パターン
が交互に順次積層されて多層配線構造を形成しているこ
とを特徴とする（３）に記載の高密度実装用配線基板。
が交互に順次積層されて多層配線構造を形成しているこ
とを特徴とする（３）に記載の高密度実装用配線基板。
【００２３】（７）前記ポリベンゾオキサゾール膜が一
般式（１）［化７］
般式（１）［化７］
【００２４】
【化７】 （式中、０．０５≦ｎ≦０．５、ｎ＋ｍ＝１であり、Ａ
ｒ1、Ａｒ2、Ａｒ3およびＡｒ4は任意の二官能基を示
す。）で表されるポリベンゾオキサゾールからなること
を特徴とする（１）〜（６）のいずれか１つに記載の高
密度実装用配線基板。
ｒ1、Ａｒ2、Ａｒ3およびＡｒ4は任意の二官能基を示
す。）で表されるポリベンゾオキサゾールからなること
を特徴とする（１）〜（６）のいずれか１つに記載の高
密度実装用配線基板。
【００２５】（８）前記ベース基材とこれに直接的に接
合するポリベンゾオキサゾール膜の間に、ガラス転移温
度が１８０℃から３５０℃の範囲である熱可塑性ポリイ
ミド樹脂膜を設けることを特徴とする（１）〜（７）の
いずれか１つに記載の高密度実装用配線基板。
合するポリベンゾオキサゾール膜の間に、ガラス転移温
度が１８０℃から３５０℃の範囲である熱可塑性ポリイ
ミド樹脂膜を設けることを特徴とする（１）〜（７）の
いずれか１つに記載の高密度実装用配線基板。
【００２６】（９）前記ポリイミド樹脂膜の厚みが少な
くとも１０μｍであることを特徴とする（８）に記載の
高密度実装用配線基板。
くとも１０μｍであることを特徴とする（８）に記載の
高密度実装用配線基板。
【００２７】（１０）前記絶縁膜が、前記ポリベンゾオ
キサゾール膜と熱膨張率が４０ｐｐｍ以下である樹脂膜
からなる複合化絶縁膜であることを特徴とする（１）〜
（９）のいずれか１つに記載の高密度実装用配線基板。 （１１）ベース基材上に一般式（１）［化８］
キサゾール膜と熱膨張率が４０ｐｐｍ以下である樹脂膜
からなる複合化絶縁膜であることを特徴とする（１）〜
（９）のいずれか１つに記載の高密度実装用配線基板。 （１１）ベース基材上に一般式（１）［化８］
【００２８】
【化８】 （式中、０．０５≦ｎ≦０．５、ｎ＋ｍ＝１であり、Ａ
ｒ1、Ａｒ2、Ａｒ3およびＡｒ4は任意の二官能基を示
す。）で表されるポリベンゾオキサゾール膜を形成する
工程、前記ポリベンゾオキサゾール膜上にＴｉ、Ｔｉ系
化合物およびＮｉのうち少なくとも１種からなる接着層
をスパッタリング法、蒸着法および無電解めっき法のう
ちいずれかの方法により形成する工程、前記接着層の上
にＣｕ、Ｐｄ、ＰｔおよびＡｕのうち少なくとも１種か
らなる金属膜を形成する工程、前記金属膜の上に導体配
線パターンに相当する部分を除いてフォトレジストをパ
ターニングする工程、前記フォトレジストでマスキング
されていない部分に金属めっき膜を無電解めっき法によ
り形成する工程および、前記フォトレジストを剥離し
て、次いで前記金属膜の余剰分を、次いで前記接着層の
余剰分をエッチングにより除去して前記導体配線パター
ンを形成する工程からなることを特徴とする高密度実装
用配線基板の製造方法。 （１２）ベース基材上に一般式（１）［化９］
ｒ1、Ａｒ2、Ａｒ3およびＡｒ4は任意の二官能基を示
す。）で表されるポリベンゾオキサゾール膜を形成する
工程、前記ポリベンゾオキサゾール膜上にＴｉ、Ｔｉ系
化合物およびＮｉのうち少なくとも１種からなる接着層
をスパッタリング法、蒸着法および無電解めっき法のう
ちいずれかの方法により形成する工程、前記接着層の上
にＣｕ、Ｐｄ、ＰｔおよびＡｕのうち少なくとも１種か
らなる金属膜を形成する工程、前記金属膜の上に導体配
線パターンに相当する部分を除いてフォトレジストをパ
ターニングする工程、前記フォトレジストでマスキング
されていない部分に金属めっき膜を無電解めっき法によ
り形成する工程および、前記フォトレジストを剥離し
て、次いで前記金属膜の余剰分を、次いで前記接着層の
余剰分をエッチングにより除去して前記導体配線パター
ンを形成する工程からなることを特徴とする高密度実装
用配線基板の製造方法。 （１２）ベース基材上に一般式（１）［化９］
【００２９】
【化９】 （式中、０．０５≦ｎ≦０．５、ｎ＋ｍ＝１であり、Ａ
ｒ1、Ａｒ2、Ａｒ3およびＡｒ4は任意の二官能基を示
す。）で表される化合物から第１ポリベンゾオキサゾー
ル膜を形成する工程、前記第１ポリベンゾオキサゾール
膜上にＴｉ、Ｔｉ系化合物およびＮｉのうち少なくとも
１種からなる第１接着層をスパッタリング法、蒸着法お
よび無電解めっき法のうちいずれかの方法により形成す
る工程、前記第１接着層の上にＣｕ、Ｐｄ、Ｐｔおよび
Ａｕのうち少なくとも１種からなる金属膜を形成する工
程、前記金属膜の上に第１導体配線パターンに相当する
部分を除いてフォトレジストをパターニングする工程、
前記フォトレジストでマスキングされていない部分に金
属めっき膜を無電解めっき法により形成する工程、前記
フォトレジストを剥離して、次いで前記金属膜の余剰分
を、次いで前記接着層の余剰分をエッチングにより除去
して前記第１導体配線パターンを形成する工程、前記第
１導体配線パターン上に、スパッタリング法、蒸着法お
よび無電解めっき法のうちいずれかの方法とフォトリソ
法により、Ｔｉ、Ｔｉ系化合物およびＮｉのうち少なく
とも１種からなる第２接着層を形成し、前記第２接着層
の上に前記一般式（１）で表される化合物により第２ポ
リベンゾオキサゾール膜を形成する工程からなることを
特徴とする高密度実装用配線基板の製造方法。 （１３）ベース基材上にポリイミド樹脂膜を形成する工
程、前記ポリイミド樹脂膜の上に導体配線パターンを形
成し、支持基板を形成する工程、前記支持基板の前記導
体配線パターン側の面上に一般式（１）［化１０］
ｒ1、Ａｒ2、Ａｒ3およびＡｒ4は任意の二官能基を示
す。）で表される化合物から第１ポリベンゾオキサゾー
ル膜を形成する工程、前記第１ポリベンゾオキサゾール
膜上にＴｉ、Ｔｉ系化合物およびＮｉのうち少なくとも
１種からなる第１接着層をスパッタリング法、蒸着法お
よび無電解めっき法のうちいずれかの方法により形成す
る工程、前記第１接着層の上にＣｕ、Ｐｄ、Ｐｔおよび
Ａｕのうち少なくとも１種からなる金属膜を形成する工
程、前記金属膜の上に第１導体配線パターンに相当する
部分を除いてフォトレジストをパターニングする工程、
前記フォトレジストでマスキングされていない部分に金
属めっき膜を無電解めっき法により形成する工程、前記
フォトレジストを剥離して、次いで前記金属膜の余剰分
を、次いで前記接着層の余剰分をエッチングにより除去
して前記第１導体配線パターンを形成する工程、前記第
１導体配線パターン上に、スパッタリング法、蒸着法お
よび無電解めっき法のうちいずれかの方法とフォトリソ
法により、Ｔｉ、Ｔｉ系化合物およびＮｉのうち少なく
とも１種からなる第２接着層を形成し、前記第２接着層
の上に前記一般式（１）で表される化合物により第２ポ
リベンゾオキサゾール膜を形成する工程からなることを
特徴とする高密度実装用配線基板の製造方法。 （１３）ベース基材上にポリイミド樹脂膜を形成する工
程、前記ポリイミド樹脂膜の上に導体配線パターンを形
成し、支持基板を形成する工程、前記支持基板の前記導
体配線パターン側の面上に一般式（１）［化１０］
【００３０】
【化１０】 （式中、０．０５≦ｎ≦０．５、ｎ＋ｍ＝１であり、Ａ
ｒ1、Ａｒ2、Ａｒ3およびＡｒ4は任意の二官能基を示
す。）で表される化合物からポリベンゾオキサゾール膜
を形成する工程、前記ポリベンゾオキサゾール膜の上に
熱膨張率が４０ｐｐｍ以下である樹脂膜を形成して前記
ポリベンゾオキサゾール膜と前記樹脂膜の複合化絶縁膜
を形成する工程からなることを特徴とする高密度実装用
配線基板の製造方法。 （１４）ベース基材上にポリイミド樹脂膜を形成する工
程、前記ポリイミド樹脂膜の上に第１導体配線パターン
を形成し、支持基板を形成する工程、前記支持基板の前
記第１導体配線パターン側の面上に一般式（１）［化１
１］
ｒ1、Ａｒ2、Ａｒ3およびＡｒ4は任意の二官能基を示
す。）で表される化合物からポリベンゾオキサゾール膜
を形成する工程、前記ポリベンゾオキサゾール膜の上に
熱膨張率が４０ｐｐｍ以下である樹脂膜を形成して前記
ポリベンゾオキサゾール膜と前記樹脂膜の複合化絶縁膜
を形成する工程からなることを特徴とする高密度実装用
配線基板の製造方法。 （１４）ベース基材上にポリイミド樹脂膜を形成する工
程、前記ポリイミド樹脂膜の上に第１導体配線パターン
を形成し、支持基板を形成する工程、前記支持基板の前
記第１導体配線パターン側の面上に一般式（１）［化１
１］
【００３１】
【化１１】 （式中、０．０５≦ｎ≦０．５、ｎ＋ｍ＝１であり、Ａ
ｒ1、Ａｒ2、Ａｒ3およびＡｒ4は任意の二官能基を示
す。）で表される化合物から第１ポリベンゾオキサゾー
ル膜を形成する工程、前記第１ポリベンゾオキサゾール
膜の上に熱膨張率が４０ｐｐｍ以下である第１樹脂膜を
形成して前記第１ポリベンゾオキサゾール膜と前記第１
樹脂膜の第１複合化絶縁膜を形成する工程、前記第１複
合化絶縁膜上に第２導体配線パターンを形成する工程、
前記第２導体配線パターン上に一般式（１）で表される
化合物から第２ポリベンゾオキサゾール膜を形成する工
程、前記第２ポリベンゾオキサゾール膜の上に熱膨張率
が４０ｐｐｍ以下である第２樹脂膜を形成して前記第２
ポリベンゾオキサゾール膜と前記第２樹脂膜の第２複合
化絶縁膜を形成する工程からなることを特徴とする高密
度実装用配線基板の製造方法。
ｒ1、Ａｒ2、Ａｒ3およびＡｒ4は任意の二官能基を示
す。）で表される化合物から第１ポリベンゾオキサゾー
ル膜を形成する工程、前記第１ポリベンゾオキサゾール
膜の上に熱膨張率が４０ｐｐｍ以下である第１樹脂膜を
形成して前記第１ポリベンゾオキサゾール膜と前記第１
樹脂膜の第１複合化絶縁膜を形成する工程、前記第１複
合化絶縁膜上に第２導体配線パターンを形成する工程、
前記第２導体配線パターン上に一般式（１）で表される
化合物から第２ポリベンゾオキサゾール膜を形成する工
程、前記第２ポリベンゾオキサゾール膜の上に熱膨張率
が４０ｐｐｍ以下である第２樹脂膜を形成して前記第２
ポリベンゾオキサゾール膜と前記第２樹脂膜の第２複合
化絶縁膜を形成する工程からなることを特徴とする高密
度実装用配線基板の製造方法。
【００３２】
【発明の実施の形態】本発明のポリベンゾオキサゾール
は前記した一般式（１）で表される化合物であり、中で
も含フッ素ポリベンゾオキサゾールは好ましく用いられ
る。含フッ素ポリベンゾオキサゾールの一例は、Ａ
ｒ1、Ａｒ2、Ａｒ3およびＡｒ4として以下のような構造
式［化１２］を用いて示される。
は前記した一般式（１）で表される化合物であり、中で
も含フッ素ポリベンゾオキサゾールは好ましく用いられ
る。含フッ素ポリベンゾオキサゾールの一例は、Ａ
ｒ1、Ａｒ2、Ａｒ3およびＡｒ4として以下のような構造
式［化１２］を用いて示される。
【００３３】
【化１２】 ポリベンゾオキサゾールは、一般に、ビス（アミノフェ
ノール）化合物とジカルボン酸ジハライドまたはジカル
ボン酸ジエステルの反応により得られるポリヒドロキシ
アミドを脱水閉環反応させて得られる。
ノール）化合物とジカルボン酸ジハライドまたはジカル
ボン酸ジエステルの反応により得られるポリヒドロキシ
アミドを脱水閉環反応させて得られる。
【００３４】前記構造式［化１２］で示される含フッ素
ポリベンゾオキサゾールは、例えば、次のようにして得
られる。先ず、４，４’−ジカルボキシルジフェニルエ
ーテルと１−ヒドロキシベンゾトリアゾールから活性エ
ステルを合成する。次に、２，２−ビス（４−カルボキ
シフェニル）ヘキサフルオロプロパンと１−ヒドロキシ
ベンゾトリアゾールからエステルを合成する。このエス
テルに２，２−ビス（３−アミノ−４−ヒドロキシフェ
ニル）ヘキサフルオロプロパンを反応させる。この反応
液に先に合成した活性エステルを加えて反応させて、含
フッ素ポリベンゾオキサゾールを合成する。次に本発明
について図面を参照して説明する。
ポリベンゾオキサゾールは、例えば、次のようにして得
られる。先ず、４，４’−ジカルボキシルジフェニルエ
ーテルと１−ヒドロキシベンゾトリアゾールから活性エ
ステルを合成する。次に、２，２−ビス（４−カルボキ
シフェニル）ヘキサフルオロプロパンと１−ヒドロキシ
ベンゾトリアゾールからエステルを合成する。このエス
テルに２，２−ビス（３−アミノ−４−ヒドロキシフェ
ニル）ヘキサフルオロプロパンを反応させる。この反応
液に先に合成した活性エステルを加えて反応させて、含
フッ素ポリベンゾオキサゾールを合成する。次に本発明
について図面を参照して説明する。
【００３５】図１は、少なくとも１層の層間絶縁膜と導
体配線パターンとを有してなり、前記絶縁膜の少なくと
も１層がポリベンゾオキサゾール膜からなる支持基板、
即ち、高密度実装用配線基板であって、ポリベンゾオキ
サゾール膜と導体配線パターンの間に、Ｔｉ、Ｔｉ系化
合物およびＮｉの少なくとも１種類からなる接着層を設
ける、高密度実装用配線基板の製造工程の一例を示す断
面構成図である。
体配線パターンとを有してなり、前記絶縁膜の少なくと
も１層がポリベンゾオキサゾール膜からなる支持基板、
即ち、高密度実装用配線基板であって、ポリベンゾオキ
サゾール膜と導体配線パターンの間に、Ｔｉ、Ｔｉ系化
合物およびＮｉの少なくとも１種類からなる接着層を設
ける、高密度実装用配線基板の製造工程の一例を示す断
面構成図である。
【００３６】ベース基材１１上に、前記一般式（１）で
示されるポリベンゾオキサゾールを用いて、ポリベンゾ
オキサゾール膜１２を形成する（図１ａ）。次に、Ｔ
ｉ、Ｔｉ系化合物およびＮｉの少なくとも１種類からな
る接着層１３を、例えばスパッタリング法、蒸着法、無
電解めっき法などで形成し、次いでＣｕ、Ｐｄ、Ｐｔ、
Ａｕなどの金属膜１４を同様にして形成する（図１
ｂ）。次に、例えば導体配線パターンとなるべき部分を
抜くようにしてフォトレジスト１５をパターニングし、
フォトレジストのマスキングされていない部分を電解め
っき法などでＣｕなどの金属めっき膜１６を析出させる
（図１ｃ）。フォトレジスト１５を剥離し、最後に表面
に出ている金属膜１４、さらには接着層１３をエッチン
グにより除去することにより導体配線パターン１７を形
成し、高密度実装用配線基板を形成する（図１ｄ）。
示されるポリベンゾオキサゾールを用いて、ポリベンゾ
オキサゾール膜１２を形成する（図１ａ）。次に、Ｔ
ｉ、Ｔｉ系化合物およびＮｉの少なくとも１種類からな
る接着層１３を、例えばスパッタリング法、蒸着法、無
電解めっき法などで形成し、次いでＣｕ、Ｐｄ、Ｐｔ、
Ａｕなどの金属膜１４を同様にして形成する（図１
ｂ）。次に、例えば導体配線パターンとなるべき部分を
抜くようにしてフォトレジスト１５をパターニングし、
フォトレジストのマスキングされていない部分を電解め
っき法などでＣｕなどの金属めっき膜１６を析出させる
（図１ｃ）。フォトレジスト１５を剥離し、最後に表面
に出ている金属膜１４、さらには接着層１３をエッチン
グにより除去することにより導体配線パターン１７を形
成し、高密度実装用配線基板を形成する（図１ｄ）。
【００３７】さらに、多層構造の高密度実装用配線基板
を形成するにあたり、必要に応じて、導体配線パターン
１７上に、スパッタリング法、蒸着法また無電解めっき
法とフォトリソ法を用いて、Ｔｉ、Ｔｉ系化合物および
Ｎｉの少なくとも１種類からなる接着層１８を形成し、
次いでポリベンゾオキサゾール膜１９を絶縁膜として形
成することも有効である（図１ｅ）。
を形成するにあたり、必要に応じて、導体配線パターン
１７上に、スパッタリング法、蒸着法また無電解めっき
法とフォトリソ法を用いて、Ｔｉ、Ｔｉ系化合物および
Ｎｉの少なくとも１種類からなる接着層１８を形成し、
次いでポリベンゾオキサゾール膜１９を絶縁膜として形
成することも有効である（図１ｅ）。
【００３８】ポリイミド樹脂上に導体配線パターンを形
成するときの接着層としては、ＣｒまたはＭｏなどがよ
く知られている。一方、ポリベンゾオキサゾール膜上に
は、Ｔｉ、Ｔｉ系化合物またはＮｉを接着層に適用する
ことにより良好な密着性が得られることが判明した。特
に、Ｔｉ系化合物、なかでもＴｉＷ、ＴｉＮおよびＴｉ
Ｃについては、Ｗ、ＮおよびＣおのおのの添加物とも少
なくとも０．１重量％添加することにより、ベース基材
とポリベンゾオキサゾール膜の間に非常に優れた密着性
が得られることが判明した。そのものは接着層１３用の
材料として最適である。
成するときの接着層としては、ＣｒまたはＭｏなどがよ
く知られている。一方、ポリベンゾオキサゾール膜上に
は、Ｔｉ、Ｔｉ系化合物またはＮｉを接着層に適用する
ことにより良好な密着性が得られることが判明した。特
に、Ｔｉ系化合物、なかでもＴｉＷ、ＴｉＮおよびＴｉ
Ｃについては、Ｗ、ＮおよびＣおのおのの添加物とも少
なくとも０．１重量％添加することにより、ベース基材
とポリベンゾオキサゾール膜の間に非常に優れた密着性
が得られることが判明した。そのものは接着層１３用の
材料として最適である。
【００３９】ベース基材１１の材料は特に限定されるも
のではなく、金属、樹脂、プリント基板、セラミック、
ガラス、Ｓｉなどさまざまなものが適用でき、リジット
なものはもちろんのこと、フィルムのような形状のもの
でもよい。またベース基材を特に用意せず、例えばフィ
ルム形状のポリベンゾオキサゾール膜１２上に直接的に
導体配線パターン１６を形成したものや最終的にベース
基材１１が除去された構造のものも、本発明の高密度実
装用配線基板として有効である。図２は、ベース基材上
へのポリベンゾオキサゾール膜の形成において、ベース
基材とポリベンゾオキサゾール膜の間に、ガラス転移温
度が１８０℃から３５０℃の範囲である熱可塑性ポリイ
ミド樹脂層を設ける、高密度実装用配線基板の製造工程
の一例を示す断面構成図である。
のではなく、金属、樹脂、プリント基板、セラミック、
ガラス、Ｓｉなどさまざまなものが適用でき、リジット
なものはもちろんのこと、フィルムのような形状のもの
でもよい。またベース基材を特に用意せず、例えばフィ
ルム形状のポリベンゾオキサゾール膜１２上に直接的に
導体配線パターン１６を形成したものや最終的にベース
基材１１が除去された構造のものも、本発明の高密度実
装用配線基板として有効である。図２は、ベース基材上
へのポリベンゾオキサゾール膜の形成において、ベース
基材とポリベンゾオキサゾール膜の間に、ガラス転移温
度が１８０℃から３５０℃の範囲である熱可塑性ポリイ
ミド樹脂層を設ける、高密度実装用配線基板の製造工程
の一例を示す断面構成図である。
【００４０】例えば導体配線パターン２１を有するベー
ス基材２２上に、膜厚０．０１μｍ〜１０μｍ、望まし
くは膜厚１μｍのガラス転移温度が１８０℃から３５０
℃の範囲である熱可塑性ポリイミド樹脂層２３を形成す
る（図２ａ）。次いで、ポリベンゾオキサゾール膜２４
を形成する（図２ｂ）。以後、例えば図１で説明した本
発明の方式に従って、ポリベンゾオキサゾール膜２４上
に導体配線パターン２５が形成され、高密度実装用配線
基板が形成される（図２ｃ）。
ス基材２２上に、膜厚０．０１μｍ〜１０μｍ、望まし
くは膜厚１μｍのガラス転移温度が１８０℃から３５０
℃の範囲である熱可塑性ポリイミド樹脂層２３を形成す
る（図２ａ）。次いで、ポリベンゾオキサゾール膜２４
を形成する（図２ｂ）。以後、例えば図１で説明した本
発明の方式に従って、ポリベンゾオキサゾール膜２４上
に導体配線パターン２５が形成され、高密度実装用配線
基板が形成される（図２ｃ）。
【００４１】熱可塑性ポリイミド樹脂は加熱により接着
性を示すため、これからなる層を設けることにより、導
体配線パターン２１またはベース基材２２と、ポリベン
ゾオキサゾール膜２４との間の密着性に優れた高密度実
装用配線基板を得ることができる。熱可塑性ポリイミド
樹脂層２３のガラス転移温度は、１８０℃から３５０℃
が適当であることが明らかとなった。すなわち、１８０
℃以下のものを適用すれば、半田リフロー工程や半導体
デバイス実装工程に耐熱性上問題があり、層間剥離や膨
れが生じてしまう。一方、３５０℃以上のものを適用す
れば、ポリベンゾオキサゾール膜２４の硬化温度が３０
０℃程度のため、ガラス転移温度にまで達せず、十分な
接着強度が得られなかった。
性を示すため、これからなる層を設けることにより、導
体配線パターン２１またはベース基材２２と、ポリベン
ゾオキサゾール膜２４との間の密着性に優れた高密度実
装用配線基板を得ることができる。熱可塑性ポリイミド
樹脂層２３のガラス転移温度は、１８０℃から３５０℃
が適当であることが明らかとなった。すなわち、１８０
℃以下のものを適用すれば、半田リフロー工程や半導体
デバイス実装工程に耐熱性上問題があり、層間剥離や膨
れが生じてしまう。一方、３５０℃以上のものを適用す
れば、ポリベンゾオキサゾール膜２４の硬化温度が３０
０℃程度のため、ガラス転移温度にまで達せず、十分な
接着強度が得られなかった。
【００４２】また、熱可塑性ポリイミド樹脂層２３に
は、ポリイミド樹脂自体が熱可塑性であるもののほか、
非熱可塑性ポリイミド樹脂をベースとしてこれに熱可塑
性成分を含有させ、ポリイミド樹脂に熱可塑性を付与さ
せたものも適用することができる。
は、ポリイミド樹脂自体が熱可塑性であるもののほか、
非熱可塑性ポリイミド樹脂をベースとしてこれに熱可塑
性成分を含有させ、ポリイミド樹脂に熱可塑性を付与さ
せたものも適用することができる。
【００４３】図３は、ベース基材が少なくとも１０μｍ
の厚みを有するのポリイミド樹脂層を少なくとも有して
おり、また、本発明の図１または図２に記載のものと同
様である、高密度実装用配線基板の製造工程一例を示す
断面構成図である。
の厚みを有するのポリイミド樹脂層を少なくとも有して
おり、また、本発明の図１または図２に記載のものと同
様である、高密度実装用配線基板の製造工程一例を示す
断面構成図である。
【００４４】ベース基材３１上に少なくとも１０μｍの
厚みを有するポリイミド樹脂層３２を形成し、少なくと
も１０μｍの厚みを有するポリイミド樹脂層を有する支
持基板３３を形成する（図３ａ）。次いで、例えば図１
または図２に記載した本発明の方式に従って、ポリイミ
ド樹脂層３２上にポリベンゾオキサゾール膜３４が絶縁
膜として形成され、さらには導体配線パターン３５が形
成される（図３ｂ）。最後にベース基材３１を完全に除
去するか、あるいはエッチング、研磨法などで薄くする
などして、フィルム形状の高密度実装用配線基板を形成
する（図３ｃ）。
厚みを有するポリイミド樹脂層３２を形成し、少なくと
も１０μｍの厚みを有するポリイミド樹脂層を有する支
持基板３３を形成する（図３ａ）。次いで、例えば図１
または図２に記載した本発明の方式に従って、ポリイミ
ド樹脂層３２上にポリベンゾオキサゾール膜３４が絶縁
膜として形成され、さらには導体配線パターン３５が形
成される（図３ｂ）。最後にベース基材３１を完全に除
去するか、あるいはエッチング、研磨法などで薄くする
などして、フィルム形状の高密度実装用配線基板を形成
する（図３ｃ）。
【００４５】ポリベンゾオキサゾール膜は、強度はある
ものの引き裂き強度が弱く、フィルム形状の高密度実装
用配線基板として取り扱いにくい。しかしながら、膜強
度、引き裂き強度ともに優れたポリイミド樹脂層をベー
ス基材として用いることにより、十分な引き裂き強度を
有するフィルム形状の高密度実装用配線基板を形成する
ことができる。
ものの引き裂き強度が弱く、フィルム形状の高密度実装
用配線基板として取り扱いにくい。しかしながら、膜強
度、引き裂き強度ともに優れたポリイミド樹脂層をベー
ス基材として用いることにより、十分な引き裂き強度を
有するフィルム形状の高密度実装用配線基板を形成する
ことができる。
【００４６】図４は、ベース基材上に形成した絶縁膜が
ポリベンゾオキサゾール膜と熱膨張率が４０ｐｐｍ以下
である樹脂膜からなる複合化絶縁膜である、高密度実装
用配線基板の製造工程一例を示す断面構成図である。
ポリベンゾオキサゾール膜と熱膨張率が４０ｐｐｍ以下
である樹脂膜からなる複合化絶縁膜である、高密度実装
用配線基板の製造工程一例を示す断面構成図である。
【００４７】例えば、ベース基材４１上にポリイミド樹
脂層４２、さらには導体配線パターン４３を有する支持
基板４４を用意する（図４ａ）。次に、支持基板４４の
導体配線パターン４３側の面上に第１ポリベンゾオキサ
ゾール膜４５を形成し、次いでその上に熱膨張率が４０
ｐｐｍである樹脂膜４６を形成し、複合化絶縁膜４７を
有する高密度実装用配線基板を形成する（図４ｂ）。さ
らに必要に応じて、複合化絶縁膜４７上に導体配線パタ
ーン４８を形成し、さらに第２ポリベンゾオキサゾール
膜４９と熱膨張率４０ｐｐｍ以下の樹脂膜５０からなる
複合化絶縁膜５１を形成し、以後この工程を繰り返すこ
とにより、多層の複合化構造の絶縁膜を有する高密度実
装用配線基板を形成することもできる（図４ｃ）。
脂層４２、さらには導体配線パターン４３を有する支持
基板４４を用意する（図４ａ）。次に、支持基板４４の
導体配線パターン４３側の面上に第１ポリベンゾオキサ
ゾール膜４５を形成し、次いでその上に熱膨張率が４０
ｐｐｍである樹脂膜４６を形成し、複合化絶縁膜４７を
有する高密度実装用配線基板を形成する（図４ｂ）。さ
らに必要に応じて、複合化絶縁膜４７上に導体配線パタ
ーン４８を形成し、さらに第２ポリベンゾオキサゾール
膜４９と熱膨張率４０ｐｐｍ以下の樹脂膜５０からなる
複合化絶縁膜５１を形成し、以後この工程を繰り返すこ
とにより、多層の複合化構造の絶縁膜を有する高密度実
装用配線基板を形成することもできる（図４ｃ）。
【００４８】ポリベンゾオキサゾール膜は熱膨張率が大
きく、特に高密度実装用配線基板が多層構造のときには
半導体デバイスを搭載したときの応力が大きく、配線基
板が反ったり、ポリベンゾオキサゾール膜にクラックが
入ったりした。しかしながら、ポリベンゾオキサゾール
膜と熱膨張率が４０ｐｐｍである樹脂膜の複合化絶縁膜
を使用することにより、これらの問題点が解決できるこ
とが判明した。
きく、特に高密度実装用配線基板が多層構造のときには
半導体デバイスを搭載したときの応力が大きく、配線基
板が反ったり、ポリベンゾオキサゾール膜にクラックが
入ったりした。しかしながら、ポリベンゾオキサゾール
膜と熱膨張率が４０ｐｐｍである樹脂膜の複合化絶縁膜
を使用することにより、これらの問題点が解決できるこ
とが判明した。
【００４９】熱膨張率が４０ｐｐｍである樹脂膜として
は、例えば、ポリイミド樹脂、ベンゾシクロブテン樹
脂、フルオレン骨格を有するエポキシアクリレート樹脂
などの膜を用いることができ、このうち特にフルオレン
骨格を有するエポキシアクリレート樹脂が配線段差の平
坦性にも優れており、多層構造の高密度実装用配線基板
の形成に好適であった。
は、例えば、ポリイミド樹脂、ベンゾシクロブテン樹
脂、フルオレン骨格を有するエポキシアクリレート樹脂
などの膜を用いることができ、このうち特にフルオレン
骨格を有するエポキシアクリレート樹脂が配線段差の平
坦性にも優れており、多層構造の高密度実装用配線基板
の形成に好適であった。
【００５０】
【発明の効果】本発明によれば、耐熱性、低誘電率、低
吸水率、低熱膨張率、導体や絶縁膜相互の高密着性を有
し、さらには膜強度や破断伸び率などに優れ、半導体デ
バイス実装における応力にも耐え、信頼性に優れ、かつ
高速、高密度実装に最適な高密度実装用配線基板が提供
でき、高速かつ高密度なモジュールやシステムを実現す
ることができる。
吸水率、低熱膨張率、導体や絶縁膜相互の高密着性を有
し、さらには膜強度や破断伸び率などに優れ、半導体デ
バイス実装における応力にも耐え、信頼性に優れ、かつ
高速、高密度実装に最適な高密度実装用配線基板が提供
でき、高速かつ高密度なモジュールやシステムを実現す
ることができる。
【図１】ベース基材上に少なくとも１層の層間絶縁膜と
導体配線パターンとを有してなり、前記絶縁膜の少なく
とも１層がポリベンゾオキサゾール膜からなり、ポリベ
ンゾオキサゾール膜と導体配線パターンとの間に、Ｔ
ｉ、Ｔｉ系化合物、あるいはＮｉの少なくとも１種類か
らなる接着層を有する、高密度実装用配線基板の製造プ
ロセスの一実施形態を示す断面構成図である。
導体配線パターンとを有してなり、前記絶縁膜の少なく
とも１層がポリベンゾオキサゾール膜からなり、ポリベ
ンゾオキサゾール膜と導体配線パターンとの間に、Ｔ
ｉ、Ｔｉ系化合物、あるいはＮｉの少なくとも１種類か
らなる接着層を有する、高密度実装用配線基板の製造プ
ロセスの一実施形態を示す断面構成図である。
【図２】ベース基材上へのポリベンゾオキサゾール膜の
形成において、ベース基材とポリベンゾオキサゾール膜
との間に、ガラス転移温度が１８０℃から３５０℃の範
囲である熱可塑性ポリイミド樹脂層を有する、高密度実
装用配線基板の製造プロセスの一実施形態を示す断面構
成図である。
形成において、ベース基材とポリベンゾオキサゾール膜
との間に、ガラス転移温度が１８０℃から３５０℃の範
囲である熱可塑性ポリイミド樹脂層を有する、高密度実
装用配線基板の製造プロセスの一実施形態を示す断面構
成図である。
【図３】ベース基材が、少なくとも１０μｍの厚みを有
するポリイミド樹脂層を少なくとも有する、高密度実装
用配線基板の製造プロセスの一実施形態を示す断面構成
図である。
するポリイミド樹脂層を少なくとも有する、高密度実装
用配線基板の製造プロセスの一実施形態を示す断面構成
図である。
【図４】ベース基材上に形成した絶縁膜が、ポリベンゾ
オキサゾール膜と熱膨張率４０ｐｐｍ以下の樹脂膜から
なる複合化絶縁膜である、高密度実装用配線基板の製造
プロセスの一実施形態を示す断面構成図である。
オキサゾール膜と熱膨張率４０ｐｐｍ以下の樹脂膜から
なる複合化絶縁膜である、高密度実装用配線基板の製造
プロセスの一実施形態を示す断面構成図である。
１１、２２、３１、４１ ベース基材 １２、１９、２４、３４、４５、４９ ポリベンゾオ
キサゾール膜 １３、１８ 接着層 １４ 金属膜 １５ フォトレジス
ト １６ 金属めっき膜 １７、２１、２５、３５、４３、４８ 導体配線パタ
ーン ２３ 熱可塑性ポリ
イミド樹脂層 ３２、４２ ポリイミド樹
脂層 ３３、４４ 支持基板 ４６、５０ 樹脂膜 ４７、５１ 絶縁膜
キサゾール膜 １３、１８ 接着層 １４ 金属膜 １５ フォトレジス
ト １６ 金属めっき膜 １７、２１、２５、３５、４３、４８ 導体配線パタ
ーン ２３ 熱可塑性ポリ
イミド樹脂層 ３２、４２ ポリイミド樹
脂層 ３３、４４ 支持基板 ４６、５０ 樹脂膜 ４７、５１ 絶縁膜
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０５Ｋ 3/24 Ｈ０５Ｋ 3/24 Ａ 3/38 3/38 Ｃ (72)発明者 菊池 克 東京都港区芝五丁目７番１号 日本電気株 式会社内 Ｆターム(参考） 4J043 PA04 QB34 RA52 SA06 SA71 SB01 TA12 TB03 UA131 UA132 UA411 UB061 UB062 UB122 VA022 VA042 ZA12 ZB50 5E343 AA02 AA11 AA16 AA18 AA38 AA39 BB17 BB18 BB24 BB35 BB40 BB48 BB49 BB54 BB71 DD25 DD26 DD33 DD76 EE32 GG01 5E346 AA02 AA12 AA15 AA25 AA26 AA32 AA35 AA38 BB01 CC01 CC08 CC10 CC31 CC32 CC36 CC37 CC38 CC54 DD01 DD16 DD17 DD23 DD33 EE33 EE38 GG17 GG22 GG23 GG28 HH11
Claims (14)
- 【請求項１】ベース基材、前記ベース基材上に形成され
た少なくとも１層の層間絶縁膜、前記絶縁膜の上に形成
されたＴｉ、Ｔｉ系化合物およびＮｉのうち少なくとも
１種からなる接着層および前記接着層の上に形成された
導体配線パターンからなり、前記絶縁膜のうち少なくと
も１層がポリベンゾオキサゾール膜であることを特徴と
する高密度実装用配線基板。 - 【請求項２】前記絶縁膜と前記導体配線パターンが交互
に順次積層されて多層配線構造を形成していることを特
徴とする請求項１に記載の高密度実装用配線基板。 - 【請求項３】ベース基材、前記ベース基材上に形成され
た少なくとも１層の層間絶縁膜、前記絶縁膜の上に形成
されたＴｉ、Ｔｉ系化合物およびＮｉのうち少なくとも
１種からなる接着層および前記接着層の上に形成された
導体配線パターンからなり、前記ベース基材に直接的に
接合する層間絶縁膜がポリベンゾオキサゾール膜である
ことを特徴とする高密度実装用配線基板。 - 【請求項４】前記Ｔｉ系化合物がＴｉＷ、ＴｉＮおよび
ＴｉＣから選ばれたものであることを特徴とする請求項
３に記載の高密度実装用配線基板。 - 【請求項５】前記Ｔｉ系化合物のＷ、ＮおよびＣの含量
が少なくとも０．１重量％であることを特徴とする請求
項４に記載の高密度実装用配線基板。 - 【請求項６】前記絶縁膜と前記導体配線パターンが交互
に順次積層されて多層配線構造を形成していることを特
徴とする請求項３に記載の高密度実装用配線基板。 - 【請求項７】前記ポリベンゾオキサゾール膜が一般式
（１）［化１］ 【化１】 （式中、０．０５≦ｎ≦０．５、ｎ＋ｍ＝１であり、Ａ
ｒ1、Ａｒ2、Ａｒ3およびＡｒ4は任意の二官能基を示
す。）で表されるポリベンゾオキサゾールからなること
を特徴とする請求項１〜６のいずれか１項に記載の高密
度実装用配線基板。 - 【請求項８】前記ベース基材とこれに直接的に接合する
ポリベンゾオキサゾール膜の間に、ガラス転移温度が１
８０℃から３５０℃の範囲である熱可塑性ポリイミド樹
脂膜を設けることを特徴とする請求項１〜７のいずれか
１項に記載の高密度実装用配線基板。 - 【請求項９】前記ポリイミド樹脂膜の厚みが少なくとも
１０μｍであることを特徴とする請求項８に記載の高密
度実装用配線基板。 - 【請求項１０】前記絶縁膜が、前記ポリベンゾオキサゾ
ール膜と熱膨張率が４０ｐｐｍ以下である樹脂膜からな
る複合化絶縁膜であることを特徴とする請求項１〜９の
いずれか１項に記載の高密度実装用配線基板。 - 【請求項１１】ベース基材上に一般式（１）［化２］ 【化２】 （式中、０．０５≦ｎ≦０．５、ｎ＋ｍ＝１であり、Ａ
ｒ1、Ａｒ2、Ａｒ3およびＡｒ4は任意の二官能基を示
す。）で表されるポリベンゾオキサゾール膜を形成する
工程、前記ポリベンゾオキサゾール膜上にＴｉ、Ｔｉ系
化合物およびＮｉのうち少なくとも１種からなる接着層
をスパッタリング法、蒸着法および無電解めっき法のう
ちいずれかの方法により形成する工程、前記接着層の上
にＣｕ、Ｐｄ、ＰｔおよびＡｕのうち少なくとも１種か
らなる金属膜を形成する工程、前記金属膜の上に導体配
線パターンに相当する部分を除いてフォトレジストをパ
ターニングする工程、前記フォトレジストでマスキング
されていない部分に金属めっき膜を無電解めっき法によ
り形成する工程および、前記フォトレジストを剥離し
て、次いで前記金属膜の余剰分を、次いで前記接着層の
余剰分をエッチングにより除去して前記導体配線パター
ンを形成する工程からなることを特徴とする高密度実装
用配線基板の製造方法。 - 【請求項１２】ベース基材上に一般式（１）［化３］ 【化３】 （式中、０．０５≦ｎ≦０．５、ｎ＋ｍ＝１であり、Ａ
ｒ1、Ａｒ2、Ａｒ3およびＡｒ4は任意の二官能基を示
す。）で表される化合物から第１ポリベンゾオキサゾー
ル膜を形成する工程、前記第１ポリベンゾオキサゾール
膜上にＴｉ、Ｔｉ系化合物およびＮｉのうち少なくとも
１種からなる第１接着層をスパッタリング法、蒸着法お
よび無電解めっき法のうちいずれかの方法により形成す
る工程、前記第１接着層の上にＣｕ、Ｐｄ、Ｐｔおよび
Ａｕのうち少なくとも１種からなる金属膜を形成する工
程、前記金属膜の上に第１導体配線パターンに相当する
部分を除いてフォトレジストをパターニングする工程、
前記フォトレジストでマスキングされていない部分に金
属めっき膜を無電解めっき法により形成する工程、前記
フォトレジストを剥離して、次いで前記金属膜の余剰分
を、次いで前記接着層の余剰分をエッチングにより除去
して前記第１導体配線パターンを形成する工程、前記第
１導体配線パターン上に、スパッタリング法、蒸着法お
よび無電解めっき法のうちいずれかの方法とフォトリソ
法により、Ｔｉ、Ｔｉ系化合物およびＮｉのうち少なく
とも１種からなる第２接着層を形成し、前記第２接着層
の上に前記一般式（１）で表される化合物により第２ポ
リベンゾオキサゾール膜を形成する工程からなることを
特徴とする高密度実装用配線基板の製造方法。 - 【請求項１３】ベース基材上にポリイミド樹脂膜を形成
する工程、前記ポリイミド樹脂膜の上に導体配線パター
ンを形成し、支持基板を形成する工程、前記支持基板の
前記導体配線パターン側の面上に一般式（１）［化４］ 【化４】 （式中、０．０５≦ｎ≦０．５、ｎ＋ｍ＝１であり、Ａ
ｒ1、Ａｒ2、Ａｒ3およびＡｒ4は任意の二官能基を示
す。）で表される化合物からポリベンゾオキサゾール膜
を形成する工程、前記ポリベンゾオキサゾール膜の上に
熱膨張率が４０ｐｐｍ以下である樹脂膜を形成して前記
ポリベンゾオキサゾール膜と前記樹脂膜の複合化絶縁膜
を形成する工程からなることを特徴とする高密度実装用
配線基板の製造方法。 - 【請求項１４】ベース基材上にポリイミド樹脂膜を形成
する工程、前記ポリイミド樹脂膜の上に第１導体配線パ
ターンを形成し、支持基板を形成する工程、前記支持基
板の前記第１導体配線パターン側の面上に一般式（１）
［化５］ 【化５】 （式中、０．０５≦ｎ≦０．５、ｎ＋ｍ＝１であり、Ａ
ｒ1、Ａｒ2、Ａｒ3およびＡｒ4は任意の二官能基を示
す。）で表される化合物から第１ポリベンゾオキサゾー
ル膜を形成する工程、前記第１ポリベンゾオキサゾール
膜の上に熱膨張率が４０ｐｐｍ以下である第１樹脂膜を
形成して前記第１ポリベンゾオキサゾール膜と前記第１
樹脂膜の第１複合化絶縁膜を形成する工程、前記第１複
合化絶縁膜上に第２導体配線パターンを形成する工程、
前記第２導体配線パターン上に一般式（１）で表される
化合物から第２ポリベンゾオキサゾール膜を形成する工
程、前記第２ポリベンゾオキサゾール膜の上に熱膨張率
が４０ｐｐｍ以下である第２樹脂膜を形成して前記第２
ポリベンゾオキサゾール膜と前記第２樹脂膜の第２複合
化絶縁膜を形成する工程からなることを特徴とする高密
度実装用配線基板の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000238967A JP3797073B2 (ja) | 2000-08-07 | 2000-08-07 | 高密度実装用配線基板およびその製造方法 |
| US09/922,766 US20020024138A1 (en) | 2000-08-07 | 2001-08-07 | Wiring board for high dense mounting and method of producing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000238967A JP3797073B2 (ja) | 2000-08-07 | 2000-08-07 | 高密度実装用配線基板およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002057465A true JP2002057465A (ja) | 2002-02-22 |
| JP3797073B2 JP3797073B2 (ja) | 2006-07-12 |
Family
ID=18730585
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000238967A Expired - Lifetime JP3797073B2 (ja) | 2000-08-07 | 2000-08-07 | 高密度実装用配線基板およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20020024138A1 (ja) |
| JP (1) | JP3797073B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004134771A (ja) * | 2002-09-17 | 2004-04-30 | Advanced Lcd Technologies Development Center Co Ltd | 配線、配線の形成方法、薄膜トランジスタ、及び表示装置 |
| JP2008085105A (ja) * | 2006-09-28 | 2008-04-10 | Kyocera Corp | 配線基板およびそれを用いた半導体素子の実装構造体 |
| JP2011100897A (ja) * | 2009-11-06 | 2011-05-19 | Citizen Finetech Miyota Co Ltd | 回路基板の製造方法及び回路基板 |
| CN111384021A (zh) * | 2018-12-28 | 2020-07-07 | 旭化成株式会社 | 半导体装置及其制造方法 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6861757B2 (en) | 2001-09-03 | 2005-03-01 | Nec Corporation | Interconnecting substrate for carrying semiconductor device, method of producing thereof and package of semiconductor device |
| WO2005114724A1 (ja) * | 2004-05-21 | 2005-12-01 | Jsr Corporation | 積層体および半導体装置 |
| DE102006017115B4 (de) * | 2006-04-10 | 2008-08-28 | Infineon Technologies Ag | Halbleiterbauteil mit einem Kunststoffgehäuse und Verfahren zu seiner Herstellung |
| DE102007050433B4 (de) * | 2007-10-22 | 2014-01-02 | Qimonda Ag | Halbleitermodul, Verfahren zum Herstellen eines Halbleitermoduls und Board mit einem Halbleitermodul |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05102125A (ja) * | 1991-10-08 | 1993-04-23 | Hitachi Chem Co Ltd | 半導体装置並びに半導体の多層配線用層間絶縁膜及び／又は表面保護膜用組成物 |
| JPH10126020A (ja) * | 1996-10-21 | 1998-05-15 | Sumitomo Bakelite Co Ltd | 接着剤付きフレキシブルプリント回路板 |
| JPH11181094A (ja) * | 1997-12-24 | 1999-07-06 | Sumitomo Bakelite Co Ltd | 含フッ素ポリベンゾオキサゾールの製造方法及びその用途 |
| JPH11207866A (ja) * | 1998-01-22 | 1999-08-03 | Toyobo Co Ltd | 金属薄膜積層フィルムおよび該フィルムを用いたフレキシブルプリント配線板 |
| JPH11274685A (ja) * | 1998-03-24 | 1999-10-08 | Mitsui Chem Inc | プリント回路基板の加工方法 |
| JP2000138219A (ja) * | 1998-10-30 | 2000-05-16 | Nippon Telegr & Teleph Corp <Ntt> | 配線構造の製造方法 |
-
2000
- 2000-08-07 JP JP2000238967A patent/JP3797073B2/ja not_active Expired - Lifetime
-
2001
- 2001-08-07 US US09/922,766 patent/US20020024138A1/en not_active Abandoned
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05102125A (ja) * | 1991-10-08 | 1993-04-23 | Hitachi Chem Co Ltd | 半導体装置並びに半導体の多層配線用層間絶縁膜及び／又は表面保護膜用組成物 |
| JPH10126020A (ja) * | 1996-10-21 | 1998-05-15 | Sumitomo Bakelite Co Ltd | 接着剤付きフレキシブルプリント回路板 |
| JPH11181094A (ja) * | 1997-12-24 | 1999-07-06 | Sumitomo Bakelite Co Ltd | 含フッ素ポリベンゾオキサゾールの製造方法及びその用途 |
| JPH11207866A (ja) * | 1998-01-22 | 1999-08-03 | Toyobo Co Ltd | 金属薄膜積層フィルムおよび該フィルムを用いたフレキシブルプリント配線板 |
| JPH11274685A (ja) * | 1998-03-24 | 1999-10-08 | Mitsui Chem Inc | プリント回路基板の加工方法 |
| JP2000138219A (ja) * | 1998-10-30 | 2000-05-16 | Nippon Telegr & Teleph Corp <Ntt> | 配線構造の製造方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004134771A (ja) * | 2002-09-17 | 2004-04-30 | Advanced Lcd Technologies Development Center Co Ltd | 配線、配線の形成方法、薄膜トランジスタ、及び表示装置 |
| JP4495428B2 (ja) * | 2002-09-17 | 2010-07-07 | 株式会社 液晶先端技術開発センター | 薄膜トランジスタの形成方法 |
| JP2008085105A (ja) * | 2006-09-28 | 2008-04-10 | Kyocera Corp | 配線基板およびそれを用いた半導体素子の実装構造体 |
| JP2011100897A (ja) * | 2009-11-06 | 2011-05-19 | Citizen Finetech Miyota Co Ltd | 回路基板の製造方法及び回路基板 |
| CN111384021A (zh) * | 2018-12-28 | 2020-07-07 | 旭化成株式会社 | 半导体装置及其制造方法 |
| CN111384021B (zh) * | 2018-12-28 | 2024-04-16 | 旭化成株式会社 | 半导体装置及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020024138A1 (en) | 2002-02-28 |
| JP3797073B2 (ja) | 2006-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6228511B1 (en) | Structure and process for thin film interconnect | |
| US5108825A (en) | Epoxy/polyimide copolymer blend dielectric and layered circuits incorporating it | |
| JP3484306B2 (ja) | 薄膜コンデンサおよびその製造方法 | |
| US5976710A (en) | Low TCE polyimides as improved insulator in multilayer interconnect structures | |
| JPH10214920A (ja) | 改良型ポリテトラフルオロエチレン薄膜チップ・キャリア | |
| JPH08134212A (ja) | 配線構造体とその製造法 | |
| JP2002057465A (ja) | 高密度実装用配線基板およびその製造方法 | |
| JP2688446B2 (ja) | 多層配線基板およびその製造方法 | |
| JP2000501892A (ja) | 印刷回路版の製造のためのはんだマスク | |
| JPH0513960A (ja) | 多層配線基板の製造方法 | |
| JPH04277696A (ja) | 多層配線基板及びその製造方法 | |
| JP2008172151A (ja) | 多層配線基板 | |
| JPH09214141A (ja) | 配線構造 | |
| JPS60224244A (ja) | 半導体装置 | |
| JP3602206B2 (ja) | 配線構造体とその製造法 | |
| JP3272945B2 (ja) | 配線基板の製造方法 | |
| JP2000003037A (ja) | 配線構造とその製造方法 | |
| JP2621729B2 (ja) | 多層配線基板用絶縁膜の製造方法 | |
| JP2004134421A (ja) | コンデンサ内蔵配線基板及びその製造方法 | |
| JP2841888B2 (ja) | 多層配線基板及びその製造方法 | |
| JPH0786736A (ja) | 薄膜多層回路基板 | |
| JPH07283544A (ja) | 配線構造体とその製造法 | |
| JPH07249867A (ja) | 絶縁膜の表面処理方法 | |
| JP2663662B2 (ja) | 半導体装置の製造方法 | |
| JP2652958B2 (ja) | 印刷配線板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20040408 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050310 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050624 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050823 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051201 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060104 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060104 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20060104 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060209 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060328 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060410 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3797073 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100428 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110428 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120428 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120428 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130428 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130428 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140428 Year of fee payment: 8 |
|
| EXPY | Cancellation because of completion of term |