JPS60224244A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS60224244A JPS60224244A JP7856484A JP7856484A JPS60224244A JP S60224244 A JPS60224244 A JP S60224244A JP 7856484 A JP7856484 A JP 7856484A JP 7856484 A JP7856484 A JP 7856484A JP S60224244 A JPS60224244 A JP S60224244A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring
- aluminum
- film
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は多層配線構造を有する半導体装置に関。
し、主として高周波用リニア（半導体集積回路装置）を
対象とする。
対象とする。
Ｉ Ｃ−？Ｌ ８ Ｉ等の半導体装置において、１チツ
プあたりの素子数が増大するに伴い、素子間な接続する
アルミニウム配線は一層構造では無理となり、２層以上
の多層構造が採用されている。この２層以上の配線間に
は層間絶縁膜として、従来はシリコン酸化物やリンを含
むガラス等の無機絶縁材が使われていたが、厚膜に形成
した場合に熱歪を生じゃすく又、多層に形成すると配線
による表面段差が甚しくなった。このような無機絶縁膜
に代って低温処理でき、表面の平坦性を確保できる有機
絶縁膜が使われ、特に本発明者により開発された高耐熱
性のポリイミド系高分子樹脂を眉間絶縁膜に用いた配線
構造が採用されている。←特公昭５７−３６７５９号公
報参照） このポリイミド系樹脂、たとえば芳香族ジアミンと、芳
香族テトラカルボン酸二無水物とを反応して得られる重
合物からなるポリイミド樹脂を配線基板上に層間絶縁膜
として形成する場合、ポリイミド樹脂のプレポリマー溶
液を配線の形成された基板表面にスピンナ塗布したのち
、溶媒成分を蒸発させ、２００〜３００℃で熱処理して
重合硬化させて被膜を形成する。
プあたりの素子数が増大するに伴い、素子間な接続する
アルミニウム配線は一層構造では無理となり、２層以上
の多層構造が採用されている。この２層以上の配線間に
は層間絶縁膜として、従来はシリコン酸化物やリンを含
むガラス等の無機絶縁材が使われていたが、厚膜に形成
した場合に熱歪を生じゃすく又、多層に形成すると配線
による表面段差が甚しくなった。このような無機絶縁膜
に代って低温処理でき、表面の平坦性を確保できる有機
絶縁膜が使われ、特に本発明者により開発された高耐熱
性のポリイミド系高分子樹脂を眉間絶縁膜に用いた配線
構造が採用されている。←特公昭５７−３６７５９号公
報参照） このポリイミド系樹脂、たとえば芳香族ジアミンと、芳
香族テトラカルボン酸二無水物とを反応して得られる重
合物からなるポリイミド樹脂を配線基板上に層間絶縁膜
として形成する場合、ポリイミド樹脂のプレポリマー溶
液を配線の形成された基板表面にスピンナ塗布したのち
、溶媒成分を蒸発させ、２００〜３００℃で熱処理して
重合硬化させて被膜を形成する。
第１図はポリイミド樹脂を眉間膜に使用した２層配線の
一例を示す断面図である。
一例を示す断面図である。
ｌはシリコン結晶基板、２は表面酸化膜（Ｓｉｆｔ膜）
である。３は第１層アルミニウム配線で厚さｄ、が１．
７５μｍ程度とする。４＃′ｉ、ボリイきド樹脂からな
る眉間膜で厚さｄｌは３．７５μｍ程度である。５は第
２層アルきニウム配線で層間膜４上に形成され、その一
部にあけられたスルーホール６を通じて第１層アルミニ
ウム配線３に接続する。
である。３は第１層アルミニウム配線で厚さｄ、が１．
７５μｍ程度とする。４＃′ｉ、ボリイきド樹脂からな
る眉間膜で厚さｄｌは３．７５μｍ程度である。５は第
２層アルきニウム配線で層間膜４上に形成され、その一
部にあけられたスルーホール６を通じて第１層アルミニ
ウム配線３に接続する。
このような２層配線構造忙おいて層間膜４は前記したよ
うにスピンナ塗布されて全面が平坦化しているため、第
１層アルミニウム配線３の上の層間膜の厚さｄ３は１．
０〜２．５μｍときわめて薄い被膜となり、この上に第
２層アルミニウム配線５が形成されていると、配線間容
量が大きくなる。
うにスピンナ塗布されて全面が平坦化しているため、第
１層アルミニウム配線３の上の層間膜の厚さｄ３は１．
０〜２．５μｍときわめて薄い被膜となり、この上に第
２層アルミニウム配線５が形成されていると、配線間容
量が大きくなる。
このように配線間容量が大きいと配線間でりｐストーク
や発振遅延を生じやすく、高周波用リニアＩＣには不適
合とされていたことがわかった。
や発振遅延を生じやすく、高周波用リニアＩＣには不適
合とされていたことがわかった。
本発明は上記問題を解決したものである。したかって本
発明の一つの目的は高周波用リニアＩＣでアルミニウム
配線の２層以上の多層構造を実現するとと忙ある。
発明の一つの目的は高周波用リニアＩＣでアルミニウム
配線の２層以上の多層構造を実現するとと忙ある。
本発明の他の目的はＩＣチップサイズの縮小化にある。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。すなわち、
半導体基板上に第１層乃至第３層以上の配線層と層間の
絶縁膜とが交互に形成された多層配線構造において上記
多層の配線層のうち第１層と第３層ではさまれた第２層
配線層は少なくとも上下の配線層の重なり合う部分に存
在するとともに接地電位に接続されたことを特徴とする
ものであり、これ忙より上記第２層配線がシールドとな
って第１層第３層の配線間つクロストークや発振を防ぐ
ことができ発明の目的を達成するものである。
を簡単に説明すれば、下記のとおりである。すなわち、
半導体基板上に第１層乃至第３層以上の配線層と層間の
絶縁膜とが交互に形成された多層配線構造において上記
多層の配線層のうち第１層と第３層ではさまれた第２層
配線層は少なくとも上下の配線層の重なり合う部分に存
在するとともに接地電位に接続されたことを特徴とする
ものであり、これ忙より上記第２層配線がシールドとな
って第１層第３層の配線間つクロストークや発振を防ぐ
ことができ発明の目的を達成するものである。
第２図は本発明の一実施例を示すものであって、第１図
に対応する多層配線構造を有する半導体装置の縦断面図
である。同図において第１図を共通の構成部分には同じ
指示番号記号が附しである。
に対応する多層配線構造を有する半導体装置の縦断面図
である。同図において第１図を共通の構成部分には同じ
指示番号記号が附しである。
３ （３ａ、３ｂ、３ｃ）は第１層アルミニウム配線で
このうち３ａは接地電位（ＧＮＤ）に接続されている。
このうち３ａは接地電位（ＧＮＤ）に接続されている。
４ａはポリイミド樹脂よりなる第１層間膜、７は第２層
アルミニウム配線、４ｂはポリイミド膜よりなる第２層
間膜、８は第３層アルミニウム配線でポリイミド膜にあ
けたスルーホール６を通じ【第１層アルミニウム配線３
Ｃに接続される。
アルミニウム配線、４ｂはポリイミド膜よりなる第２層
間膜、８は第３層アルミニウム配線でポリイミド膜にあ
けたスルーホール６を通じ【第１層アルミニウム配線３
Ｃに接続される。
９はポリイミド膜からなるプロテクシ冒ン（保護用）膜
である。
である。
上記第２層アルミニウム配線７は第１０図のパターン図
（平面図）に示すようにスルーホール部分６以外の全面
に形成されるか、あるいは第９図。
（平面図）に示すようにスルーホール部分６以外の全面
に形成されるか、あるいは第９図。
のパターン図に示されるように少なくとも第１層アルミ
ニウム配線３ｂと第３層アルミニウム配線８と重なり合
５部位のみに形成されている。
ニウム配線３ｂと第３層アルミニウム配線８と重なり合
５部位のみに形成されている。
第３図乃至第８図は本発明による多層配線構造（第２図
に対応する）を有する半導体装置の製造プルセスを示す
工程断面図である。
に対応する）を有する半導体装置の製造プルセスを示す
工程断面図である。
以下各工程に従って説明する。
（１） 第３図に示すようにシリコン結晶基板１を用意
し、この基板１の主面に図示されない半導体素子を形成
し、その際忙形成された表面酸化膜２の上にアルミニウ
ムを蒸着（又はスパッタ）シ、パターニングエッチする
ことにより厚さｄ、＝１．７５μｍの第１層アルミニウ
ム配線３８〜３ｃを形成する。
し、この基板１の主面に図示されない半導体素子を形成
し、その際忙形成された表面酸化膜２の上にアルミニウ
ムを蒸着（又はスパッタ）シ、パターニングエッチする
ことにより厚さｄ、＝１．７５μｍの第１層アルミニウ
ム配線３８〜３ｃを形成する。
このうち３ａは接地電位（ＧＮＤ）に接続される配線で
ある。
ある。
（２） この上にポリイミド樹脂を塗布しｄ 、 ＝
３．７５Ｐ程度の被膜４ａを形成する。この被膜４ａｔ
ｉポリイミド樹脂のプレポリマー溶液又は生型合物溶液
（たとえばＮ−メチール２−ピ四リドンもしくはＮ−Ｎ
−ジメチル−アセトアミドナトを溶液とする）を基体表
面にスピンナ塗布したのち、溶媒成分を蒸発させ、さら
に２００〜３００Ｃで熱処理して硬化させて被膜を形成
する。このあとホトレジストを用いてエッチして第４図
に示すようにス＃−ホー、Ａ／１５ Ｂをあけ、第１層
アルミニウム配線３ａを露出する。
３．７５Ｐ程度の被膜４ａを形成する。この被膜４ａｔ
ｉポリイミド樹脂のプレポリマー溶液又は生型合物溶液
（たとえばＮ−メチール２−ピ四リドンもしくはＮ−Ｎ
−ジメチル−アセトアミドナトを溶液とする）を基体表
面にスピンナ塗布したのち、溶媒成分を蒸発させ、さら
に２００〜３００Ｃで熱処理して硬化させて被膜を形成
する。このあとホトレジストを用いてエッチして第４図
に示すようにス＃−ホー、Ａ／１５ Ｂをあけ、第１層
アルミニウム配線３ａを露出する。
（３１次いでアルミニウムを全面に蒸発し厚さｄ４＝０
．５〜１．０μｍ程度の（第２層）アルミニウム膜７を
シールド用として形成する。このアルミニウム膜７は第
５図に示すようにスルーホール６ａを通して第１層アル
ミニウム配線の一部３ａに接続される。この後バターニ
ングエッチ処理して不要部分たとえば第１層アルミニウ
ム配線３Ｃの上の部分（一部）７ａを除去する。
．５〜１．０μｍ程度の（第２層）アルミニウム膜７を
シールド用として形成する。このアルミニウム膜７は第
５図に示すようにスルーホール６ａを通して第１層アル
ミニウム配線の一部３ａに接続される。この後バターニ
ングエッチ処理して不要部分たとえば第１層アルミニウ
ム配線３Ｃの上の部分（一部）７ａを除去する。
（４１第６図に示すように全面にポリイミド樹脂を塗布
し、熱処理し厚さｄ、＝０．５〜１．０μｍ程度の第２
の被膜４ｂを形成する。このポリイミド樹脂の形成は工
程（２）の場合と同様の方法により形成する。
し、熱処理し厚さｄ、＝０．５〜１．０μｍ程度の第２
の被膜４ｂを形成する。このポリイミド樹脂の形成は工
程（２）の場合と同様の方法により形成する。
（５）ホトレジストを用いてエッチし第７図に示すよう
にポリイミド樹脂被膜４ａ、４ｂを通してスＡ／ ＋
ホ＋ ／ｌ／ ６ ｂをあけ第１層アルミニウム配置１
３ｃを露出する。この場合スルーホール６ｂによって第
２層アルミニウム（７）が露出しないようにすることが
必要でる。
にポリイミド樹脂被膜４ａ、４ｂを通してスＡ／ ＋
ホ＋ ／ｌ／ ６ ｂをあけ第１層アルミニウム配置１
３ｃを露出する。この場合スルーホール６ｂによって第
２層アルミニウム（７）が露出しないようにすることが
必要でる。
（６）アルミニウムを蒸着しバターニングエッチするこ
とにより第８図に示すように第３層アルミニウム配Ｉｗ
８を形成する。この第３層アルミニウム配線８は第１層
アルミニウム配＃３Ｃに接続される。このあとポリイミ
ドを全面に塗布、熱処理することにより第２図に示され
る多層配線構造が得られる。
とにより第８図に示すように第３層アルミニウム配Ｉｗ
８を形成する。この第３層アルミニウム配線８は第１層
アルミニウム配＃３Ｃに接続される。このあとポリイミ
ドを全面に塗布、熱処理することにより第２図に示され
る多層配線構造が得られる。
以上実施例で述べた本発明によれば下記のように効果が
もたらされる。
もたらされる。
＋１１ 第１層アルミニウム配線と第３層アルミニウム
配線との間に第２層アルミニウム膜７を介在゛させてこ
れを接地電位に接続することにより層間絶縁膜４ａ、４
ｂにおける寄生容量によるクロストークが第２層アルミ
ニウム膜（配線）を通じて接地側におとされ１発振がな
くなり、又他の信号ラインへの信号の「飛び付き」を防
止することができる。
配線との間に第２層アルミニウム膜７を介在゛させてこ
れを接地電位に接続することにより層間絶縁膜４ａ、４
ｂにおける寄生容量によるクロストークが第２層アルミ
ニウム膜（配線）を通じて接地側におとされ１発振がな
くなり、又他の信号ラインへの信号の「飛び付き」を防
止することができる。
（２）上記（１）によりアルミニウム２層配線における
層間絶縁膜の薄さによる奇生容量を防止でき、アルミニ
ウム１層配線の場合に占められていた無効領域をなくす
ことができチップサイズの縮小化（例えば１０〜２０％
程度の縮小）及び高集積化が可能となる。
層間絶縁膜の薄さによる奇生容量を防止でき、アルミニ
ウム１層配線の場合に占められていた無効領域をなくす
ことができチップサイズの縮小化（例えば１０〜２０％
程度の縮小）及び高集積化が可能となる。
（３） 特に高周波用リニアＩＣＥおけるアルミニウム
配線の２層化あるいＦ１２層以上の構造を可能とする。
配線の２層化あるいＦ１２層以上の構造を可能とする。
以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。たとえば、第２層のア
ルミニウム配線膜の一部を接地電位から切りけなして配
線として使用し、実質的に一部で３層配線構造とするこ
とができる。
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。たとえば、第２層のア
ルミニウム配線膜の一部を接地電位から切りけなして配
線として使用し、実質的に一部で３層配線構造とするこ
とができる。
なお、実施例で述べたアルミニウム配線は純粋のアルミ
ニウムを用いるもの以外にチタン、白金。
ニウムを用いるもの以外にチタン、白金。
ニッケル等の他の金属を含有したものあるいはこれらな
積層したものを使用しても差支えない。
積層したものを使用しても差支えない。
本発明は特に高周波リニアＩＣ全般に適用した場合に有
効である。
効である。
以上の発明では主として本発明者によってなされた発明
をその背景となった利用分野である半導体装置の電極の
形成技術に適用した場合について説明したが、それに限
定されずたとえば、配線基板における電極形成技術など
Ｋも適用できるものである。
をその背景となった利用分野である半導体装置の電極の
形成技術に適用した場合について説明したが、それに限
定されずたとえば、配線基板における電極形成技術など
Ｋも適用できるものである。
本発明は少なくともポリイミド樹脂を層間絶縁膜に使用
した多層配線構造に適用できる。
した多層配線構造に適用できる。
第１図は２層配線構造の一例な示す縦断面図である。
第２図は本発明の一実施例な示すものであって多層配線
構造の縦断面図である。 第３図乃至第８図は本発明の一実施例であって多層配線
構造な有する半導体装置の製造プロセスの工程断面図で
ある。 第９図および第１Ｏ図は本発明の一実施例である第２図
に示した多層配線構造に対応する平面図（パターン図）
である。 ｌ・・・基板、２・・・表面酸化膜、３・・・第１層（
下層）アルミニウム配線、４・・・層間絶縁膜（ポリイ
ミド樹脂）、５・・・第２層（上層）アルミニウム配線
。 ６・・・スルーホーｌＬ／、７・・・第２層（中層）ア
ルミニウム膜、８・・・第３層（上層）アルミニウム配
線、９・・・プロテクション膜（ポリイミド樹ＷｆＩ）
。 第 １ 図 第 ２ 図 第 ３ 図 第 ４ 図 第 ５ 図 第 ６ 図 第 ７ 図 第 ８ 図
構造の縦断面図である。 第３図乃至第８図は本発明の一実施例であって多層配線
構造な有する半導体装置の製造プロセスの工程断面図で
ある。 第９図および第１Ｏ図は本発明の一実施例である第２図
に示した多層配線構造に対応する平面図（パターン図）
である。 ｌ・・・基板、２・・・表面酸化膜、３・・・第１層（
下層）アルミニウム配線、４・・・層間絶縁膜（ポリイ
ミド樹脂）、５・・・第２層（上層）アルミニウム配線
。 ６・・・スルーホーｌＬ／、７・・・第２層（中層）ア
ルミニウム膜、８・・・第３層（上層）アルミニウム配
線、９・・・プロテクション膜（ポリイミド樹ＷｆＩ）
。 第 １ 図 第 ２ 図 第 ３ 図 第 ４ 図 第 ５ 図 第 ６ 図 第 ７ 図 第 ８ 図
Claims (1)
- 【特許請求の範囲】 １、半導体基板上に第１層乃至第２層以上の配線層と層
間絶縁膜とが交互に積層して形成された多層配線構造を
有する半導体装置であって、上記多層の配線層のうち上
下の配線層で挾まれた中の配線層は少なくとも上下の配
線層の重なり合う部分に存在し、かつ、最低電位点に接
続されていることを特電とする半導体装置。 ２、上記層間絶縁膜はポリイミド系樹脂からなる特許請
求の範囲第１項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7856484A JPS60224244A (ja) | 1984-04-20 | 1984-04-20 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7856484A JPS60224244A (ja) | 1984-04-20 | 1984-04-20 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60224244A true JPS60224244A (ja) | 1985-11-08 |
Family
ID=13665389
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7856484A Pending JPS60224244A (ja) | 1984-04-20 | 1984-04-20 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60224244A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62203351A (ja) * | 1986-03-03 | 1987-09-08 | Nippon Telegr & Teleph Corp <Ntt> | 集積回路の配線方法 |
| JPS6354748A (ja) * | 1986-08-25 | 1988-03-09 | Nec Corp | 半導体集積回路装置 |
| US4916502A (en) * | 1987-02-25 | 1990-04-10 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device to be coupled with a control circuit by a photocoupler |
| US5150189A (en) * | 1986-02-28 | 1992-09-22 | Canon Kabushiki Kaisha | Semiconductor apparatus |
| EP0661744A1 (en) * | 1993-12-28 | 1995-07-05 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit device |
| US5739560A (en) * | 1994-09-22 | 1998-04-14 | Nippon Telegraph And Telephone Corporation | High frequency masterslice monolithic integrated circuit |
| WO1999012215A1 (en) * | 1997-08-29 | 1999-03-11 | Cardiac Pacemakers, Inc. | Shielded integrated circuit capacitor |
| US6380567B1 (en) | 1998-02-02 | 2002-04-30 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and fabrication method thereof |
-
1984
- 1984-04-20 JP JP7856484A patent/JPS60224244A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5150189A (en) * | 1986-02-28 | 1992-09-22 | Canon Kabushiki Kaisha | Semiconductor apparatus |
| JPS62203351A (ja) * | 1986-03-03 | 1987-09-08 | Nippon Telegr & Teleph Corp <Ntt> | 集積回路の配線方法 |
| JPS6354748A (ja) * | 1986-08-25 | 1988-03-09 | Nec Corp | 半導体集積回路装置 |
| US4916502A (en) * | 1987-02-25 | 1990-04-10 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device to be coupled with a control circuit by a photocoupler |
| EP0661744A1 (en) * | 1993-12-28 | 1995-07-05 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit device |
| US5585664A (en) * | 1993-12-28 | 1996-12-17 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit device |
| US5739560A (en) * | 1994-09-22 | 1998-04-14 | Nippon Telegraph And Telephone Corporation | High frequency masterslice monolithic integrated circuit |
| WO1999012215A1 (en) * | 1997-08-29 | 1999-03-11 | Cardiac Pacemakers, Inc. | Shielded integrated circuit capacitor |
| US6198123B1 (en) | 1997-08-29 | 2001-03-06 | Cardiac Pacemakers, Inc. | Shielded integrated circuit capacitor connected to a lateral transistor |
| US6380567B1 (en) | 1998-02-02 | 2002-04-30 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and fabrication method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11274407A (ja) | 電子コンポ―ネント構造および薄膜多層キャパシタの製造方法 | |
| JP2007234843A (ja) | 薄膜キャパシタ素子、インターポーザ、半導体装置、及び、薄膜キャパシタ素子或いはインターポーザの製造方法 | |
| JP6233445B2 (ja) | 電子部品 | |
| JP4499548B2 (ja) | キャパシタ部品 | |
| JPS60224244A (ja) | 半導体装置 | |
| JPH06232339A (ja) | キャパシタの製造方法 | |
| JPS5968953A (ja) | モノリシツク集積回路の製造方法 | |
| JP2002057465A (ja) | 高密度実装用配線基板およびその製造方法 | |
| JP2003347157A (ja) | 薄膜電子部品 | |
| JP4009078B2 (ja) | 薄膜電子部品 | |
| JPH0832244A (ja) | 多層配線基板 | |
| JPH0621061A (ja) | 半導体装置 | |
| JPS6180836A (ja) | 多層配線を有する半導体装置 | |
| JP3565872B2 (ja) | 薄膜多層配線基板 | |
| JPS63308924A (ja) | 半導体装置 | |
| JP2605524B2 (ja) | 薄膜多層回路基板 | |
| JP3987702B2 (ja) | 薄膜コンデンサ | |
| JPH09306991A (ja) | 配線基板の製造方法 | |
| JPS62122238A (ja) | 半導体装置 | |
| JP3645808B2 (ja) | 薄膜電子部品およびその製法並びに基板 | |
| JPH0611079B2 (ja) | 半導体装置 | |
| JPS6298659A (ja) | 半導体装置 | |
| JPS61190959A (ja) | 多層配線の形成方法 | |
| JPH04323895A (ja) | 薄膜多層回路基板とその製造方法 | |
| JPS58110055A (ja) | 半導体装置 |