JPS62122238A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS62122238A
JPS62122238A JP26114185A JP26114185A JPS62122238A JP S62122238 A JPS62122238 A JP S62122238A JP 26114185 A JP26114185 A JP 26114185A JP 26114185 A JP26114185 A JP 26114185A JP S62122238 A JPS62122238 A JP S62122238A
Authority
JP
Japan
Prior art keywords
layer
wiring
hole
polyimide resin
holes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26114185A
Other languages
English (en)
Inventor
Takeki Fukushima
福島 毅樹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP26114185A priority Critical patent/JPS62122238A/ja
Publication of JPS62122238A publication Critical patent/JPS62122238A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Local Oxidation Of Silicon (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は多層配線を有する半導体装置、とくにポリイミ
ド系樹脂を層間膜とする3層配線構造に関する。
〔背景技術〕
IC,LSIなどの半導体集積回路装置においては、回
路の高密度化・高集積化に伴(・、配線が2層からさら
に3層にと高集積化される傾向にある。
これら多層配線を有する半導体装置においては、眉間絶
縁膜に比較的低温処理が可能で、しかも表面平坦性を保
てる有機性絶縁膜が使われている。
この絶縁膜にはfK本出出願人よって開発された高耐熱
性のポリイミド系高分子樹脂が使われている。(%公昭
57−36759公報参照)このポリイミド系樹脂、た
とえば芳香族ジアミンと芳香族チトラガルボン酸二無水
物とを反応して得られる重合物からなるポリイミド系樹
脂を、基板上に眉間絶縁膜として形成する場合、ポリイ
ミド系樹脂のプレポリマー溶液を配線の形成された基板
表面にスピンナ塗布し、溶媒成分蒸発後、200〜30
0t:’で熱処理して重合硬化させて被膜を形成する。
第2図はポリイミド系樹脂を層間膜として用いた3層A
2配線構造の一例を示す断面図である。
同図にお(・て、1は半導体基体、2は第1眉AA配線
、3はポリイミド系樹脂からなる第1層間絶縁膜、4は
第2眉AA配線、5はポリイミド系樹脂からなる第2層
絶縁膜、6は第3層A2配線である。上下の各A)配線
は眉間絶縁膜の透孔(スルーホール)を通じて相互に接
続されて〜・る。
この例のように、第1眉AA配線2と第2層M配線4と
が接続される透孔7が第2層A!配線4と第1層A4配
線2とが接続される透孔8の直下に設けた場合、下記の
ような問題を生じることが本発明者により明らかとされ
た。
すなわち、透孔8の直下に透孔6があるとき、下側のA
ノ配線2によって生じる透孔部7,8周辺の層間膜の段
差は上層になるほど大きくなり、例えば透孔8に接する
第2層間絶縁膜5の厚さdlは上記透孔8から離れた部
位にある同絶縁膜の厚さd、に比して大きくなる。
このような膜厚に不均一な状態で眉間絶縁膜にマスクエ
ッチにより透孔をあけた場合、通常、上部が広く下部が
狭いスリバチ状の透孔があけられ、同じ孔径のマスクに
対して、膜厚の犬さい部分の透孔の下部分の径W、が膜
厚の小さい部分の透孔の下部分の径W、よりもいちじる
しく小さくなり、このように透孔最小口径寸法にばらつ
きを生じることで、透孔部の配線抵抗(スルーホール抵
抗)Kばらつきを生じることになった。
〔発明の目的〕
本発明は上記した問題を克服するため罠なされたもので
ある。
本発明の一つの目的は眉間絶縁膜にあけられた透孔寸法
のばらつきによるスルーホール抵抗のばらつきをなくす
ことにある。
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになろう。
〔発明の概要〕
本題において開示される発明のうち代表的なものの概要
を簡単に説明すれば下記のとおりである。
すなわち、多層配線のうち、第2層−第3層配線間の透
孔を通しての接続部の下に第1層〜第2層配線間の透孔
を通しての接続部を存在させることなく、その代りに第
1層配線(延長部)又はダミー第1層配線を存在させる
ことにより、透孔近傍の層間膜厚を均一化し、透孔寸法
のばらつきひいてはスルーホール抵抗のばらつきを少な
くするものである。
〔実施例〕
第1図は本発明の一実施例を示すものであって、ポリイ
ミド系樹脂を層間膜とする3層A2配線構造の断面図で
ある。
同図において、前掲の従来例(第2図)における各構成
部と共通の構成部罠は同一の指示番号を使用している。
第1層A4配線2の上に第1層ポリイミド樹脂層間膜3
を介して第2層A4配線4が形成され、透孔7を通じて
上下のA!配$2 、4が相互に接続される。人!配線
の厚さは1μm程度、ポリイミド樹脂膜の厚さは1〜1
.5μmとする。
第2層A!配線4の上に第2層ポリイミド樹脂層間膜5
を介して第1層A1配線6が形成され、透孔(接続部)
8a、8bを通して上下のA4配線4,6が相互に接続
される。
この発明では第1層間膜3にあけた透孔(接続部)7は
第2層間膜5にあけた透孔8a、8bのいずれもの直下
に存在せず、これから少し横にずれた位置に設けられる
。そして透孔(接続部)8 a t a bの直下には
第1層A2配線と同時に形成したグミーAA配線9及び
第1眉AA配線2の透孔(接続部)からはなれた延長部
10が設けである。
〔発明の効果〕
以上実施例で述べた本発明の構成では、第2層間膜5の
透孔(接続部)8a、8bK近接する部分は、直下に透
孔(接続部)がなく、第1層A1配線又はその延長やダ
ミーが存在するこEにより段差が少なく、例えば厚さd
、=d、となる。したがってこの部分で同寸法のマスク
パターンを用いて透孔8 a * 8 bのため開口を
すると、透孔下部の径Wt =Wtとなり、透孔加工寸
法のばらつきを抑えることができる。
したがって、第1層A2配線と第1層A2配線間におけ
るスルーホール抵抗のばらつきをなくすことができる。
上記の結果、透孔な微細化した多層配線構造が実現でき
る。
第3図は本発明の応用実施例を示すものであって、多層
配線構造を有する半導体装置の断面図であるO 同図において、前掲の実施例、第1図における各構成部
分と共通の部分には同一の指示記号を用いである。
第1図におけるSi基体1は第3図ではn−型Siエピ
タキシャル層11として表わしである。
このn−エピタキシャル層はp−型Si基板(サブスト
レート)12上にn+埋込層13を介して形成され、p
型分離層(アイソV−シ目ン)14により分離されたn
−エピタキシャル層11の表面nはnpn)ランジスタ
のコレクタn 層15゜イー20層16.エミッタn 
層17が形成され、このnpn)ランジスタの表面上は
熱酸化膜18で覆われ、その一部を窓開して第1層A2
配線2がコンタクトする。
19は3層配線構造の上を覆うポリイミド系樹脂からな
る最終保護膜(パッシベーション)である。この実施例
においても第1層A2配線2と第1層A2配線4との接
続部(透孔部)7と第2層配線4と第3層配I!6との
接続部8とは位置をずらして設けてあり、かつ、接続部
8の直下では第1層A2配線の延長部10な℃・しダミ
ー配置Ig9を設けることKより、接続部80周辺の平
坦性を保っており、透孔(スルーホール)は眉間膜ポリ
イミド系樹脂の膜厚のうすいところに形成されるように
なっている。
したがって、この例においてもスルーホール抵抗のばら
つきを少くてる効果を有する。
以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能である。
〔利用分野〕
本発明は有機樹脂を層間膜に使用し、3層又は3層以上
のA2配線を有する半導体装置一般に適用することがで
きる。
【図面の簡単な説明】
第1図は本発明の一実施例を示す3層A!配線構造の断
面図である。 第2図は3層Ak配線構造の従来例を示す断面図である
。 第3図は本発明の一つの応用例を示す3層配線構造を有
する半導体装置の断面図である。 1・・・Si基板、2・・・第1層A2配線、3・・・
第1層間絶縁膜(ポリイミド系樹脂)、4・・・第2層
M配線、5・・・第2層間絶縁膜(ポリイミド系樹脂)
、6・・・第1層A2配線、7・・・第1−第2配線間
接続部(透孔部)、8・・・第2− 第3配線間接続部
(透孔部)、9・・・ダミー配線、10・・・配線延長
部。 第   1  図 第  2  図

Claims (1)

  1. 【特許請求の範囲】 1、半導体基体の一主表面に多数の素子を含む回路が集
    積され、各素子間を結ぶ少なくとも3層からなる配線が
    その間に介在する有機性層間絶縁膜の透孔を通して接続
    部により接続された半導体装置であって、第2層配線と
    第3層配線との間の透孔の下には、第1層配線と第2層
    配線との接続部を存在させないとともに、それに代えて
    第1層配線又はダミーの第1層配線を存在させることを
    特徴とする半導体装置。 2、上記有機性層間絶縁膜はポリイミド系樹脂からなる
    特許請求の範囲第1項に記載の半導体装置。
JP26114185A 1985-11-22 1985-11-22 半導体装置 Pending JPS62122238A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26114185A JPS62122238A (ja) 1985-11-22 1985-11-22 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26114185A JPS62122238A (ja) 1985-11-22 1985-11-22 半導体装置

Publications (1)

Publication Number Publication Date
JPS62122238A true JPS62122238A (ja) 1987-06-03

Family

ID=17357662

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26114185A Pending JPS62122238A (ja) 1985-11-22 1985-11-22 半導体装置

Country Status (1)

Country Link
JP (1) JPS62122238A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0269977A (ja) * 1988-09-05 1990-03-08 Hitachi Ltd 半導体集積回路装置及びその形成方法
JPH031538A (ja) * 1989-05-29 1991-01-08 Sony Corp 半導体装置
JP2001189392A (ja) * 1999-11-30 2001-07-10 Lucent Technol Inc 半導体集積回路デバイス

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0269977A (ja) * 1988-09-05 1990-03-08 Hitachi Ltd 半導体集積回路装置及びその形成方法
JPH031538A (ja) * 1989-05-29 1991-01-08 Sony Corp 半導体装置
JP2001189392A (ja) * 1999-11-30 2001-07-10 Lucent Technol Inc 半導体集積回路デバイス
JP2009060137A (ja) * 1999-11-30 2009-03-19 Lucent Technol Inc 半導体集積回路デバイス

Similar Documents

Publication Publication Date Title
US4070230A (en) Semiconductor component with dielectric carrier and its manufacture
US3877051A (en) Multilayer insulation integrated circuit structure
JPS62122238A (ja) 半導体装置
JPS60161637A (ja) 電子装置
JPS59144171A (ja) 半導体集積回路装置
JPS5833705B2 (ja) タソウハイセンオ ユウスルハンドウタイソウチ
JPS5886746A (ja) 半導体装置
US3983023A (en) Integrated semiconductor circuit master-slice structure in which the insulation layer beneath unused contact terminals is free of short-circuits
JPS6180836A (ja) 多層配線を有する半導体装置
JPS62245655A (ja) 半導体装置
JP2687469B2 (ja) 半導体装置
JPS6298660A (ja) 半導体装置
JPS61194848A (ja) 半導体装置
JPS6245151A (ja) 半導体装置
JPS60137051A (ja) 半導体装置
JPH07153756A (ja) 半導体集積回路装置
JPS606098B2 (ja) 半導体集積回路
JPH10154808A (ja) 半導体装置およびその製造方法
JPS61287151A (ja) 半導体装置
JPS63252445A (ja) 半導体装置の製造方法
JPS6352470B2 (ja)
JPS6325504B2 (ja)
JPH0563167A (ja) 半導体装置
JPS60171739A (ja) 電子装置
JPS61218145A (ja) 半導体装置