JPH01286353A - 混成集積回路 - Google Patents

混成集積回路

Info

Publication number
JPH01286353A
JPH01286353A JP11612288A JP11612288A JPH01286353A JP H01286353 A JPH01286353 A JP H01286353A JP 11612288 A JP11612288 A JP 11612288A JP 11612288 A JP11612288 A JP 11612288A JP H01286353 A JPH01286353 A JP H01286353A
Authority
JP
Japan
Prior art keywords
wiring
chip
ceramic cap
circuit board
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11612288A
Other languages
English (en)
Inventor
Hideo Miyauchi
宮内　秀男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP11612288A priority Critical patent/JPH01286353A/ja
Publication of JPH01286353A publication Critical patent/JPH01286353A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0284—Details of three-dimensional rigid printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は混成集積回路に関する。
〔従来の技術〕
近年、電子機器の小型化の要求が強く、電子回路の半導
体集積回路化が急速に進められている。
半導体集積回路の集積規模が大きくなるにつれ、モノリ
シックＩＣだけでは、対応しきれない回路が多くなり、
そのため、ＩＣの補助駆動回路を含めた混成集積回路の
重要性が増大している。
混成集積回路は、絶縁基板（例えばセラミック基板等）
の上に配線や膜抵抗等を形成し、能動素子であるＩＣ，
トランジスタ、ダイオード類、および受動素子であるコ
ンデンサ、コイル、抵抗を搭載し、種々の回路機能をも
たせたもので、通信装置、コンピュータ用中央処理装置
などの産業分野、家電製面などの民生分野など数多くの
分野に使用されている。
従来の混成集積回路は、絶縁基板上に導体層バターニン
グして設けた配線に能動素子をＩＣチップ又はディスク
リートで搭載し、受動素子である抵抗やコンデンサ等は
厚膜または薄膜で形成するかあるいは、チップとして搭
載するが、配線は配線パターンを多層構造で形成した回
路基板を使用していた。
〔発明が解決しようとする課題〕
上述した従来の混成集積回路は、配線の集積化のために
多層配線構造の回路基板を使用していたが、搭載する部
品の大きさにより、混成集積回路の面積が決定されるこ
とになり、これが混成集積回路の高密度、高集積化によ
る小型化を妨げているという問題点があった。
本発明の目的は、部品を高密度に搭載して小型化を実現
した混成集積回路を提供することにある。
〔課題を解決するための手段〕
本発明の混成集積回路は、絶縁基板上に設けた素子載置
部及び該素子載置部の周囲に配置して設けた第１の配線
を有する回路基板と、前記素子載置部に搭載して前記第
１の配線と電気的に接続した半導体チップと、前記半導
体チップに被せて前記回路基板上に搭載し前記半導体チ
ップを保護するセラミックキャップと、前記第１の配線
と電気的に接続して前記セラミックキャップの外側表面
に設けた第２の配線と、前記第２の配線と電気的に接続
して前記セラミックキャップの上に搭載した電子部品と
を備えている。
〔実施例〕
次に、本発明の実施例について図面を参照して説明する
。
第１図（ａ）、（ｂ）は本発明の一実施例を説明するた
めの一部切欠平面図及びｘ−ｘ’線断面図である。
第１図（ａ）、（ｂ）に示すように、セラミック基板１
の上に素子載置部及び前記素子載置部の周囲に配置した
配線２を形成した回路基板の前記素子載置部にＩＣチッ
プ３を搭載し、ボンディング線４によりＩＣチップ３と
配線２の間を電気的に接続する０次に、外側表面に配線
２と対応するパターンに配置した配線５を設けたセラミ
ックキャップ６をＩＣチップ３にかぶせて前記回路基板
上に搭載し、配線２と配線５とを高融点のはんだ７で接
合し、ＩＣチップ３を保護する。次に、能動素子又は受
動素子等のチップ部品８をはんだ７より低融点のはんだ
９により配線５と電気的に接続してセラミックキャップ
６の上に搭載する。
〔発明の効果〕
以上説明したように本発明は回路基板上に搭載したセラ
ミックキャップ上に配線を設け、該配線に電気的に接続
した電子部品をセラミックキャップ上に搭載することに
より、高密度化、高集積化により小型化した混成集積回
路が実現できるという効果を有する。
【図面の簡単な説明】
第１図（ａ）、（ｂ）は本発明の一実施例を説明するた
めの一部切欠平面図及びｘ−ｘ’線断面図である。 １・・・セラミック基板、２・・・配線、３・・・ＩＣ
チップ、４・・・ボンディング線、５・・・配線、６・
・・セラミックキャップ、７・・・はんだ、８・・・チ
ップ部品、９・・・はんだ。

Claims (1)

    【特許請求の範囲】
  1. 　絶縁基板上に設けた素子載置部及び該素子載置部の周
    囲に配置して設けた第１の配線を有する回路基板と、前
    記素子載置部に搭載して前記第１の配線と電気的に接続
    した半導体チップと、前記半導体チップに被せて前記回
    路基板上に搭載し前記半導体チップを保護するセラミッ
    クキャップと、前記第１の配線と電気的に接続して前記
    セラミックキャップの外側表面に設けた第２の配線と、
    前記第２の配線と電気的に接続して前記セラミックキャ
    ップの上に搭載した電子部品とを備えたことを特徴とす
    る混成集積回路。
JP11612288A 1988-05-12 1988-05-12 混成集積回路 Pending JPH01286353A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11612288A JPH01286353A (ja) 1988-05-12 1988-05-12 混成集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11612288A JPH01286353A (ja) 1988-05-12 1988-05-12 混成集積回路

Publications (1)

Publication Number Publication Date
JPH01286353A true JPH01286353A (ja) 1989-11-17

Family

ID=14679241

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11612288A Pending JPH01286353A (ja) 1988-05-12 1988-05-12 混成集積回路

Country Status (1)

Country Link
JP (1) JPH01286353A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5444296A (en) * 1993-11-22 1995-08-22 Sun Microsystems, Inc. Ball grid array packages for high speed applications
US5856915A (en) * 1997-02-26 1999-01-05 Pacesetter, Inc. Vertically stacked circuit module using a platform having a slot for establishing multi-level connectivity
US6084780A (en) * 1996-02-06 2000-07-04 Kabushiki Kaisha Toshiba Printed circuit board with high electronic component density
US7211884B1 (en) 2002-01-28 2007-05-01 Pacesetter, Inc. Implantable medical device construction using a flexible substrate

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5444296A (en) * 1993-11-22 1995-08-22 Sun Microsystems, Inc. Ball grid array packages for high speed applications
US6084780A (en) * 1996-02-06 2000-07-04 Kabushiki Kaisha Toshiba Printed circuit board with high electronic component density
US5856915A (en) * 1997-02-26 1999-01-05 Pacesetter, Inc. Vertically stacked circuit module using a platform having a slot for establishing multi-level connectivity
US7211884B1 (en) 2002-01-28 2007-05-01 Pacesetter, Inc. Implantable medical device construction using a flexible substrate

Similar Documents

Publication Publication Date Title
US6501157B1 (en) Substrate for accepting wire bonded or flip-chip components
KR100535181B1 (ko) 디커플링 커패시터를 갖는 반도체 칩 패키지와 그 제조 방법
JP2002252297A (ja) 多層回路基板を用いた電子回路装置
WO1997050123A1 (en) A power-ground plane for a c4 flip-chip substrate
US4949220A (en) Hybrid IC with heat sink
JPH1168026A (ja) 配線用補助パッケージおよび印刷回路配線板構造
JPH06163794A (ja) メタルコアタイプの多層リードフレーム
US5422515A (en) Semiconductor module including wiring structures each having different current capacity
US20130020572A1 (en) Cap Chip and Reroute Layer for Stacked Microelectronic Module
JPH01286353A (ja) 混成集積回路
US8324727B2 (en) Low profile discrete electronic components and applications of same
JP5138260B2 (ja) チップ型電子部品
JPH0262069A (ja) 半導体装置
US7105923B2 (en) Device and method for including passive components in a chip scale package
JP2799026B2 (ja) ハイブリッドモジュール
US20060060937A1 (en) Embedded passive component
JPH0735389Y2 (ja) 半導体装置
JPH02114697A (ja) 混成集積回路装置
JPS5988863A (ja) 半導体装置
JPH04245467A (ja) 混成集積機能回路装置
JPH04186667A (ja) 半導体装置
JP2001203428A (ja) サージ保護回路
JPH02210858A (ja) 半導体装置
JP2697345B2 (ja) 混成集積回路
JPH0621348A (ja) 半導体素子