JPS62245655A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS62245655A JPS62245655A JP61087936A JP8793686A JPS62245655A JP S62245655 A JPS62245655 A JP S62245655A JP 61087936 A JP61087936 A JP 61087936A JP 8793686 A JP8793686 A JP 8793686A JP S62245655 A JPS62245655 A JP S62245655A
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- bonding
- insulating film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- 229920001721 polyimide Polymers 0.000 abstract description 27
- 239000010410 layer Substances 0.000 abstract description 19
- 238000000034 method Methods 0.000 abstract description 16
- 239000011229 interlayer Substances 0.000 abstract description 13
- 239000009719 polyimide resin Substances 0.000 abstract description 11
- 238000004544 sputter deposition Methods 0.000 abstract description 4
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 2
- 238000005530 etching Methods 0.000 abstract 1
- 238000000059 patterning Methods 0.000 abstract 1
- 239000004642 Polyimide Substances 0.000 description 8
- 238000005260 corrosion Methods 0.000 description 5
- 230000007797 corrosion Effects 0.000 description 5
- 239000012528 membrane Substances 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 229920006015 heat resistant resin Polymers 0.000 description 3
- 210000004709 eyebrow Anatomy 0.000 description 2
- 239000008188 pellet Substances 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 229920001296 polysiloxane Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229920006158 high molecular weight polymer Polymers 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05124—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05624—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4845—Details of ball bonds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、電極形成技術、さらには有機膜な層間膜とす
る多層配線に適用して特に有効な技術に関するもので、
たとえば半導体装置における電極形成に利用して有効な
技術に関するものである。
る多層配線に適用して特に有効な技術に関するもので、
たとえば半導体装置における電極形成に利用して有効な
技術に関するものである。
多層配線技術に関しては本出願人に係る特開昭５６−１
９６３９号に記載されている。その概要を述べれば下記
のとおりである。
９６３９号に記載されている。その概要を述べれば下記
のとおりである。
ＩＣ，ＬＳＩ等のごとき半導体集積回路装置においては
、一般に半導体基板（チップ）の一平面に拡散接合を有
する回路素子を形成し、基板表面絶縁膜上に各素子と接
続′１″る１層又は多層のＡノ（アルミニウム）配線を
配設してその各端子とワイヤボンディング用パッドとし
て露出させ、パッド周辺にはパッシベーション膜として
絶縁膜で被覆している。多層のＡ婆配線の場合には眉間
膜として高耐熱性樹脂のポリイミドを用いることが知ら
れている。
、一般に半導体基板（チップ）の一平面に拡散接合を有
する回路素子を形成し、基板表面絶縁膜上に各素子と接
続′１″る１層又は多層のＡノ（アルミニウム）配線を
配設してその各端子とワイヤボンディング用パッドとし
て露出させ、パッド周辺にはパッシベーション膜として
絶縁膜で被覆している。多層のＡ婆配線の場合には眉間
膜として高耐熱性樹脂のポリイミドを用いることが知ら
れている。
ポリイミド膜はフェス状態でスピンナ塗布し、３００〜
４００℃の高温ベークにより形成されるために、極めて
平坦性が良く形成され、上層Ａ！配線の形成に際して下
地段差によるＡ、７ｉ！配線のカバレージ不良や断線が
生じることな（、多層配線の眉間絶縁膜として極めて都
合が良い。
４００℃の高温ベークにより形成されるために、極めて
平坦性が良く形成され、上層Ａ！配線の形成に際して下
地段差によるＡ、７ｉ！配線のカバレージ不良や断線が
生じることな（、多層配線の眉間絶縁膜として極めて都
合が良い。
しかし、ポリイミド膜は水分を容易に透過・吸収ｊる性
質があり、プラスチック・パッケージされた製品を高温
高湿状態で信頼性の評価テストを行うと、ポリイミドに
吸収された水分のためにＭ配線が腐食し、製品が故障す
る問題がある。この対策として、ペレットの最上層を覆
うプロテクション膜として水分を通しにくい、又は全く
通さないシリコン系ガラスなどの無機絶縁膜を使用し、
高温、高湿状態での信頼性を向上させるものである。
質があり、プラスチック・パッケージされた製品を高温
高湿状態で信頼性の評価テストを行うと、ポリイミドに
吸収された水分のためにＭ配線が腐食し、製品が故障す
る問題がある。この対策として、ペレットの最上層を覆
うプロテクション膜として水分を通しにくい、又は全く
通さないシリコン系ガラスなどの無機絶縁膜を使用し、
高温、高湿状態での信頼性を向上させるものである。
第７図、第８図は上記した技術を用いた２層局配線構造
において、製品組立時に外部との電気的接続のためのＡ
ｕ線によるボンディングパッド部の平面図及び断面図を
示すものである。同図において、１は半導体基板（チッ
プ）、２は第１層り配線の延長部である第２層Ａ１パッ
ド部、３は層間膜であるポリイミド膜、４は第２層Ａ１
パッドの延長部である第２層Ａ１パッド、５はプロテク
ション膜である８ｉＮ（シリコン・ナイトライド）膜で
ある。この場合、同図に示すように層間のポリイミド膜
３の一部はボンディングエリアの第２層Ａｆｆｌ膜４の
下に入りこんでプロテクション無機膜５との間でＡ１膜
４を挟む構造となる。
において、製品組立時に外部との電気的接続のためのＡ
ｕ線によるボンディングパッド部の平面図及び断面図を
示すものである。同図において、１は半導体基板（チッ
プ）、２は第１層り配線の延長部である第２層Ａ１パッ
ド部、３は層間膜であるポリイミド膜、４は第２層Ａ１
パッドの延長部である第２層Ａ１パッド、５はプロテク
ション膜である８ｉＮ（シリコン・ナイトライド）膜で
ある。この場合、同図に示すように層間のポリイミド膜
３の一部はボンディングエリアの第２層Ａｆｆｌ膜４の
下に入りこんでプロテクション無機膜５との間でＡ１膜
４を挟む構造となる。
Ａｕワイヤボンディング時にＡｕボー／Ｉ／６の接合部
分にかかる応力により無機膜５にクラック等７を発生し
、そのクラックから水分が侵入してＭ配線の腐食が発生
ｊる。
分にかかる応力により無機膜５にクラック等７を発生し
、そのクラックから水分が侵入してＭ配線の腐食が発生
ｊる。
これは眉間膜に用いられているポリイミド膜３が無機膜
に較べて柔らかく、Ａｕボールの接合時の応力により変
形してしまうためであり、又、このポリイミド膜３上で
無機膜５に大きい応力が働いた場合に無機膜よりの応力
に耐えられず、結果としてクラックするためである。
に較べて柔らかく、Ａｕボールの接合時の応力により変
形してしまうためであり、又、このポリイミド膜３上で
無機膜５に大きい応力が働いた場合に無機膜よりの応力
に耐えられず、結果としてクラックするためである。
本発明は上記した問題を克服するべくなされたものであ
って、その目的とするところは、ボンディングによるプ
ロチクシロン膜のクラックを防止し、Ａｆｆｌ配線に腐
食を生じることのない多層配線技術を提供することにあ
る。
って、その目的とするところは、ボンディングによるプ
ロチクシロン膜のクラックを防止し、Ａｆｆｌ配線に腐
食を生じることのない多層配線技術を提供することにあ
る。
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになろう。
本明細書の記述および添付図面からあきらかになろう。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば下記のとおりである。
を簡単に説明すれば下記のとおりである。
すなわち、基体上に多層のＡ！配線が形成され、上下の
Ａ、６配線の層間膜にポリイミド樹脂などの有機絶縁膜
が使用され、上層のＡ−ｅ配線の上は無機絶縁膜で榎わ
れ、多層配線の延長された端子部は眉間膜を介せずに重
なり、プロテクション膜の−Ｓがボンディングパッドと
して開口された半導体装置であって、上記ボンディング
パッドの開口部の周辺部は所定の間隔で有機絶縁膜を存
在させないことを特徴と′１″るものである。
Ａ、６配線の層間膜にポリイミド樹脂などの有機絶縁膜
が使用され、上層のＡ−ｅ配線の上は無機絶縁膜で榎わ
れ、多層配線の延長された端子部は眉間膜を介せずに重
なり、プロテクション膜の−Ｓがボンディングパッドと
して開口された半導体装置であって、上記ボンディング
パッドの開口部の周辺部は所定の間隔で有機絶縁膜を存
在させないことを特徴と′１″るものである。
上記した手段によれば、ボンディング部とその近傍に有
機絶縁膜が存在しないことでその部分でのプロテクショ
ン膜がボンディングの応力によりクラックを生じること
なく、ＡＡ配線の腐食を防止でき、前記目的を達成でき
る。
機絶縁膜が存在しないことでその部分でのプロテクショ
ン膜がボンディングの応力によりクラックを生じること
なく、ＡＡ配線の腐食を防止でき、前記目的を達成でき
る。
第１図は本発明の一実施例を示すものであって、多層配
線構造を有する半導体装置のボンディングパッド部分の
平面図、第２図は第１図におけるＸ−Ｘ断面図である。
線構造を有する半導体装置のボンディングパッド部分の
平面図、第２図は第１図におけるＸ−Ｘ断面図である。
１はＳｉ半導体基板（チップ）、８は表面酸化膜（８ｉ
０＊ ）、２は第２層Ａ１配線でその延長部（２ａ）は
ボンディングパッドの第１層Ａノ膜となっている。３は
ポリイミド系樹脂からなる眉間絶縁膜である。４は第２
層Ａ１配線の延長されたボンディングパッドの第２層Ａ
！膜である。５はプラズマ・ナイトライド（ＳｉＮ）か
らなるプロテクション膜であって、ボンディングパッド
となる部分が開口されている。
０＊ ）、２は第２層Ａ１配線でその延長部（２ａ）は
ボンディングパッドの第１層Ａノ膜となっている。３は
ポリイミド系樹脂からなる眉間絶縁膜である。４は第２
層Ａ１配線の延長されたボンディングパッドの第２層Ａ
！膜である。５はプラズマ・ナイトライド（ＳｉＮ）か
らなるプロテクション膜であって、ボンディングパッド
となる部分が開口されている。
第３図乃至第６図は上記実施例で述べた半導体装置の多
層配線プロセスを示す工程断面図である。
層配線プロセスを示す工程断面図である。
以下工程順に従って説明する。
（１）公知の選択拡散技術によりＳｔ 結晶基板１の
主面に拡散接合を有する回路素子（図示されない）を形
成し、表面酸化膜８の上にＡ１蒸着（スパッタ）、ホト
エツチングにより第１層Ａ−ｅ配線２を形成する。この
人２配線はたとえばＡ１に２％のＳｉを含むものであり
、人！厚さは１μｍ程度である（第３図）。
主面に拡散接合を有する回路素子（図示されない）を形
成し、表面酸化膜８の上にＡ１蒸着（スパッタ）、ホト
エツチングにより第１層Ａ−ｅ配線２を形成する。この
人２配線はたとえばＡ１に２％のＳｉを含むものであり
、人！厚さは１μｍ程度である（第３図）。
（２）層間絶縁膜としてポリイミド系樹脂膜３を形成す
る。このポリイミド系樹脂は、たとえば、ポリイミド、
イソインドロキナゾリンジオンのごとき高分子重合物で
あって、その厚さはキュア後で約２μｍ、キュア温度は
３５０〜４００℃、時間は約１５分である。
る。このポリイミド系樹脂は、たとえば、ポリイミド、
イソインドロキナゾリンジオンのごとき高分子重合物で
あって、その厚さはキュア後で約２μｍ、キュア温度は
３５０〜４００℃、時間は約１５分である。
その後、通常のポジ型ホトレジストを３μｍ膜厚に形成
し、プリベーク、感光、現像、ボストベ−りの通常プロ
セスでパターニング′１″る。その後、ｏｔ Ｍ囲気中
でプラズマ・ドライエツチングにより、ポリイミドをエ
ツチングし、その後レジスト除去を行う（第４図）。
し、プリベーク、感光、現像、ボストベ−りの通常プロ
セスでパターニング′１″る。その後、ｏｔ Ｍ囲気中
でプラズマ・ドライエツチングにより、ポリイミドをエ
ツチングし、その後レジスト除去を行う（第４図）。
この場合、ポリイミド膜にあけられるボンディング部の
窓孔は、後工程でプロテクション膜にあげられるボンデ
ィング開口部よりも所定幅（りだけひとまわり大きい寸
法であけられ石。
窓孔は、後工程でプロテクション膜にあげられるボンデ
ィング開口部よりも所定幅（りだけひとまわり大きい寸
法であけられ石。
（３）スパッタによりＡ！膜（八！に２％８４を含む）
を１．０μｍ厚に形成し、通常のホトエツチング法によ
り第２層Ａ−ｅ配線４のパターンを形成する（第５図）
。
を１．０μｍ厚に形成し、通常のホトエツチング法によ
り第２層Ａ−ｅ配線４のパターンを形成する（第５図）
。
（４） プロテクション膜５として、プラズマＣｖＤ
法により、ナイトライド（Ｓ Ｉｓ Ｎ４ ）膜を約１
μｍ程度の厚さに被着し、その後、ボンディングパッド
部を窓開してパッドを形成する（第６図）。
法により、ナイトライド（Ｓ Ｉｓ Ｎ４ ）膜を約１
μｍ程度の厚さに被着し、その後、ボンディングパッド
部を窓開してパッドを形成する（第６図）。
上記のプロセスを径で製造された多層配線構造のボンデ
ィングパッドにおいては、第１図、第２図を参照し、Ａ
ｕボール６が接続される開口部と周辺のポリイミドの層
間膜との間は距離またけずらせてあり、Ａｕボールの応
力はポリイミド膜上にかかることはなく、したがってプ
ロテクション膜にクラックを生じることはない。
ィングパッドにおいては、第１図、第２図を参照し、Ａ
ｕボール６が接続される開口部と周辺のポリイミドの層
間膜との間は距離またけずらせてあり、Ａｕボールの応
力はポリイミド膜上にかかることはなく、したがってプ
ロテクション膜にクラックを生じることはない。
上記の距離１はボンディング時の位置合せ精度及びＡｕ
ボールの大きさの変動によって実際には決定される。
ボールの大きさの変動によって実際には決定される。
同図中、Ｌはパッド開口部の寸法で、Ａｕ線の太さによ
り決定される。ＩＣにおいてはＬ＝６０〜１５０μｍで
ある。
り決定される。ＩＣにおいてはＬ＝６０〜１５０μｍで
ある。
Ｊを大きくすると内部配線領域がそれだけ少な（なるの
で適当な値が選ばれる。たとえば０．１≦Ａ／Ｌ≦１．
０ 程度が実用的な範囲であろう。
で適当な値が選ばれる。たとえば０．１≦Ａ／Ｌ≦１．
０ 程度が実用的な範囲であろう。
上記実施例によれば、層間絶縁膜の領域を上記のように
限定ｊることにより、ボンディング時にポリイミド上の
無機絶縁膜にクラックの発生を防止でき、その結果クラ
ックからの水分の侵入を防止でき、Ａ４配線の腐食を防
止できる効果が得られ、層間絶縁膜として有機膜を用い
、プロテクション膜として無機膜を用いる多層配線構造
のプラスチック封止品として高信頼化が確保できる。
限定ｊることにより、ボンディング時にポリイミド上の
無機絶縁膜にクラックの発生を防止でき、その結果クラ
ックからの水分の侵入を防止でき、Ａ４配線の腐食を防
止できる効果が得られ、層間絶縁膜として有機膜を用い
、プロテクション膜として無機膜を用いる多層配線構造
のプラスチック封止品として高信頼化が確保できる。
以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で下記のよう
に種々変更可能であることはいうまでもない。
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で下記のよう
に種々変更可能であることはいうまでもない。
（１）層間絶縁膜として、ポリイミド系樹脂を単独で構
成する場合以外に、無機膜、たとえば、ＣｖＤ−ＰＳＧ
、スパッタ５ｉｏｆ＋プラズマ・ナイトライド、プラズ
マＳｉｎ、などとポリイミド系樹脂との２層構造とｊる
。この場合１．、ｅ／Ｌの範囲はポリイミド系樹脂の存
在部分により決められる。
成する場合以外に、無機膜、たとえば、ＣｖＤ−ＰＳＧ
、スパッタ５ｉｏｆ＋プラズマ・ナイトライド、プラズ
マＳｉｎ、などとポリイミド系樹脂との２層構造とｊる
。この場合１．、ｅ／Ｌの範囲はポリイミド系樹脂の存
在部分により決められる。
（２）プロテクション膜として、プラズマ・ナイトライ
ドの他、スパッタ８１０！＋プラズマ５ｉＯ１及びこれ
らの２層膜などが適合する。
ドの他、スパッタ８１０！＋プラズマ５ｉＯ１及びこれ
らの２層膜などが適合する。
（３）ポリイミド膜としては、プロテクション膜形成後
、３５０℃程度までの熱処理なら通常のポリイミド系樹
脂がそのまま用いることができるが、本出願人により開
発された熱膨張係数を小さくしたポリイミド系樹脂が本
発明の目的を達成する上で最適である。
、３５０℃程度までの熱処理なら通常のポリイミド系樹
脂がそのまま用いることができるが、本出願人により開
発された熱膨張係数を小さくしたポリイミド系樹脂が本
発明の目的を達成する上で最適である。
（４）有機膜としては、ポリイミド系１ｔ４Ｑ＆の他に
、シリコーン系高耐熱性樹脂、イミド・シリコーン系高
耐熱性樹脂など適用することができる。
、シリコーン系高耐熱性樹脂、イミド・シリコーン系高
耐熱性樹脂など適用することができる。
本発明は半導体トランジスタ、ＩＣであって高温高湿状
態におかれたとき外部からベレット表面に水分が侵入す
るパッケージ構造を有する半導体装置で適用できる。
態におかれたとき外部からベレット表面に水分が侵入す
るパッケージ構造を有する半導体装置で適用できる。
本発明はハイブリッドＩＣの基板となる多層配線基板に
も応用することができる。
も応用することができる。
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記のとおりである
。
て得られる効果を簡単に説明すれば下記のとおりである
。
すなわち、多層配線の層間膜に有機膜を使用し、ボンデ
ィングによるプロテクション膜に生じるクラックをなく
し、半導体装置の信頼性を向上できる。
ィングによるプロテクション膜に生じるクラックをなく
し、半導体装置の信頼性を向上できる。
第１図は本発明による多層配線構造のボンディングパッ
ド部の平面図、 第２図は第１図におけるＸ−Ｘ断面図である。 第３図乃至第６図は本発明による多層配線構造をうるた
めのプロセスを示す工程断面図である。 第７図は従来の多層配線構造のボンディングパッド部の
平面図、 第８図は第７図におけるＸ−Ｘ断面図である。 １・・・基板、２・・・第１層配線、３・・・層間膜（
ポリイミド系樹脂）、４・・・第２配線、５・・・プロ
テクシ日ン膜（ナイトライド）。 □□□−か 代理人 弁理士 小 川 勝 男 第 ５ 図 ｆ ／ １ ／ 第 ７ 図 第 ８ 図
ド部の平面図、 第２図は第１図におけるＸ−Ｘ断面図である。 第３図乃至第６図は本発明による多層配線構造をうるた
めのプロセスを示す工程断面図である。 第７図は従来の多層配線構造のボンディングパッド部の
平面図、 第８図は第７図におけるＸ−Ｘ断面図である。 １・・・基板、２・・・第１層配線、３・・・層間膜（
ポリイミド系樹脂）、４・・・第２配線、５・・・プロ
テクシ日ン膜（ナイトライド）。 □□□−か 代理人 弁理士 小 川 勝 男 第 ５ 図 ｆ ／ １ ／ 第 ７ 図 第 ８ 図
Claims (1)
- 【特許請求の範囲】 １、基体上に有機絶縁膜を層間に介在させて設けられた
多層配線と前記多層配線上を覆う無機絶縁膜と、前記多
層配線の一部は層間に絶縁膜を介することなく重なった
ボンディングパッドを有し、上記ボンディングパッドの
開口部の周辺は所定の間隔で絶縁膜を存在させないこと
を特徴とする半導体装置。 ２、開口部と有機絶縁膜は少なくとも平面方向における
ボンディング誤差分だけ間隔をあけてある特許請求の範
囲第１項に記載の半導体装置。 ３、多層の配線はアルミニウムを主体とする２層の配線
である特許請求の範囲第１項又は第２項に記載の半導体
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61087936A JPS62245655A (ja) | 1986-04-18 | 1986-04-18 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61087936A JPS62245655A (ja) | 1986-04-18 | 1986-04-18 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62245655A true JPS62245655A (ja) | 1987-10-26 |
Family
ID=13928788
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61087936A Pending JPS62245655A (ja) | 1986-04-18 | 1986-04-18 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62245655A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0420231U (ja) * | 1990-06-12 | 1992-02-20 | ||
| JP2007103852A (ja) * | 2005-10-07 | 2007-04-19 | Fujifilm Corp | 半導体装置およびその製造方法 |
| JP2008192971A (ja) * | 2007-02-07 | 2008-08-21 | Renesas Technology Corp | 半導体装置 |
| WO2012070168A1 (ja) * | 2010-11-22 | 2012-05-31 | パナソニック株式会社 | 半導体チップ及び半導体装置 |
-
1986
- 1986-04-18 JP JP61087936A patent/JPS62245655A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0420231U (ja) * | 1990-06-12 | 1992-02-20 | ||
| JP2007103852A (ja) * | 2005-10-07 | 2007-04-19 | Fujifilm Corp | 半導体装置およびその製造方法 |
| JP2008192971A (ja) * | 2007-02-07 | 2008-08-21 | Renesas Technology Corp | 半導体装置 |
| WO2012070168A1 (ja) * | 2010-11-22 | 2012-05-31 | パナソニック株式会社 | 半導体チップ及び半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100393140B1 (ko) | 반도체 장치 | |
| TWI600125B (zh) | 晶片封裝體及其製造方法 | |
| US5117280A (en) | Plastic package semiconductor device with thermal stress resistant structure | |
| US9698112B2 (en) | Semiconductor device including a protective film | |
| JPS62245655A (ja) | 半導体装置 | |
| JPS62183134A (ja) | 半導体装置 | |
| JP3216161B2 (ja) | 半導体装置 | |
| JPH04324958A (ja) | 半導体装置 | |
| JPS5974651A (ja) | 半導体装置 | |
| JPS59188153A (ja) | 多層配線を有する電子回路装置の製造方法 | |
| JPS6245150A (ja) | 半導体装置 | |
| JPH0221622A (ja) | 半導体装置 | |
| JPS6022324A (ja) | 半導体装置 | |
| JPS62214625A (ja) | 半導体装置 | |
| JP3548462B2 (ja) | 半導体装置及びその製造方法 | |
| JP2505003Y2 (ja) | 半導体装置 | |
| JPS62193137A (ja) | 半導体装置の製造方法 | |
| JPH03263325A (ja) | 半導体装置 | |
| JPH08167634A (ja) | 半導体装置 | |
| JPS62219541A (ja) | 半導体装置 | |
| JPS62122238A (ja) | 半導体装置 | |
| JPH05121559A (ja) | 半導体装置 | |
| JPS62237748A (ja) | 半導体装置の製造方法 | |
| JPS63252445A (ja) | 半導体装置の製造方法 | |
| JPH02306635A (ja) | 半導体装置 |