JPH03263325A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH03263325A JPH03263325A JP6305990A JP6305990A JPH03263325A JP H03263325 A JPH03263325 A JP H03263325A JP 6305990 A JP6305990 A JP 6305990A JP 6305990 A JP6305990 A JP 6305990A JP H03263325 A JPH03263325 A JP H03263325A
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- interlayer insulating
- insulating film
- wiring film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 25
- 239000011229 interlayer Substances 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 230000001681 protective effect Effects 0.000 claims abstract description 4
- 239000010410 layer Substances 0.000 abstract description 21
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 20
- 229920005591 polysilicon Polymers 0.000 abstract description 20
- 238000002161 passivation Methods 0.000 abstract description 15
- 239000011347 resin Substances 0.000 abstract description 5
- 229920005989 resin Polymers 0.000 abstract description 5
- 238000007789 sealing Methods 0.000 abstract description 4
- 230000008602 contraction Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 244000025254 Cannabis sativa Species 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は半導体装置に関し、特にその半導体装置に好
適に形成される配線膜に関するものである０ 〔従来の技術〕 半導体装置の進歩は目ざ筐しく、高集積化、微細化が進
むなかで高信頼性が強く要求されてｐす、それを実現す
るために製造過程で種々の検査や厳しい信頼性試験が行
われる。この半導体装置に形成される配線膜の変形や断
線等も故障の大きな原因のひとつとなっている。
適に形成される配線膜に関するものである０ 〔従来の技術〕 半導体装置の進歩は目ざ筐しく、高集積化、微細化が進
むなかで高信頼性が強く要求されてｐす、それを実現す
るために製造過程で種々の検査や厳しい信頼性試験が行
われる。この半導体装置に形成される配線膜の変形や断
線等も故障の大きな原因のひとつとなっている。
第４図は半導体装置の断面構造を示す図である。
このものＶｉ、半導体チップ０υがダイパッド０２の上
に配置され、金ｉ０３によってリードｃ１４と電気的に
接続されている。これら半導体チップ０］）、ダイパッ
ド（２）、リード（ロ）の内実側′Ｊ？よび金縁０３は
保護のため、封止用樹脂（２）で封止されている。
に配置され、金ｉ０３によってリードｃ１４と電気的に
接続されている。これら半導体チップ０］）、ダイパッ
ド（２）、リード（ロ）の内実側′Ｊ？よび金縁０３は
保護のため、封止用樹脂（２）で封止されている。
’ｔｆＣ，第５図は半導体装置の要部の断面構造を示す
図である。このものは、半導体基板（以Ｆ、基板と称す
）ＣＩ）上の全面に絶縁膜（２）が形成され、その上の
全面に層間絶縁膜（４）が形成されている。
図である。このものは、半導体基板（以Ｆ、基板と称す
）ＣＩ）上の全面に絶縁膜（２）が形成され、その上の
全面に層間絶縁膜（４）が形成されている。
さらに、層間絶縁膜（４）上にパターン化された配線膜
（５）が形成され、その配線膜（５）を被覆するように
、層間絶縁膜（４）上の全面にパッシベーション膜（６
）が形成された構造を有している。なか、この場合。
（５）が形成され、その配線膜（５）を被覆するように
、層間絶縁膜（４）上の全面にパッシベーション膜（６
）が形成された構造を有している。なか、この場合。
基板（１）はシリコン単結晶、絶縁膜（２）はシリコン
酸化膜（以下、５ｉ０２膜と称す）よりなシ、また、層
間絶＠膜（４）はＢ、 Ｐ、 Ｓ、 Ｇ ｒＢｏｒｏ
Ｐｈｏｓｐｈ。
酸化膜（以下、５ｉ０２膜と称す）よりなシ、また、層
間絶＠膜（４）はＢ、 Ｐ、 Ｓ、 Ｇ ｒＢｏｒｏ
Ｐｈｏｓｐｈ。
５ｉｌｉｃａｔｅ Ｇｒａｓｓ）ｓ配線膜（５）はＡＪ
？、 パッシベーション膜（６）はシリコン窒化膜Ｃ
以下、５ｉＩＩＮ４膜と称す）、ｃりなっている。
？、 パッシベーション膜（６）はシリコン窒化膜Ｃ
以下、５ｉＩＩＮ４膜と称す）、ｃりなっている。
このような構造のものに温度サイクル等が加えられて特
性検査等が行われる。
性検査等が行われる。
従来の半導体装置は、配線膜（５）上のパッシベーショ
ンＩＩＩ ｆ６）のｉ 分力（−れ以外のパッシベーシ
ョン膜（６）の部分と比較して高くなっている。そのた
め特性検査等の際に低温−高温の温度サイクルが加わる
ことによって、第６図に示すように樹脂０θの熱膨張、
収縮による図示矢印の応力（９）が配線膜（５）上方の
パッシベーション膜（６）の側部に加ゎす、また、応力
（９）はパッシベーション膜（６）を介して配線膜（５
）に水平方向の刀が加わシ、配線膜（５）は応力（９）
の方向にずれてしまう。この場合のずれた状態を点綴に
て示しである。これによって、隣接に配線膜（５）が形
成されていると配線膜（５）間で短絡がかこったυ、′
！１′た配線膜（５）の断線が訃こってし筐う。
ンＩＩＩ ｆ６）のｉ 分力（−れ以外のパッシベーシ
ョン膜（６）の部分と比較して高くなっている。そのた
め特性検査等の際に低温−高温の温度サイクルが加わる
ことによって、第６図に示すように樹脂０θの熱膨張、
収縮による図示矢印の応力（９）が配線膜（５）上方の
パッシベーション膜（６）の側部に加ゎす、また、応力
（９）はパッシベーション膜（６）を介して配線膜（５
）に水平方向の刀が加わシ、配線膜（５）は応力（９）
の方向にずれてしまう。この場合のずれた状態を点綴に
て示しである。これによって、隣接に配線膜（５）が形
成されていると配線膜（５）間で短絡がかこったυ、′
！１′た配線膜（５）の断線が訃こってし筐う。
このような原因に起因して半導体装置の信頼性が損われ
てし鵞うものであった○ この発明は上記のような問題点を解消するためになされ
たもので、好適な配線膜が形成されて信頼性の向上が図
られる半導体装置を提供することを目的とする。
てし鵞うものであった○ この発明は上記のような問題点を解消するためになされ
たもので、好適な配線膜が形成されて信頼性の向上が図
られる半導体装置を提供することを目的とする。
この発明に係る半導体装置は、基板上に離間に形成され
た導電部材と、この導電部材を被覆するように形成され
た層間絶縁膜の導電部材間における凹部に形成された配
線膜と、この配線膜を被覆するように形成された保護膜
とを備えている。
た導電部材と、この導電部材を被覆するように形成され
た層間絶縁膜の導電部材間における凹部に形成された配
線膜と、この配線膜を被覆するように形成された保護膜
とを備えている。
この発明における半導体装置では、基板上に導電部材を
形成することによって、その段差によって形成される凹
部に配線膜を配置している。このため、封止樹脂からの
応力が受けにくいばかシか。
形成することによって、その段差によって形成される凹
部に配線膜を配置している。このため、封止樹脂からの
応力が受けにくいばかシか。
応力を受けたとしても、まず導電部材に加わる。
配線膜と比べて、導電部材は強度が大きく、また基板と
強く接着しているため、応力が導電部材に加わったとき
応力はそれに吸収される。従って。
強く接着しているため、応力が導電部材に加わったとき
応力はそれに吸収される。従って。
配線膜は導電部材によって応力から防御され、ずれ、変
形を起こしにくい。１だ、配線膜がずれを起こそうとし
たとき、その動きは配線膜のずれようとする方向に配置
されたポリシリコンの反作用によって抑制される。
形を起こしにくい。１だ、配線膜がずれを起こそうとし
たとき、その動きは配線膜のずれようとする方向に配置
されたポリシリコンの反作用によって抑制される。
以下、この発明の一実施例を図について説明する。第１
図はこの発明による半導体装置の要部の構造を示す図で
ある。このものは、基板ｆｉｌ上の全面に絶縁膜（２）
が形成され、その上にパターン化されたポリシリコン層
（３）が形成されている。このポリシリコン＃ ｆ３）
を被覆するように絶縁膜（２）上の全面に層間絶縁膜（
４）が形成されている。ポリシリコン層（３）の段差に
よってできた層間絶縁膜（４）上の四部にパターン化さ
れた配線膜（５）を形成し、その配線膜（５）を被覆す
るように層間絶縁膜（４）上の全面にパッシベーション
膜（６）が形成された構造を有している。なか、この場
合、基板（１）ｌ−ｔシリコン単結晶絶縁膜（２）は８
ｉｎ□膜ニジな９２層間絶縁膜（４）はＢ、 Ｐ。
図はこの発明による半導体装置の要部の構造を示す図で
ある。このものは、基板ｆｉｌ上の全面に絶縁膜（２）
が形成され、その上にパターン化されたポリシリコン層
（３）が形成されている。このポリシリコン＃ ｆ３）
を被覆するように絶縁膜（２）上の全面に層間絶縁膜（
４）が形成されている。ポリシリコン層（３）の段差に
よってできた層間絶縁膜（４）上の四部にパターン化さ
れた配線膜（５）を形成し、その配線膜（５）を被覆す
るように層間絶縁膜（４）上の全面にパッシベーション
膜（６）が形成された構造を有している。なか、この場
合、基板（１）ｌ−ｔシリコン単結晶絶縁膜（２）は８
ｉｎ□膜ニジな９２層間絶縁膜（４）はＢ、 Ｐ。
Ｓ、Ｇ膜、配線膜ｆ５） ｔＩ′ｉＡ沼、パッシベーシ
ョン膜（６）ばＳｉ８Ｎ４膜よシなっている。
ョン膜（６）ばＳｉ８Ｎ４膜よシなっている。
次に製造方法について説明する。ｌず、基板（１）上に
Ｃ’ＶＤ法等によル絶縁膜（２）を形成する（第２図（
ａ））。
Ｃ’ＶＤ法等によル絶縁膜（２）を形成する（第２図（
ａ））。
次に％絶縁膜（２）上の全面にＣＶＤ法等にょシポリシ
リコン層（３）を所定膜厚に堆積させる（第２図（ｂ）
）０ 次に、レジス） （７） ’ｅポリシリコン（３）上に
全面塗布した後、写真製版処理によ勺レジスト（７）を
パターン化する（第２図（Ｃ））。
リコン層（３）を所定膜厚に堆積させる（第２図（ｂ）
）０ 次に、レジス） （７） ’ｅポリシリコン（３）上に
全面塗布した後、写真製版処理によ勺レジスト（７）を
パターン化する（第２図（Ｃ））。
次に、このパターン化されたレジストパターン（７）を
マスクにエツチング処理し、ポリシリコン層（３）を選
択的に除去する。この後ルジストパターン（７）をアッ
シング等に二す除去する。これにょシ。
マスクにエツチング処理し、ポリシリコン層（３）を選
択的に除去する。この後ルジストパターン（７）をアッ
シング等に二す除去する。これにょシ。
パターン化されたポリシリコン層（３）が形成される（
第２図（ｄ））。
第２図（ｄ））。
次に、ポリシリコン層（３）を被覆するように絶縁膜（
２）上に層間絶縁膜（４）ヲ堆積させる。このとき、層
間絶縁膜（４）の膜厚はポリシリコン層（３）の膜厚よ
りも小さくなるように形成させる。なか、ポリシリコン
層（３）間における層間絶縁膜（４）によう形成される
べき凹部の幅は形成されるべき配線膜（５）の幅にほぼ
等しくなるように、第２図（ｃ）、（ｄ）においてポリ
シリコン層（３）が配置されるよう考慮される（第２図
（ｅ））。
２）上に層間絶縁膜（４）ヲ堆積させる。このとき、層
間絶縁膜（４）の膜厚はポリシリコン層（３）の膜厚よ
りも小さくなるように形成させる。なか、ポリシリコン
層（３）間における層間絶縁膜（４）によう形成される
べき凹部の幅は形成されるべき配線膜（５）の幅にほぼ
等しくなるように、第２図（ｃ）、（ｄ）においてポリ
シリコン層（３）が配置されるよう考慮される（第２図
（ｅ））。
次に１層間絶縁膜（４）上の全面にスパッタ法等によう
配線膜（５）を所定膜厚に堆積させる（第２図（ｆ））
。
配線膜（５）を所定膜厚に堆積させる（第２図（ｆ））
。
次に、配線膜（５）上の全面にンジスト（７３ｋ形成し
。
。
これを写真製版処理によりパターン化してレジストパタ
ーン（７）を形成させる。このレジストバタン（７）は
層間絶縁層（４）の凹部に配線膜（５）が形成されるよ
うに残存される（第２図（ｇ））。
ーン（７）を形成させる。このレジストバタン（７）は
層間絶縁層（４）の凹部に配線膜（５）が形成されるよ
うに残存される（第２図（ｇ））。
次に、このレジストパターン（７）をマスクにエツチン
グ処理し、配線膜ｆ５１ ’ｅ選択的に除去する。この
後、アッシング等にニジレジストパターン（７）を除去
する。これによシバターン化された配線膜（５）が形成
される。この配線膜（５）は、ポリシリコン層（３）間
の層間絶縁膜（４）の凹部に形成され、その主面部がポ
リシリコン層（３）上の層間絶縁膜（４）の主面部とほ
ぼ同じ高さとなっている（第２図（ｈ））。
グ処理し、配線膜ｆ５１ ’ｅ選択的に除去する。この
後、アッシング等にニジレジストパターン（７）を除去
する。これによシバターン化された配線膜（５）が形成
される。この配線膜（５）は、ポリシリコン層（３）間
の層間絶縁膜（４）の凹部に形成され、その主面部がポ
リシリコン層（３）上の層間絶縁膜（４）の主面部とほ
ぼ同じ高さとなっている（第２図（ｈ））。
次に、配線膜（３）を被覆するように、層間絶縁膜（４
）上の全面に保護用のパッシベーション膜（６）をＣＶ
Ｄ法等によυ所定膜厚に形成させる（第２図（ｉ））。
）上の全面に保護用のパッシベーション膜（６）をＣＶ
Ｄ法等によυ所定膜厚に形成させる（第２図（ｉ））。
以上のように、この発明による半導体装置では、その中
に形成される配線膜（５）は、その周辺近傍におけるパ
ッシベーション膜（６）この間では、ポリシリコン層（
３）を配線膜（５）の両側に形成したことによって平坦
化される。そのため、特性検査等の際に第３図に示すよ
うに封止用樹脂（至）の熱膨張、収縮による基板＋１）
と平行な方向の応力（９）が加わってもポリシリコン層
（３１，配線膜（５）上のパッシベーション膜（６）が
平坦化されて釦シ、それら応力（９）が局部に集中する
ことなく分散される。また、パッシベーション膜（６）
ヲ介して応力（９）ｔｒｉ、配線膜（５）に加わる前に
、ポリシリコン層（３）に吸収される。しかも。
に形成される配線膜（５）は、その周辺近傍におけるパ
ッシベーション膜（６）この間では、ポリシリコン層（
３）を配線膜（５）の両側に形成したことによって平坦
化される。そのため、特性検査等の際に第３図に示すよ
うに封止用樹脂（至）の熱膨張、収縮による基板＋１）
と平行な方向の応力（９）が加わってもポリシリコン層
（３１，配線膜（５）上のパッシベーション膜（６）が
平坦化されて釦シ、それら応力（９）が局部に集中する
ことなく分散される。また、パッシベーション膜（６）
ヲ介して応力（９）ｔｒｉ、配線膜（５）に加わる前に
、ポリシリコン層（３）に吸収される。しかも。
配線膜（５）は層間絶縁膜（４）凹部に形成されている
ため、ずれにくいばかシか配線膜（５）が図示矢印ａＯ
の方向にずれる工うな応力（９）ヲ受けてもその先にポ
リシリコン層（３）が形成してか９、配線膜（５）の下
面がポリシリコン層（３）の上面工９も低くなっていて
配線膜（５）のずれようとする動きを抑制している。
ため、ずれにくいばかシか配線膜（５）が図示矢印ａＯ
の方向にずれる工うな応力（９）ヲ受けてもその先にポ
リシリコン層（３）が形成してか９、配線膜（５）の下
面がポリシリコン層（３）の上面工９も低くなっていて
配線膜（５）のずれようとする動きを抑制している。
従って、配線膜（５）が互いに接触して短絡したり、配
線膜（５）自体が断線した９といったことが抑止され、
信頼性の高い半導体装置が得られることになる。
線膜（５）自体が断線した９といったことが抑止され、
信頼性の高い半導体装置が得られることになる。
「発明の効果〕
以上のように、この発明によれば基板上に応力緩衝用の
導電部材を設け、その部材間に配線膜を形成するように
したので、応力による影響が抑止されて高信頼度の半導
体装置を得ることができる。
導電部材を設け、その部材間に配線膜を形成するように
したので、応力による影響が抑止されて高信頼度の半導
体装置を得ることができる。
第１図はこの発明の一実施例の半導体装置の要部である
配線膜部分を示し、第１図（ａ）はその平面図、第１図
（ｂ）は第１図（ａ）の１−１線における断面図、第２
図（ａ）〜（ｉ）は第１図（ｂ）に示すものの製造工程
を示す断面図、第３図はこの発明による半導体装置の配
線膜が応力を受けた状態を示す断面図。 第４図は樹脂封止された半導体装置の概略構成を示す断
面図、第５図は従来の半導体装置の構造を示す断面図、
第６図は従来の半導体装置の配線膜が応力を受けた状態
を示す断面図である。 図において、１１）は基板、（３）はポリシリコン層、
（４）は層間絶縁膜、（５）は配線膜、（６）はパッシ
ベーション膜である。 なか、図中、同一符号は同一、または相当部分を示す。
配線膜部分を示し、第１図（ａ）はその平面図、第１図
（ｂ）は第１図（ａ）の１−１線における断面図、第２
図（ａ）〜（ｉ）は第１図（ｂ）に示すものの製造工程
を示す断面図、第３図はこの発明による半導体装置の配
線膜が応力を受けた状態を示す断面図。 第４図は樹脂封止された半導体装置の概略構成を示す断
面図、第５図は従来の半導体装置の構造を示す断面図、
第６図は従来の半導体装置の配線膜が応力を受けた状態
を示す断面図である。 図において、１１）は基板、（３）はポリシリコン層、
（４）は層間絶縁膜、（５）は配線膜、（６）はパッシ
ベーション膜である。 なか、図中、同一符号は同一、または相当部分を示す。
Claims (1)
- 半導体基板上に離間して形成された導電部材と、この
導電部材を被覆するように形成された層間絶縁膜の導電
部材間における凹部に形成された配線膜と、この配線膜
を被覆するように形成された保護膜とを備えた半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6305990A JPH03263325A (ja) | 1990-03-13 | 1990-03-13 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6305990A JPH03263325A (ja) | 1990-03-13 | 1990-03-13 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03263325A true JPH03263325A (ja) | 1991-11-22 |
Family
ID=13218395
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6305990A Pending JPH03263325A (ja) | 1990-03-13 | 1990-03-13 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03263325A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0684899A (ja) * | 1991-02-07 | 1994-03-25 | Nec Corp | 樹脂封止型半導体装置 |
| US5659202A (en) * | 1996-01-26 | 1997-08-19 | Sharp Kabushiki Kaisha | Semiconductor device with a pair of dummy electrodes below an inner lead |
-
1990
- 1990-03-13 JP JP6305990A patent/JPH03263325A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0684899A (ja) * | 1991-02-07 | 1994-03-25 | Nec Corp | 樹脂封止型半導体装置 |
| US5659202A (en) * | 1996-01-26 | 1997-08-19 | Sharp Kabushiki Kaisha | Semiconductor device with a pair of dummy electrodes below an inner lead |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW511200B (en) | Semiconductor device and manufacturing method thereof | |
| US7193301B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP3387083B2 (ja) | 半導体装置及びその製造方法 | |
| US8525354B2 (en) | Bond pad structure and fabricating method thereof | |
| CN102969305B (zh) | 用于半导体结构的管芯对管芯间隙控制及其方法 | |
| JP2005175019A (ja) | 半導体装置及び積層型半導体装置 | |
| US5291374A (en) | Semiconductor device having an opening and method of manufacturing the same | |
| KR20010062130A (ko) | 반도체 장치 | |
| TW536780B (en) | Semiconductor device bonding pad resist to stress and method of fabricating the same | |
| US8309373B2 (en) | Method of manufacturing semiconductor device | |
| US20160300805A1 (en) | Semiconductor device including a protective film | |
| US8513814B2 (en) | Buffer pad in solder bump connections and methods of manufacture | |
| US20090184428A1 (en) | Semiconductor device and method for manufacturing the same | |
| JP4675146B2 (ja) | 半導体装置 | |
| JPH03263325A (ja) | 半導体装置 | |
| JP2002026064A (ja) | 半導体素子のボンディングパッド構造体及びその製造方法 | |
| KR100709443B1 (ko) | 반도체 소자의 본딩 패드 형성방법 | |
| JP3729680B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| KR20060097442A (ko) | 그루브들을 갖는 본딩패드 및 그 제조방법 | |
| KR19980082595A (ko) | 반도체 칩의 가드링(guard-ring) | |
| CN102054707A (zh) | 凸块的形成方法 | |
| JPH04258125A (ja) | 半導体装置 | |
| KR100618685B1 (ko) | 반도체소자의 패드영역 형성방법 | |
| JPH0479333A (ja) | 半導体集積回路 | |
| JPS61289649A (ja) | 半導体装置の製造方法 |