JPS62214625A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS62214625A JPS62214625A JP5684686A JP5684686A JPS62214625A JP S62214625 A JPS62214625 A JP S62214625A JP 5684686 A JP5684686 A JP 5684686A JP 5684686 A JP5684686 A JP 5684686A JP S62214625 A JPS62214625 A JP S62214625A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- pad
- peripheral part
- covered
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 20
- 230000002093 peripheral effect Effects 0.000 claims abstract description 13
- 229920001721 polyimide Polymers 0.000 claims abstract description 10
- 239000009719 polyimide resin Substances 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims description 7
- 238000002161 passivation Methods 0.000 abstract description 12
- 239000000523 sample Substances 0.000 abstract description 11
- 238000000034 method Methods 0.000 abstract description 10
- 239000011347 resin Substances 0.000 abstract description 4
- 229920005989 resin Polymers 0.000 abstract description 4
- 238000005530 etching Methods 0.000 abstract description 2
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 2
- 239000004642 Polyimide Substances 0.000 abstract 1
- 239000011248 coating agent Substances 0.000 abstract 1
- 238000000576 coating method Methods 0.000 abstract 1
- 230000001681 protective effect Effects 0.000 abstract 1
- 238000007689 inspection Methods 0.000 description 8
- 238000005259 measurement Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000011156 evaluation Methods 0.000 description 3
- 239000010410 layer Substances 0.000 description 3
- 239000005360 phosphosilicate glass Substances 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910000906 Bronze Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 150000001412 amines Chemical class 0.000 description 1
- 150000001491 aromatic compounds Chemical class 0.000 description 1
- -1 aromatic tetracarboxylic acid Chemical class 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 239000010974 bronze Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- KUNSUQLRTQLHQQ-UHFFFAOYSA-N copper tin Chemical compound [Cu].[Sn] KUNSUQLRTQLHQQ-UHFFFAOYSA-N 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000012776 electronic material Substances 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
- Formation Of Insulating Films (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特にプローブ針のストレス
を吸収するポンディングパッド（外部接続用端子）構造
を有する半導体装置に関する。
を吸収するポンディングパッド（外部接続用端子）構造
を有する半導体装置に関する。
半導体集積回路の製造においては、マージンの減少を防
止するため、ウェノ・プロセスの各段階での評価が欠か
せない。ウエノ・プロセスでの評価体系については、工
業調査会発行電子材料１９８５年８月ｐ、２２−２５「
ウェノ・プロセスにおける評価、検査技術」に記載され
ている。
止するため、ウェノ・プロセスの各段階での評価が欠か
せない。ウエノ・プロセスでの評価体系については、工
業調査会発行電子材料１９８５年８月ｐ、２２−２５「
ウェノ・プロセスにおける評価、検査技術」に記載され
ている。
たとえばＭＯ８ＩＣのクエハプロセスでは、材料検査、
フィールド工程検査、ゲート工程検査、ソース・ドレイ
ン工程検査、配線工程検査か行われ、この後電気測定検
査が行われる。
フィールド工程検査、ゲート工程検査、ソース・ドレイ
ン工程検査、配線工程検査か行われ、この後電気測定検
査が行われる。
この電気測定検査を行うにあたって、公知された技術で
はないが、本発明者により検査された技術があり、その
概要は次の通りである。
はないが、本発明者により検査された技術があり、その
概要は次の通りである。
すなわち、電気測定は第３図に示すように半導体基板１
上に素子間を電気的に接続する配線の末端部である外部
接続用端子（ポンディングパッド）６に対してプローブ
針９の先端を接触させる。このポンディングパッドは、
１層のＡ２膜又は多層のＡ！膜４．６を重ねたものであ
り、その周縁部はＰＳＧ（リンシリケートガラス）等の
無機絶縁膜からなるパッシベーション膜７で覆われてい
る。
上に素子間を電気的に接続する配線の末端部である外部
接続用端子（ポンディングパッド）６に対してプローブ
針９の先端を接触させる。このポンディングパッドは、
１層のＡ２膜又は多層のＡ！膜４．６を重ねたものであ
り、その周縁部はＰＳＧ（リンシリケートガラス）等の
無機絶縁膜からなるパッシベーション膜７で覆われてい
る。
上記プローブ針９は弾性め大きい金属、たとえばリン青
銅の針を直角に曲げたものであり、その基端は計器に接
続されている。このようなグローブ針を複数のパッドに
同時に接触させた状態で素子の′ｔハ気気持特性測定し
自動的に回路の検査を行うものである。
銅の針を直角に曲げたものであり、その基端は計器に接
続されている。このようなグローブ針を複数のパッドに
同時に接触させた状態で素子の′ｔハ気気持特性測定し
自動的に回路の検査を行うものである。
上記プローブ針は先端部をパッド面に対して垂直に接触
するようになっているが、検査回数を重ねると、針が弾
性疲労を起こし、第３図に点線で示すように曲がり角度
θが開き、第４図に拡大図で示すように針９の先端はパ
ッド面に対して斜め方向に接触するとともにパッド周縁
部にずれてその上のパッシベーション膜７に側面方向の
ストレスＳを与える。
するようになっているが、検査回数を重ねると、針が弾
性疲労を起こし、第３図に点線で示すように曲がり角度
θが開き、第４図に拡大図で示すように針９の先端はパ
ッド面に対して斜め方向に接触するとともにパッド周縁
部にずれてその上のパッシベーション膜７に側面方向の
ストレスＳを与える。
このパッシベーション膜７は通常無機性のガラス体であ
るために、上記ストレスによってパッシベーノヨンに容
易にクラック１０（×印で示す）を生じ、近傍にある上
下層のＡ！配線４，５０間で短絡不良を起こすことがあ
った。
るために、上記ストレスによってパッシベーノヨンに容
易にクラック１０（×印で示す）を生じ、近傍にある上
下層のＡ！配線４，５０間で短絡不良を起こすことがあ
った。
このようなプローブ針による電気測定検査時以外に、超
音波電気振動を利用したウェッジボンディングの際にも
同様にバノ７ベーシミン・クラックの問題があった。
音波電気振動を利用したウェッジボンディングの際にも
同様にバノ７ベーシミン・クラックの問題があった。
本発明は上記した問題点を克服するためになされたもの
である。
である。
すなわち、本発明の一つの目的は、半導体装置において
、電気的測定検査などでプローブ針の接触によるパッド
周縁のバッシベーシッン・クラックを防止できるポンデ
ィングパッド構造を提供することにある。
、電気的測定検査などでプローブ針の接触によるパッド
周縁のバッシベーシッン・クラックを防止できるポンデ
ィングパッド構造を提供することにある。
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述及び添付図面から明らかになろう。
本明細書の記述及び添付図面から明らかになろう。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば下記のとおりである。
を簡単に説明すれば下記のとおりである。
すなわち、半導体基体の主表面に半導体素子群と素子間
を相互に接続する配線を有し、配線の末端に外部接続用
端子（パッド）を設けた半導体装置において、上記パッ
ドの周縁部は表面保饅用無機絶縁膜で覆われるとともに
上記無機絶縁膜の少なくとも端子周縁部は有機絶縁膜で
徨われでいることを特徴とするものである。
を相互に接続する配線を有し、配線の末端に外部接続用
端子（パッド）を設けた半導体装置において、上記パッ
ドの周縁部は表面保饅用無機絶縁膜で覆われるとともに
上記無機絶縁膜の少なくとも端子周縁部は有機絶縁膜で
徨われでいることを特徴とするものである。
上記した手段によれば、有機絶縁膜によってパッド周縁
部のパブシペーション・クラックをなくし、半導体装置
の信頼性を向上し前記発明の目的を達成するものである
。
部のパブシペーション・クラックをなくし、半導体装置
の信頼性を向上し前記発明の目的を達成するものである
。
第１図は本発明の一笑施例を示すものであって、半導体
基体の上に設けた配線の一部とポンディングパッド構造
を示す拡大断面図である。
基体の上に設けた配線の一部とポンディングパッド構造
を示す拡大断面図である。
１はＳｉなどの半導体基体、２は表面酸化膜（Ｓ ｒ
Ｏｔ ）、３は第１層人！配線でその一部はポンディン
グパッドの下地膜となる。
Ｏｔ ）、３は第１層人！配線でその一部はポンディン
グパッドの下地膜となる。
４は層間絶縁膜でＣｖＤＩ＋８１０．又はＣｖＤ・ＰＳ
Ｇからなる。
Ｇからなる。
く Ｉ＋ 引Ｉ Ｑ リ蔦 ＾ ｌ）西−文’ｄｃＩ
中 −ノ ・／ ４＃ Ｊ ”／ Ｉｆ ｐシ
−、 Ｌ−で第２層人！配線の延長部として形成さ
れる。
中 −ノ ・／ ４＃ Ｊ ”／ Ｉｆ ｐシ
−、 Ｌ−で第２層人！配線の延長部として形成さ
れる。
７はパッシベーション膜でたとえばＰＳＧよりなる。８
は有機性絶縁膜、たとえばポリイミド系樹脂からなる。
は有機性絶縁膜、たとえばポリイミド系樹脂からなる。
このポリイミド樹脂は、たとえば芳香族にアミンと芳香
族テトラカルボン酸無水物とを反応して得られるポリイ
ミド樹脂のプレポリマー溶液をスピンナ塗布した後、溶
媒成分を蒸発させ２００〜３００ｔ：’で熱処理して重
合硬化したものである。
族テトラカルボン酸無水物とを反応して得られるポリイ
ミド樹脂のプレポリマー溶液をスピンナ塗布した後、溶
媒成分を蒸発させ２００〜３００ｔ：’で熱処理して重
合硬化したものである。
このポリイミド樹脂８は全面を覆うように十分に厚く塗
布した後、ホトレジストマスクを使用してポンディング
パッドの部分をエッチして露出させる。この湯合、下地
のパッシベーション膜７のあるパッド周縁部を充分に覆
うようにその重なり部分の幅ｄは少なくとも５μｍ〜１
０μｍ程度とる必要がある。
布した後、ホトレジストマスクを使用してポンディング
パッドの部分をエッチして露出させる。この湯合、下地
のパッシベーション膜７のあるパッド周縁部を充分に覆
うようにその重なり部分の幅ｄは少なくとも５μｍ〜１
０μｍ程度とる必要がある。
９はグローブ針の先端である。このようにプローブ針の
横方向のストレス（応力）がパッド周縁にかかった場合
でも、その部分が柔軟性の大きい有機性樹脂で覆われて
いることにより、バッシベ−ジョン膜に直接にストレス
がかかることなく、したがってクラックやそれに起因す
るＡＡｉの短絡不良は防止できる。
横方向のストレス（応力）がパッド周縁にかかった場合
でも、その部分が柔軟性の大きい有機性樹脂で覆われて
いることにより、バッシベ−ジョン膜に直接にストレス
がかかることなく、したがってクラックやそれに起因す
るＡＡｉの短絡不良は防止できる。
以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
たとえば、ポリイミド樹脂８はポンディングパッド６以
外の全面を覆うほかに、第２図に示すように７７１６０
周縁部のみを覆うように設けてもよく、その場合にも同
様の効果が得られる。
外の全面を覆うほかに、第２図に示すように７７１６０
周縁部のみを覆うように設けてもよく、その場合にも同
様の効果が得られる。
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記のとおりである
。
て得られる効果を簡単に説明すれば下記のとおりである
。
すなわち、ポンディングパッドの周縁部を柔軟性の有機
樹脂膜で覆うことによりプローブ針によるストレスを吸
収し、パッシベーションクラックによるＡＡ配線短絡不
良を防止できる。
樹脂膜で覆うことによりプローブ針によるストレスを吸
収し、パッシベーションクラックによるＡＡ配線短絡不
良を防止できる。
第１図は本発明の一実施例を示す半導体装置の配線構造
の一部とポンディングパッド部の断面図である。 第２図は本発明の他の一実施例を示す半導体チップの一
部平面図である。 第３図及び第４図は従来例として示す半導体装置の配線
構造の一部を示す断面図である。 １・・・基体（Ｓｉ）、２・・・表面酸化膜（Ｓｉｆｔ
）、３・・・第１層配線（Ａ２）、４・・・層間膜（Ｓ
ｉｎ、。 ＰＳ４）、５・・・第２層線（人り、６・・・ポンディ
ングパッド（Ａ＃）、７・・・パッシベーション（ＰＳ
Ｇ）、８・・・ポリイミド樹脂膜、９・・・プローブ針
、１０・・・クラップ。 代理人 弁理士 小 川 勝 男 第 ２ 図 ／θ 第 ３ 図 第 ４ 図
の一部とポンディングパッド部の断面図である。 第２図は本発明の他の一実施例を示す半導体チップの一
部平面図である。 第３図及び第４図は従来例として示す半導体装置の配線
構造の一部を示す断面図である。 １・・・基体（Ｓｉ）、２・・・表面酸化膜（Ｓｉｆｔ
）、３・・・第１層配線（Ａ２）、４・・・層間膜（Ｓ
ｉｎ、。 ＰＳ４）、５・・・第２層線（人り、６・・・ポンディ
ングパッド（Ａ＃）、７・・・パッシベーション（ＰＳ
Ｇ）、８・・・ポリイミド樹脂膜、９・・・プローブ針
、１０・・・クラップ。 代理人 弁理士 小 川 勝 男 第 ２ 図 ／θ 第 ３ 図 第 ４ 図
Claims (1)
- 【特許請求の範囲】 １、半導体基体と、上記基体の一主表面に形成された半
導体素子群と、上記素子間を相互に接続するための配線
と、配線の末端に形成された外部接続用端子とを有する
半導体装置であって、上記外部接続用端子の周縁部は表
面保護用無機絶縁膜で覆われ、さらに上記無機絶縁膜の
少なくとも端子周縁部は有機絶縁膜で覆われて成ること
を特徴とする半導体装置。 ２、上記有機絶縁膜はポリイミド系樹脂からなる特許請
求の範囲第１項に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5684686A JPS62214625A (ja) | 1986-03-17 | 1986-03-17 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5684686A JPS62214625A (ja) | 1986-03-17 | 1986-03-17 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62214625A true JPS62214625A (ja) | 1987-09-21 |
Family
ID=13038774
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5684686A Pending JPS62214625A (ja) | 1986-03-17 | 1986-03-17 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62214625A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6482652A (en) * | 1987-09-25 | 1989-03-28 | Nec Corp | Manufacture of semiconductor device |
| JPH02199853A (ja) * | 1989-01-27 | 1990-08-08 | Nec Corp | 半導体装置 |
| JP2018159872A (ja) * | 2017-03-23 | 2018-10-11 | 住友電気工業株式会社 | 半導体光素子及びその製造方法 |
-
1986
- 1986-03-17 JP JP5684686A patent/JPS62214625A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6482652A (en) * | 1987-09-25 | 1989-03-28 | Nec Corp | Manufacture of semiconductor device |
| JPH02199853A (ja) * | 1989-01-27 | 1990-08-08 | Nec Corp | 半導体装置 |
| JP2018159872A (ja) * | 2017-03-23 | 2018-10-11 | 住友電気工業株式会社 | 半導体光素子及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW564536B (en) | Semiconductor device and mounting structure of semiconductor device | |
| JP5160498B2 (ja) | 半導体装置 | |
| JP2008258258A (ja) | 半導体装置 | |
| JP3865115B2 (ja) | 多層配線基板及びその製造方法、並びに該多層配線基板を有するウエハ一括コンタクトボード | |
| JP2007042769A (ja) | 半導体装置 | |
| JP2006210438A (ja) | 半導体装置およびその製造方法 | |
| US6008061A (en) | Method of manufacturing semiconductor device having a test pad | |
| US7180185B2 (en) | Semiconductor device with connections for bump electrodes | |
| US20070212867A1 (en) | Method and structure for improving bonding reliability in bond pads | |
| JP4654598B2 (ja) | 半導体装置およびその製造方法 | |
| US20060097386A1 (en) | Semiconductor wafer with electrically connected contact and test areas | |
| JPS62214625A (ja) | 半導体装置 | |
| JP5732493B2 (ja) | 半導体装置 | |
| US6509582B1 (en) | Semiconductor pad construction enabling pre-bump probing by planarizing the post-sort pad surface | |
| JPH08340029A (ja) | フリップチップｉｃ及びその製造方法 | |
| JPS62261139A (ja) | 半導体装置 | |
| JPS5815251A (ja) | 半導体装置 | |
| JPS63293930A (ja) | 半導体装置における電極 | |
| JPS62183134A (ja) | 半導体装置 | |
| JPH02281743A (ja) | ボールボンディング用電極を備えた半導体装置 | |
| JPS62245655A (ja) | 半導体装置 | |
| JP2842430B2 (ja) | Ｔａｂテープ | |
| JP4415747B2 (ja) | 半導体装置の製造方法 | |
| JP2001284394A (ja) | 半導体素子 | |
| JP2005038944A (ja) | 半導体装置 |