JPH02199853A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH02199853A JPH02199853A JP1019108A JP1910889A JPH02199853A JP H02199853 A JPH02199853 A JP H02199853A JP 1019108 A JP1019108 A JP 1019108A JP 1910889 A JP1910889 A JP 1910889A JP H02199853 A JPH02199853 A JP H02199853A
- Authority
- JP
- Japan
- Prior art keywords
- film
- interlayer film
- layer wiring
- layer
- wiring part
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 239000010410 layer Substances 0.000 claims abstract description 53
- 239000011229 interlayer Substances 0.000 claims abstract description 51
- 239000011248 coating agent Substances 0.000 abstract description 8
- 238000000576 coating method Methods 0.000 abstract description 8
- 239000011347 resin Substances 0.000 abstract description 5
- 229920005989 resin Polymers 0.000 abstract description 5
- 239000004642 Polyimide Substances 0.000 abstract description 4
- 150000001875 compounds Chemical class 0.000 abstract description 4
- 238000000034 method Methods 0.000 abstract description 4
- 229920001721 polyimide Polymers 0.000 abstract description 4
- 229910052710 silicon Inorganic materials 0.000 abstract description 4
- 239000010703 silicon Substances 0.000 abstract description 4
- 239000000758 substrate Substances 0.000 abstract description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052782 aluminium Inorganic materials 0.000 abstract description 3
- 238000010438 heat treatment Methods 0.000 abstract description 3
- 238000007747 plating Methods 0.000 description 6
- 150000004767 nitrides Chemical class 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 239000002356 single layer Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特に入出力パッド、いわゆ
るバンブ部下層の絶縁膜の構造に関する。
るバンブ部下層の絶縁膜の構造に関する。
従来、この種の半導体装置のバンブの例を第3図に示す
。
。
第3図(a)は従来のバンブの平面図、第3図(b)は
第3図(a)のc−c’断面図である。第3図(a)に
示すように集積回路チップ(以下ICチップと略記する
)1の表面には通常外部との信号の入出力、あるいは電
源電位等の供給のため入出カバ、ド、いわゆるバンブ2
が形成されている。
第3図(a)のc−c’断面図である。第3図(a)に
示すように集積回路チップ(以下ICチップと略記する
)1の表面には通常外部との信号の入出力、あるいは電
源電位等の供給のため入出カバ、ド、いわゆるバンブ2
が形成されている。
このバンブ2部の下層は第3図(b)に示すように半導
体基板3上に第1層配線が、たとえば厚さ0.5〜1゜
5μm程度のアルミニウムにより形成され(図示せず)
、この配線上に層間膜が形成され、上層配線との絶縁が
図られる。この層間膜には、CVD法やスバ、り法で形
成される酸化膜、窒化膜等の絶縁膜及び80Gや有機樹
脂膜等の塗布平坦化膜を単一あるいは組合せて用いる。
体基板3上に第1層配線が、たとえば厚さ0.5〜1゜
5μm程度のアルミニウムにより形成され(図示せず)
、この配線上に層間膜が形成され、上層配線との絶縁が
図られる。この層間膜には、CVD法やスバ、り法で形
成される酸化膜、窒化膜等の絶縁膜及び80Gや有機樹
脂膜等の塗布平坦化膜を単一あるいは組合せて用いる。
本実施例では、たとえばCVD法等で0.5〜1μmの
厚さに第1層絶縁膜4−1を形成し、次に例えば、シリ
コンとポリイミド等の化合物からなる有機塗布膜を塗布
平坦化膜4−2としてスピナー法等で塗布し、平坦化を
行った後、再びCVD法等で0.5〜1μmの厚さの第
2層絶縁膜4−3を形成し、第1層間膜4とする。
厚さに第1層絶縁膜4−1を形成し、次に例えば、シリ
コンとポリイミド等の化合物からなる有機塗布膜を塗布
平坦化膜4−2としてスピナー法等で塗布し、平坦化を
行った後、再びCVD法等で0.5〜1μmの厚さの第
2層絶縁膜4−3を形成し、第1層間膜4とする。
次に第1層間膜4にスルーホールを開孔しく図示せず)
、第2層配線を第1層配線と同様の条件で形成する。次
に第2層配線と第3層配線を絶縁するための第2層間膜
5を1〜1.5μmの厚さに形成する。この層間膜5の
構成は、たとえば上述の塗布平坦化膜単一で形成される
。
、第2層配線を第1層配線と同様の条件で形成する。次
に第2層配線と第3層配線を絶縁するための第2層間膜
5を1〜1.5μmの厚さに形成する。この層間膜5の
構成は、たとえば上述の塗布平坦化膜単一で形成される
。
次に第2層間膜5にスルーホールを形成し第3層配線及
びバンブ2を金(Au)メツキ、又は銅(Cu)メツキ
等を所定のパターニングにより形成する。
びバンブ2を金(Au)メツキ、又は銅(Cu)メツキ
等を所定のパターニングにより形成する。
以上述べたように従来のバンブはバッファの下の層間膜
を加工せずに最上層の層間膜上にそのまま形成されてお
りバンブの下には塗布平坦化膜を有していた。
を加工せずに最上層の層間膜上にそのまま形成されてお
りバンブの下には塗布平坦化膜を有していた。
上述した従来の半導体装置のバンブは、最上層の層間膜
上に形成されているが、半導体装置が高集積化、高性能
化するに従い、層間膜の平坦化及び低誘電率化が必要と
なっている。そのため、絶縁膜単層より誘電率が低く、
平坦化が容易な塗布平坦化膜を単層あるいはCVDやス
バ、り法で形成された酸化膜、窒化膜等の絶縁膜と組合
せて層間膜として使用することが多くなっている。しか
し、従来のバンブ部の構造では、バンブの下に塗布平坦
化膜が存在するため塗布平坦化膜の強度あるいは他の膜
との密着性等の問題によりワイヤポンディング時あるい
はバンブの強度テスト時に加わる力によりバンブの下の
層間膜のつぶれや剥れが生じる欠点がある。
上に形成されているが、半導体装置が高集積化、高性能
化するに従い、層間膜の平坦化及び低誘電率化が必要と
なっている。そのため、絶縁膜単層より誘電率が低く、
平坦化が容易な塗布平坦化膜を単層あるいはCVDやス
バ、り法で形成された酸化膜、窒化膜等の絶縁膜と組合
せて層間膜として使用することが多くなっている。しか
し、従来のバンブ部の構造では、バンブの下に塗布平坦
化膜が存在するため塗布平坦化膜の強度あるいは他の膜
との密着性等の問題によりワイヤポンディング時あるい
はバンブの強度テスト時に加わる力によりバンブの下の
層間膜のつぶれや剥れが生じる欠点がある。
本発明の目的は、ワイヤポンディング時、あるいは強度
テスト時にバンブに加わる力によりバンブ下の層間膜が
損傷しにくい構造の半導体装置を提供することにある。
テスト時にバンブに加わる力によりバンブ下の層間膜が
損傷しにくい構造の半導体装置を提供することにある。
本発明は、塗布平坦化膜を含む層間膜を有する多層構造
の半導体装置において、塗布平坦化膜を含む層間膜が半
導体装置表面に形成される入出力パッド部下層以外の領
域にのみ設けられているものである。すなわち入出力パ
ッド部下層の層間膜には、塗布平坦化膜が存在しない構
造を有している。そのため、入出力パッドへのワイヤポ
ンディング時等、パッドへの応力が加わる場合にもパッ
ド部下層に十分な強度が与えられる。
の半導体装置において、塗布平坦化膜を含む層間膜が半
導体装置表面に形成される入出力パッド部下層以外の領
域にのみ設けられているものである。すなわち入出力パ
ッド部下層の層間膜には、塗布平坦化膜が存在しない構
造を有している。そのため、入出力パッドへのワイヤポ
ンディング時等、パッドへの応力が加わる場合にもパッ
ド部下層に十分な強度が与えられる。
次に、本発明について図面を参照して説明する。
第1図(a)は本発明の第1の実施例の平面図、第1図
(b)は第1図(a)のA−A’断面図である。
(b)は第1図(a)のA−A’断面図である。
本発明の半導体装置は、第1図(a)および(b)に示
すように半導体基板3上に第1層配線(図示せず)を厚
さ035〜1.5μmのアルミニウムで形成する0次に
第1層配線と上層配線を絶縁するための第1層間膜4を
形成する。この第1層間膜4はCVD法やスパッタ法等
で形成される酸化膜。
すように半導体基板3上に第1層配線(図示せず)を厚
さ035〜1.5μmのアルミニウムで形成する0次に
第1層配線と上層配線を絶縁するための第1層間膜4を
形成する。この第1層間膜4はCVD法やスパッタ法等
で形成される酸化膜。
窒化膜等を1.0〜1.5μmの厚さに形成し、塗布平
坦化膜は使用しない0次に、第1層間膜4にスルーホー
ルを開孔しく図示せず)、その上に第2層配線(図示せ
ず)を形成し、第1層配線と接続する。次に第2層配線
と上層配線を絶縁するための第2層間膜5を形成する。
坦化膜は使用しない0次に、第1層間膜4にスルーホー
ルを開孔しく図示せず)、その上に第2層配線(図示せ
ず)を形成し、第1層配線と接続する。次に第2層配線
と上層配線を絶縁するための第2層間膜5を形成する。
この第2層間膜は塗布平坦化膜たとえばシリコンとポリ
イミドの化合物等の有機樹脂膜を用い、厚さ1〜1.5
μm程度に形成する。その後100〜400℃で熱処理
し塗布平坦化膜を焼き固める0次に第3層配線と第2層
配線を接続するため、第2層間膜5にスルーホールを開
孔するが、このとき同時にバンブの形成される部分の塗
布平坦化膜5をエツチングに゛より除去し第1層間膜4
を露出させるよ、うに凹部6を形成する0次に、第3層
配線及びバンブ2をAuメツキあるいはCuメツキ等を
用いて形成する。
イミドの化合物等の有機樹脂膜を用い、厚さ1〜1.5
μm程度に形成する。その後100〜400℃で熱処理
し塗布平坦化膜を焼き固める0次に第3層配線と第2層
配線を接続するため、第2層間膜5にスルーホールを開
孔するが、このとき同時にバンブの形成される部分の塗
布平坦化膜5をエツチングに゛より除去し第1層間膜4
を露出させるよ、うに凹部6を形成する0次に、第3層
配線及びバンブ2をAuメツキあるいはCuメツキ等を
用いて形成する。
以上述べた様にバンブ2部分で第2層間膜5の塗布平坦
化膜が除去された構成をなすことによりバンブへのポン
ディング時、あるいは強度テスト時等にバンブ下層の層
間膜のつぶれ、剥れ等の損傷を抑えることが可能となる
。
化膜が除去された構成をなすことによりバンブへのポン
ディング時、あるいは強度テスト時等にバンブ下層の層
間膜のつぶれ、剥れ等の損傷を抑えることが可能となる
。
第2図(a)は本発明の第2の実施例の平面図であり、
第2図(b)は第2図(a)のB−B’断面図である。
第2図(b)は第2図(a)のB−B’断面図である。
第2図を用いて本発明の第2の実施例を説明する。半導
体基板3上に第1層配線(図示せず)を形成する。材質
、厚さ等は第1の実施例と同じである。次に、第1層配
線と第2層配線を絶縁するための第1層間膜4を形成す
る。、この層間膜4はCVDやスパッタ法にて形成され
た酸化膜あるいは窒化膜等を用い、第1層絶縁膜4−1
を0.5〜1μmの厚さで形成し、次にSOG、有機樹
脂等の塗布平坦化膜4−2をスピナー等で塗布し、熱処
理あるいは異方性エツチング等により第1層配線の段差
を軽減した後、フォトリソグラフィー技術によりバンプ
の形成される部分の塗布平坦化膜4−2をエツチングで
除去した後第2層絶縁膜4−3を0.5〜1μの厚さで
形成して得られる。材質は第1層絶縁膜4−1と同様で
ある。すなわち第1層間膜4は第1層絶縁膜4−1.塗
布平坦化膜4−2.第2層絶縁膜4−3の3層構造であ
るが、バンプの形成されるべき部分の第1層間膜4は第
1絶縁膜4−1と第2絶縁膜4−3の2層構造となって
いる。次に第1層間膜4にスルーホールを形成し、その
上に第2層配線(図示せず)を形成する。材質、厚さ等
は第1の実施例と同様である6次に第22層配線と第3
層配線を絶縁するための第2層間膜5として、第3層絶
縁膜5−1を0.2〜0.5μm程度の厚さで形成する
。材質は第1層絶縁膜4−1と同様である。次にシリコ
ンとポリイミドの化合物等の有機樹脂膜を用い1〜1.
5μmの厚さの塗布平坦化膜5−2を形成する。
体基板3上に第1層配線(図示せず)を形成する。材質
、厚さ等は第1の実施例と同じである。次に、第1層配
線と第2層配線を絶縁するための第1層間膜4を形成す
る。、この層間膜4はCVDやスパッタ法にて形成され
た酸化膜あるいは窒化膜等を用い、第1層絶縁膜4−1
を0.5〜1μmの厚さで形成し、次にSOG、有機樹
脂等の塗布平坦化膜4−2をスピナー等で塗布し、熱処
理あるいは異方性エツチング等により第1層配線の段差
を軽減した後、フォトリソグラフィー技術によりバンプ
の形成される部分の塗布平坦化膜4−2をエツチングで
除去した後第2層絶縁膜4−3を0.5〜1μの厚さで
形成して得られる。材質は第1層絶縁膜4−1と同様で
ある。すなわち第1層間膜4は第1層絶縁膜4−1.塗
布平坦化膜4−2.第2層絶縁膜4−3の3層構造であ
るが、バンプの形成されるべき部分の第1層間膜4は第
1絶縁膜4−1と第2絶縁膜4−3の2層構造となって
いる。次に第1層間膜4にスルーホールを形成し、その
上に第2層配線(図示せず)を形成する。材質、厚さ等
は第1の実施例と同様である6次に第22層配線と第3
層配線を絶縁するための第2層間膜5として、第3層絶
縁膜5−1を0.2〜0.5μm程度の厚さで形成する
。材質は第1層絶縁膜4−1と同様である。次にシリコ
ンとポリイミドの化合物等の有機樹脂膜を用い1〜1.
5μmの厚さの塗布平坦化膜5−2を形成する。
次に第2層間膜5にスルーホールを開孔するが、このと
き、同時にバンプの形成される部分も開孔な行い塗布平
坦化膜5−2を除去し、凹部6を形成する。すなわち、
第2層間膜5は第3層絶縁膜5−1と塗布平坦化膜5−
2の2層構造であるが、バンプの形成される部分の第2
層間膜5は除去されている0次に第3層配線及びバンプ
2をAuメツキあるいはCuメツキ等で形成する。
き、同時にバンプの形成される部分も開孔な行い塗布平
坦化膜5−2を除去し、凹部6を形成する。すなわち、
第2層間膜5は第3層絶縁膜5−1と塗布平坦化膜5−
2の2層構造であるが、バンプの形成される部分の第2
層間膜5は除去されている0次に第3層配線及びバンプ
2をAuメツキあるいはCuメツキ等で形成する。
以上述べた様に、第2の実施例は第1層間膜4及び第2
層間膜5共に塗布平坦化膜を用いた場合の例であり、多
層配線構造が一層平坦化される利点がある。なお、本発
明においては第1および第2の実施例に示された層間膜
構造に限定されるものではなく、バンプ形成領域下層に
塗布平坦化膜が形成されていない構成であれば充分な効
果を得られる。
層間膜5共に塗布平坦化膜を用いた場合の例であり、多
層配線構造が一層平坦化される利点がある。なお、本発
明においては第1および第2の実施例に示された層間膜
構造に限定されるものではなく、バンプ形成領域下層に
塗布平坦化膜が形成されていない構成であれば充分な効
果を得られる。
以上説明した様に本発明は層間膜に塗布平坦化膜を用い
た半導体装置のバンプ部においてバンプの下の塗布平坦
化膜を除去することによりバンプの下は絶縁膜のみが存
在し、バンブ部の強度、信頼性を高める効果がある。
た半導体装置のバンプ部においてバンプの下の塗布平坦
化膜を除去することによりバンプの下は絶縁膜のみが存
在し、バンブ部の強度、信頼性を高める効果がある。
3・・・・・・第2層絶縁膜、5・・・・・・第2層間
膜、5−1・・・・・・第3層絶縁膜、6・・・・・・
凹部。
膜、5−1・・・・・・第3層絶縁膜、6・・・・・・
凹部。
Claims (1)
- 塗布平坦化膜を含む層間膜を有する多層構造の半導体装
置において、前記塗布平坦化膜を含む層間膜が前記半導
体装置表面に形成される入出力パッド部下層以外の領域
に設けられていることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1019108A JPH02199853A (ja) | 1989-01-27 | 1989-01-27 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1019108A JPH02199853A (ja) | 1989-01-27 | 1989-01-27 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02199853A true JPH02199853A (ja) | 1990-08-08 |
Family
ID=11990285
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1019108A Pending JPH02199853A (ja) | 1989-01-27 | 1989-01-27 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02199853A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009252997A (ja) * | 2008-04-07 | 2009-10-29 | Renesas Technology Corp | 半導体装置および半導体装置の製造方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62214625A (ja) * | 1986-03-17 | 1987-09-21 | Hitachi Micro Comput Eng Ltd | 半導体装置 |
JPH02122654A (ja) * | 1988-11-01 | 1990-05-10 | Fujitsu Ltd | 半導体装置の製造方法 |
-
1989
- 1989-01-27 JP JP1019108A patent/JPH02199853A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62214625A (ja) * | 1986-03-17 | 1987-09-21 | Hitachi Micro Comput Eng Ltd | 半導体装置 |
JPH02122654A (ja) * | 1988-11-01 | 1990-05-10 | Fujitsu Ltd | 半導体装置の製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009252997A (ja) * | 2008-04-07 | 2009-10-29 | Renesas Technology Corp | 半導体装置および半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2974022B1 (ja) | 半導体装置のボンディングパッド構造 | |
US6846717B2 (en) | Semiconductor device having a wire bond pad and method therefor | |
US4970574A (en) | Electromigrationproof structure for multilayer wiring on a semiconductor device | |
US6265300B1 (en) | Wire bonding surface and bonding method | |
JPH05109813A (ja) | 半導体装置 | |
WO2000044043A1 (fr) | Dispositif a semi-conducteurs et son procede de fabrication | |
US20140361434A1 (en) | Semiconductor device, method of manufacturing thereof, circuit board and electronic apparatus | |
US7288845B2 (en) | Fabrication of wire bond pads over underlying active devices, passive devices and/or dielectric layers in integrated circuits | |
US20030030153A1 (en) | Bond pad structure comprising multiple bond pads with metal overlap | |
US6528417B1 (en) | Metal patterned structure for SiN surface adhesion enhancement | |
JPH02199853A (ja) | 半導体装置 | |
JP3395747B2 (ja) | 半導体集積回路の製造方法 | |
JP2541102B2 (ja) | 同軸フリップチップ接続構造の形成方法 | |
JP3603673B2 (ja) | ボンディングパッド構造の製法 | |
JPH08255810A (ja) | 半導体装置及びその製造方法 | |
JPS63293930A (ja) | 半導体装置における電極 | |
US20220238468A1 (en) | Semiconductor device and method for fabricating the same | |
JPS63252445A (ja) | 半導体装置の製造方法 | |
JPH06302605A (ja) | 半導体装置 | |
JPS63308924A (ja) | 半導体装置 | |
JP4575928B2 (ja) | 半導体装置 | |
JPS61296752A (ja) | 半導体デバイス | |
KR20020024940A (ko) | 금속패드 및 그의 제조 방법 | |
KR20040023311A (ko) | 반도체 소자의 패드 형성 방법 | |
JPS62234350A (ja) | 半導体装置の製造方法 |