JP2005038944A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2005038944A JP2005038944A JP2003198031A JP2003198031A JP2005038944A JP 2005038944 A JP2005038944 A JP 2005038944A JP 2003198031 A JP2003198031 A JP 2003198031A JP 2003198031 A JP2003198031 A JP 2003198031A JP 2005038944 A JP2005038944 A JP 2005038944A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- main surface
- circle
- insulating film
- bump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
- H01L2224/141—Disposition
- H01L2224/1412—Layout
- H01L2224/1413—Square or rectangular array
- H01L2224/14131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
- H01L2224/141—Disposition
- H01L2224/1412—Layout
- H01L2224/1414—Circular array, i.e. array with radial symmetry
- H01L2224/14141—Circular array, i.e. array with radial symmetry being uniform, i.e. having a uniform pitch across the array
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01024—Chromium [Cr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Abstract
【課題】半導体装置と配線基板との熱膨張率差に起因するバンプ電極の疲労破壊を防止することができ、かつ多端子化に有利で配線基板に対する実装も容易な半導体装置を提供する。
【解決手段】半導体装置を、主面１の外周部に沿って配列された第１ボンディングパッド２と、主面１を保護するために第１ボンディングパッド２の形成部を除く主面１上に形成されたパッシベーション膜３と、パッシベーション膜３上に形成された第１絶縁膜４と、第１絶縁膜４上に形成され一端が第１ボンディングパッド２に接続された再配線５と、再配線５を保護するために第１絶縁膜４上に形成された第２絶縁膜６と、再配線５の他端に形成された第２ボンディングパッド７上に設定されたバンプ電極８，８ａとから構成する。直径がＤ＋２ｐで主面１の中心と同心の円内にのみアクティブ電極８を配置する。
【選択図】 図１
【解決手段】半導体装置を、主面１の外周部に沿って配列された第１ボンディングパッド２と、主面１を保護するために第１ボンディングパッド２の形成部を除く主面１上に形成されたパッシベーション膜３と、パッシベーション膜３上に形成された第１絶縁膜４と、第１絶縁膜４上に形成され一端が第１ボンディングパッド２に接続された再配線５と、再配線５を保護するために第１絶縁膜４上に形成された第２絶縁膜６と、再配線５の他端に形成された第２ボンディングパッド７上に設定されたバンプ電極８，８ａとから構成する。直径がＤ＋２ｐで主面１の中心と同心の円内にのみアクティブ電極８を配置する。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、主面上に再配線が施されたＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）タイプの半導体装置に係り、特に、第２ボンディングパッド上に配置されるバンプ電極の配列に関する。
【０００２】
【従来の技術】
近年、電気機器の小型軽量化、高速化及び高機能化の要求に対処するため、電気機器に実装する半導体装置に対しても小型軽量化、高集積化及び実装の容易化の要求が益々高まっている。
【０００３】
従来より、これらの各要求に対応可能な半導体装置として、図１２に示すように、主面１の外周部に沿って配列された第１ボンディングパッド（アルミパッド）２と、主面１を保護するために第１ボンディングパッド２の形成部を除く主面１上に形成されたパッシベーション膜３と、当該パッシベーション膜３上に形成された第１絶縁膜４と、当該第１絶縁膜４上に施され一端が第１ボンディングパッド２に接続された再配線５と、当該再配線５を保護するために第１絶縁膜４上に形成された第２絶縁膜６と、再配線５の他端に形成された第２ボンディングパッド７上に設定されたバンプ電極８とを備えたＣＳＰと呼ばれる半導体装置が提案されている。
【０００４】
このＣＳＰタイプの半導体装置は、バンプ電極８を主面１の全面に配置することができるので、外周部に配列された第１ボンディングパッド２上に直接バンプ電極８を形成する場合に比べて各バンプ電極８間の距離を大きくすることができ、半導体装置の多端子化ひいては高機能化と電気機器に対する実装の容易化とを図ることができる。また、半導体素子を樹脂封止しないので、半導体装置の小型軽量化を図ることができる。
【０００５】
ところで、この種の半導体装置は、電気機器に備えられた配線基板とバンプ電極８を介して電気的に接続されるので、半導体装置と配線基板との熱膨張率差に起因する熱応力がバンプ電極８に作用する。各バンプ電極８に作用する熱応力は、主面１の中心部からの距離に比例して大きくなるので、主面１の四隅部に配置されたバンプ電極８に最も大きな熱応力が繰り返し作用し、該部のバンプ電極８について最も疲労破壊が生じやすい。
【０００６】
従来より、かかる不都合を解消するため、図１３に示すように、主面１の縦辺に沿う方向及び横辺に沿う方向に第２ボンディングパッド７（バンプ電極８）を等ピッチで配列する構成において、四隅部に配置されるべきアクティブ電極（主面１に形成された半導体素子回路と電気的に接続されたバンプ電極）８をそれぞれ１つずつ省略したもの（例えば、特許文献１参照。）、それに、図１４に示すように、前記と同様の構成において、四隅部に配置されたバンプ電極８ａを１つずつ主面１に形成された半導体素子回路と電気的に接続されていないダミー電極としたもの（例えば、特許文献２参照。）が提案されている。
【０００７】
特許文献１に記載の技術によれば、最も大きな熱応力が作用する四隅部のアクティブ電極８を省略するので、アクティブ電極８の疲労破壊に起因する半導体装置の故障を防止することができ、半導体装置の信頼性を高めることができる。また、特許文献２に記載の技術によれば、最も大きな熱応力が作用する四隅部のバンプ電極をダミー電極８ａとするので、ダミー電極８ａが疲労破壊しても半導体装置の故障に繋がらず、半導体装置の信頼性を高めることができると共に、主面１上にバンプ電極８，８ａを均等に配置したので、配線基板に対する半導体装置の実装を容易なものにすることができる。
【０００８】
【特許文献１】
特開平５−２１８０４２号公報（図１３）
【０００９】
【特許文献２】
特開２００３−１７５３０（図１）
【００１０】
【発明が解決しようとする課題】
前記したように、主面１上に配置されたバンプ電極８，８ａに作用する熱応力は、主面１の中心部からの距離に比例して大きくなるので、半導体装置が大型化するに従って熱応力に起因する疲労破壊を生じるバンプ電極８，８ａの設定範囲も拡大するが、前記公知例に係るＣＳＰタイプの半導体装置は、四隅部に配置されるべきアクティブ電極８をそれぞれ１つずつ省略するか、ダミー電極８ａとする構成であるので、大型の半導体装置についてはその耐久性及び信頼性を十分に高めることができない。
【００１１】
一方、アクティブ電極８の設定範囲を縮小したり、ダミー電極８ａの設定範囲を拡大すれば、アクティブ電極８の疲労破壊を防止することができ、半導体装置の耐久性及び信頼性を高めることができるが、その反面、主面１に設定されるアクティブ電極８の数が減少し、半導体装置の多端子化及び高機能化に不利となるという不都合が生じる。
【００１２】
本発明は、かかる従来技術の不備を解消するためになされたものであり、その目的は、アクティブ電極の設定範囲を半導体装置のサイズとアクティブ電極の配列ピッチとによって特定することにより、半導体装置と配線基板との熱膨張率差に起因するアクティブ電極の疲労破壊を防止することができ、かつ端子数の減少を最小限に抑制することができる半導体装置を提供することにある。
【００１３】
【課題を解決するための手段】
本発明は、前記の課題を解決するため、主面の外周部に沿って配列された複数個の第１ボンディングパッドと、当該第１ボンディングパッドの形成部を除く前記主面上に形成された絶縁膜と、当該絶縁膜上に形成され、一端が前記第１ボンディングパッドに接続された再配線と、当該再配線の他端に形成され、前記絶縁膜上に配置された第２ボンディングパッドと、当該第２ボンディングパッド上に１つずつ取り付けられた複数個のバンプ電極とを有する半導体装置において、前記主面に前記複数個のバンプ電極を等ピッチで配列してなり、前記主面の縦辺に沿う方向又は横辺に沿う方向に関して最も外側に配置されたバンプ電極の間隔をＤ、前記バンプ電極の配列ピッチをｐとし、直径がＤ＋２ｐの円を前記主面の中心と同心に描いたとき、当該円内にのみ前記主面に形成された半導体素子回路と電気的に接続されたバンプ電極、即ち、アクティブ電極を配置するという構成にした。
【００１４】
主面上に配置されたバンプ電極に作用する熱応力は、主面の中心部からの距離に比例して大きくなるので、主面の中心と同心の円を基準としてアクティブ電極の設定範囲を特定すると、過大な熱応力が作用しないアクティブ電極の設定範囲を容易に特定することができ、バンプ電極に疲労破壊が生じにくい半導体装置を容易に作製することができる。また、バンプ電極の疲労破壊は、経験則上、直径がＤ＋２ｐの円外において発生することが分かっているので、アクティブ電極の設定範囲を当該円の内部だけに限定すると、アクティブ電極の疲労破壊を完全に防止することができ、半導体装置の耐久性及び信頼性を高めることができる。
【００１５】
また、本発明は、前記構成の半導体装置において、前記円外には、アクティブ電極のみならず、前記主面に形成された半導体素子回路と電気的に接続されていないバンプ電極、即ち、ダミー電極も配置しないという構成にした。
【００１６】
このようにすると、アクティブ電極のみならずダミー電極の疲労破壊も防止できるので、ダミー電極の疲労破壊に起因する異音の発生や外観の劣化を防止することができる。
【００１７】
また、本発明は、前記構成の半導体装置において、前記円外にダミー電極を配置するという構成にした。
【００１８】
このように、特定された円外にダミー電極を配置すると、主面に対するバンプ電極（アクティブ電極とダミー電極の総称）の設定範囲を広くすることができるので、配線基板に対する半導体装置の実装を容易なものにすることができ、本発明に係る半導体装置を備えた電気機器の製造コストを低減することができる。
【００１９】
また、本発明は、前記構成の半導体装置において、前記円内の中心部に１乃至複数個のダミー電極を配置するという構成にした。
【００２０】
このように、円内に配置可能なアクティブ電極の数が所望の電極数を超えている場合には、円内の中心部にその差分に相当する数のダミー電極を配置すると、主面上にバンプ電極がを均等に配置されるので、配線基板に対する半導体装置の実装を容易なものにすることができる。
【００２１】
また、本発明は、前記構成の半導体装置において、前記主面に前記複数個のアクティブ電極を同心円状に配置するという構成にした。
【００２２】
このように、主面に複数個のアクティブ電極を同心円状に配置すると、前記円外へのアクティブ電極の設定を防止することができるので、バンプ電極に疲労破壊が生じにくい半導体装置を容易に作製することができる。
【００２３】
【発明の実施の形態】
以下、本発明に係る半導体装置の実施形態を、図１乃至図１１に基づいて説明する。図１は本発明に係る半導体装置の断面構造を示す斜視断面図、図２は第１実施形態例に係る半導体装置の主面側から見た平面図、図３は第２実施形態例に係る半導体装置の主面側から見た平面図、図４は第３実施形態例に係る半導体装置の主面側から見た平面図、図５は第４実施形態例に係る半導体装置の主面側から見た平面図、図６は第５実施形態例に係る半導体装置の主面側から見た平面図、図７は第６実施形態例に係る半導体装置の主面側から見た平面図、図８は第７実施形態例に係る半導体装置の主面側から見た平面図、図９は第８実施形態例に係る半導体装置の主面側から見た平面図、図１０は第９実施形態例に係る半導体装置の主面側から見た平面図、図１１は第１０実施形態例に係る半導体装置の主面側から見た平面図である。
【００２４】
本例の半導体装置は、図１に示すように、主面１の外周部に沿って配列された複数個の第１ボンディングパッド２と、主面１を保護するために第１ボンディングパッド２の形成部を除く主面１上に形成されたパッシベーション膜３と、当該パッシベーション膜３上に形成された第１絶縁膜４と、当該第１絶縁膜４上に形成され一端が第１ボンディングパッド２に接続された再配線５と、当該再配線５を保護するために第１絶縁膜４上に形成された第２絶縁膜６と、再配線５の他端に形成された第２ボンディングパッド７上に設定されたバンプ電極８，８ａとから構成されている。なお、主面１には、所要の半導体素子群よりなる図示しない半導体素子回路がウエハプロセスで形成される。
【００２５】
本発明の半導体装置は、いずれも図２乃至図１１に示すように、主面１が正方形に形成されており、当該主面１上にバンプ電極８，８ａが等ピッチで配列されている。なお、バンプ電極８は、前記主面１に形成された半導体素子回路と電気的に接続されたアクティブ電極を示し、バンプ電極８ａは、前記主面１に形成された半導体素子回路と電気的に接続されていないダミー電極を示している。
【００２６】
第１実施形態例に係る半導体装置は、図２に示すように、主面１の縦辺に沿う方向及び横辺に沿う方向に関して最も外側に配置されたバンプ電極８の間隔をＤ、各バンプ電極８の配列ピッチをｐとし、直径がＤ＋２ｐの円を主面１の中心と同心に描いたとき、当該円上に中心点が配置されるバンプ電極８を限度として当該円内にのみアクティブ電極８を升目状に配置し、これよりも外側の領域には何らのバンプ電極も配置しないという構成になっている。
【００２７】
第２実施形態例に係る半導体装置は、図３に示すように、直径がＤ＋２ｐの円上に中心点が配置されるバンプ電極８を限度として当該円内にのみアクティブ電極８を升目状に配置し、これよりも外側の領域及び前記円の中央部の直径ｄの円内には何らのバンプ電極も配置しないという構成になっている。
【００２８】
第３実施形態例に係る半導体装置は、図４に示すように、直径がＤの円上に中心点が配置されるバンプ電極８を限度として当該円内にのみアクティブ電極８を升目状に配置し、これよりも外側の領域には何らのバンプ電極も配置しないという構成になっている。
【００２９】
第４実施形態例に係る半導体装置は、図５に示すように、直径がＤの円上に中心点が配置されるバンプ電極８を限度として当該円内にのみアクティブ電極８を同心円状に配置し、これよりも外側の領域には何らのバンプ電極も配置しないという構成になっている。
【００３０】
第５実施形態例に係る半導体装置は、図６に示すように、直径がＤの円上に中心点が配置されるバンプ電極８を限度として当該円内にのみアクティブ電極８をハニカム状に配置し、これよりも外側の領域には何らのバンプ電極も配置しないという構成になっている。
【００３１】
第６実施形態例乃至第１０実施形態例に係る半導体装置は、図７乃至図１１に示すように、前記第１実施形態例乃至第５実施形態例に係る半導体装置のアクティブ電極８が配置されない領域にダミー電極８ａを配置するという構成になっている。
【００３２】
なお、これらの各実施形態例は、本発明に係る半導体装置の実施の一例を示すものであって、本発明の要旨はこれに限定されるものではなく、直径がＤ＋２ｐの円を主面１の中心と同心に描いたときに当該円上に中心点が配置されるバンプ電極８を限度として当該円内にのみアクティブ電極８を配置するという要件を具備する限り、アクティブ電極８及びダミー電極８ａの配列については任意に設計することができる。
【００３３】
第１ボンディングパッド２及びパッシベーション膜３の形成は通常のウエハプロセスで行われ、第１絶縁膜４、再配線５、第２絶縁膜６及びバンプ電極８，８ａの形成は、ウエハプロセス終了後の再配線工程において行われる。
【００３４】
第１絶縁膜４は、感光性ポリイミド樹脂などの感光性樹脂材料をもって構成され、図１に示すように、第１ボンディングパッド２の一部（中央部）を除く主面１上に形成される。この第１絶縁膜５は、再配線５の形成時における第１ボンディングパッド２の損傷を防止するため、第１ボンディングパッド２の開口端を覆うように形成される。この第１絶縁膜４の形成は、半導体装置のもとになるウエハの主面上に感光性樹脂材料よりなる樹脂層を均一な厚さに塗布した後、当該樹脂層を第１絶縁膜４の形状に露光して露光部を硬化し、次いで、未露光部を現像処理により除去することによって行う。
【００３５】
第２ボンディングパッド７を含む再配線５は、銅めっきによって形成され、図１に示すように、第１絶縁膜４に配列される。この第２ボンディングパッド７を含む再配線５も、フォトリソグラフィ法によって形成される。即ち、第１絶縁膜４上にクロム又は銅などを一様にスパッタリングしてシード層を形成し、次いで当該シード層上にフォトレジスト層を均一な厚さに塗布し、フォトレジスト層を第２ボンディングパッド７を含む再配線５の形状に露光する。次いで、未露光部を現像処理によって除去し、露光部に対応するシード層を化学エッチングによって除去する。次いで、残存したフォトレジスト層をアッシングにて除去し、露光部に対応するシード層を露出させる。最後に、露出されたシード層に銅めっきを施して第２ボンディングパッド７を含む再配線５とする。
【００３６】
第２絶縁膜６は、感光性ポリイミド樹脂などの感光性樹脂材料をもって構成され、図１に示すように、第２ボンディングパッド７の一部（中央部）を除く第１絶縁膜４上に形成される。この第２絶縁膜６も、前記第１絶縁膜４と同様の方法で形成される。
【００３７】
アクティブ電極８及びダミー電極８ａは、任意の導電材料をもって形成することができるが、比較的安価にして第２ボンディングパッド７に対する設定が容易であることから、鉛フリーハンダや共晶ハンダなどのハンダをボール状に成形してなるハンダボール、或いは樹脂ボールの表面に鉛フリーハンダや共晶ハンダなどのハンダをコーティングしてなるコーティングハンダボールを用いることが特に好ましい。
【００３８】
本例の半導体装置は、主面１の中心と同心に描かれた円を基準としてアクティブ電極８の設定範囲を特定したので、過大な熱応力が作用しないアクティブ電極８の設定範囲を容易に特定することができ、アクティブ電極８に疲労破壊が生じにくい半導体装置を容易に作製することができる。また、本例の半導体装置は、前記円の直径をＤ＋２ｐ（但し、Ｄは主面の縦辺に沿う方向又は横辺に沿う方向に関して最も外側に配置されたバンプ電極の間隔、ｐは各バンプ電極の配列ピッチ）とし、主面上におけるアクティブ電極８の設定範囲を当該円の内部だけに限定したので、アクティブ電極８の疲労破壊を完全に防止することができ、半導体装置の耐久性及び信頼性を高めることができる。
【００３９】
また、前記円外にアクティブ電極８のみならずダミー電極８ａも配置しない場合には、アクティブ電極８のみならずダミー電極８ａの疲労破壊も防止できるので、ダミー電極の疲労破壊に起因する異音の発生や外観の劣化を防止することができる。
【００４０】
また、前記円外にダミー電極を配置した場合には、主面に対するバンプ電極８，８ａの設定範囲を広くすることができるので、配線基板に対する半導体装置の実装を容易なものにすることができ、本発明に係る半導体装置を備えた電気機器の製造コストを低減することができる。
【００４１】
また、前記円内の中心部に１乃至複数個のダミー電極８ａを配置した場合には、主面１上にバンプ電極８，８ａが均等に配置されるので、配線基板に対する半導体装置の実装を容易なものにすることができる。
【００４２】
また、主面１上に複数個のアクティブ電極８を同心円状に配置した場合には、前記円外へのアクティブ電極８の設定を防止することができるので、バンプ電極に疲労破壊が生じにくい半導体装置を容易に作製することができる。
【００４３】
なお、前記各実施形態例においては、主面１が正方形の半導体装置を例にとって説明したが、主面１の形状が長方形に形成された半導体装置についても、主面１の短辺方向に関して最も外側に配置されたバンプ電極の間隔をＤ、当該バンプ電極の配列ピッチをｐとして直径がＤ＋２ｐの円の範囲内でアクティブ電極８を設定することにより、前記各実施形態例と同様に実施することができ、前記各実施形態例に係る半導体装置と同様の効果を発揮することができる。
【００４４】
【発明の効果】
以上説明したように、本発明の半導体装置は、主面の中心を中心として描かれた円を基準としてアクティブ電極の設定範囲を特定したので、過大な熱応力が作用しないアクティブ電極の設定範囲を容易に特定することができ、バンプ電極に疲労破壊が生じにくい半導体装置を容易に作製することができる。また、本発明の半導体装置は、前記円の直径をＤ＋２ｐ（但し、Ｄは主面の縦辺に沿う方向又は横辺に沿う方向に関して最も外側に配置されたバンプ電極の間隔、ｐは各バンプ電極の配列ピッチ）とし、主面上におけるアクティブ電極の設定範囲を当該円の内部だけに限定したので、アクティブ電極の疲労破壊を完全に防止することができ、半導体装置の耐久性及び信頼性を高めることができる。
【図面の簡単な説明】
【図１】本発明に係る半導体装置の断面構造を示す斜視断面図である。
【図２】第１実施形態例に係る半導体装置の主面側から見た平面図である。
【図３】第２実施形態例に係る半導体装置の主面側から見た平面図である。
【図４】第３実施形態例に係る半導体装置の主面側から見た平面図である。
【図５】第４実施形態例に係る半導体装置の主面側から見た平面図である。
【図６】第５実施形態例に係る半導体装置の主面側から見た平面図である。
【図７】第６実施形態例に係る半導体装置の主面側から見た平面図である。
【図８】第７実施形態例に係る半導体装置の主面側から見た平面図である。
【図９】第８実施形態例に係る半導体装置の主面側から見た平面図である。
【図１０】第９実施形態例に係る半導体装置の主面側から見た平面図である。
【図１１】第１０実施形態例に係る半導体装置の主面側から見た平面図である。
【図１２】従来例に係る半導体装置の断面構造を示す断面図である。
【図１３】第１従来例に係る半導体装置の主面側から見た平面図である。
【図１４】第２従来例に係る半導体装置の主面側から見た平面図である。
【符号の説明】
１ 主面
２ 第１ボンディングパッド（アルミパッド）
３ パッシベーション膜
４ 第１絶縁膜
５ 再配線
６ 第２絶縁膜
７ 第２ボンディングパッド
８，８ａ バンプ電極９（ハンダボール）
【発明の属する技術分野】
本発明は、主面上に再配線が施されたＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）タイプの半導体装置に係り、特に、第２ボンディングパッド上に配置されるバンプ電極の配列に関する。
【０００２】
【従来の技術】
近年、電気機器の小型軽量化、高速化及び高機能化の要求に対処するため、電気機器に実装する半導体装置に対しても小型軽量化、高集積化及び実装の容易化の要求が益々高まっている。
【０００３】
従来より、これらの各要求に対応可能な半導体装置として、図１２に示すように、主面１の外周部に沿って配列された第１ボンディングパッド（アルミパッド）２と、主面１を保護するために第１ボンディングパッド２の形成部を除く主面１上に形成されたパッシベーション膜３と、当該パッシベーション膜３上に形成された第１絶縁膜４と、当該第１絶縁膜４上に施され一端が第１ボンディングパッド２に接続された再配線５と、当該再配線５を保護するために第１絶縁膜４上に形成された第２絶縁膜６と、再配線５の他端に形成された第２ボンディングパッド７上に設定されたバンプ電極８とを備えたＣＳＰと呼ばれる半導体装置が提案されている。
【０００４】
このＣＳＰタイプの半導体装置は、バンプ電極８を主面１の全面に配置することができるので、外周部に配列された第１ボンディングパッド２上に直接バンプ電極８を形成する場合に比べて各バンプ電極８間の距離を大きくすることができ、半導体装置の多端子化ひいては高機能化と電気機器に対する実装の容易化とを図ることができる。また、半導体素子を樹脂封止しないので、半導体装置の小型軽量化を図ることができる。
【０００５】
ところで、この種の半導体装置は、電気機器に備えられた配線基板とバンプ電極８を介して電気的に接続されるので、半導体装置と配線基板との熱膨張率差に起因する熱応力がバンプ電極８に作用する。各バンプ電極８に作用する熱応力は、主面１の中心部からの距離に比例して大きくなるので、主面１の四隅部に配置されたバンプ電極８に最も大きな熱応力が繰り返し作用し、該部のバンプ電極８について最も疲労破壊が生じやすい。
【０００６】
従来より、かかる不都合を解消するため、図１３に示すように、主面１の縦辺に沿う方向及び横辺に沿う方向に第２ボンディングパッド７（バンプ電極８）を等ピッチで配列する構成において、四隅部に配置されるべきアクティブ電極（主面１に形成された半導体素子回路と電気的に接続されたバンプ電極）８をそれぞれ１つずつ省略したもの（例えば、特許文献１参照。）、それに、図１４に示すように、前記と同様の構成において、四隅部に配置されたバンプ電極８ａを１つずつ主面１に形成された半導体素子回路と電気的に接続されていないダミー電極としたもの（例えば、特許文献２参照。）が提案されている。
【０００７】
特許文献１に記載の技術によれば、最も大きな熱応力が作用する四隅部のアクティブ電極８を省略するので、アクティブ電極８の疲労破壊に起因する半導体装置の故障を防止することができ、半導体装置の信頼性を高めることができる。また、特許文献２に記載の技術によれば、最も大きな熱応力が作用する四隅部のバンプ電極をダミー電極８ａとするので、ダミー電極８ａが疲労破壊しても半導体装置の故障に繋がらず、半導体装置の信頼性を高めることができると共に、主面１上にバンプ電極８，８ａを均等に配置したので、配線基板に対する半導体装置の実装を容易なものにすることができる。
【０００８】
【特許文献１】
特開平５−２１８０４２号公報（図１３）
【０００９】
【特許文献２】
特開２００３−１７５３０（図１）
【００１０】
【発明が解決しようとする課題】
前記したように、主面１上に配置されたバンプ電極８，８ａに作用する熱応力は、主面１の中心部からの距離に比例して大きくなるので、半導体装置が大型化するに従って熱応力に起因する疲労破壊を生じるバンプ電極８，８ａの設定範囲も拡大するが、前記公知例に係るＣＳＰタイプの半導体装置は、四隅部に配置されるべきアクティブ電極８をそれぞれ１つずつ省略するか、ダミー電極８ａとする構成であるので、大型の半導体装置についてはその耐久性及び信頼性を十分に高めることができない。
【００１１】
一方、アクティブ電極８の設定範囲を縮小したり、ダミー電極８ａの設定範囲を拡大すれば、アクティブ電極８の疲労破壊を防止することができ、半導体装置の耐久性及び信頼性を高めることができるが、その反面、主面１に設定されるアクティブ電極８の数が減少し、半導体装置の多端子化及び高機能化に不利となるという不都合が生じる。
【００１２】
本発明は、かかる従来技術の不備を解消するためになされたものであり、その目的は、アクティブ電極の設定範囲を半導体装置のサイズとアクティブ電極の配列ピッチとによって特定することにより、半導体装置と配線基板との熱膨張率差に起因するアクティブ電極の疲労破壊を防止することができ、かつ端子数の減少を最小限に抑制することができる半導体装置を提供することにある。
【００１３】
【課題を解決するための手段】
本発明は、前記の課題を解決するため、主面の外周部に沿って配列された複数個の第１ボンディングパッドと、当該第１ボンディングパッドの形成部を除く前記主面上に形成された絶縁膜と、当該絶縁膜上に形成され、一端が前記第１ボンディングパッドに接続された再配線と、当該再配線の他端に形成され、前記絶縁膜上に配置された第２ボンディングパッドと、当該第２ボンディングパッド上に１つずつ取り付けられた複数個のバンプ電極とを有する半導体装置において、前記主面に前記複数個のバンプ電極を等ピッチで配列してなり、前記主面の縦辺に沿う方向又は横辺に沿う方向に関して最も外側に配置されたバンプ電極の間隔をＤ、前記バンプ電極の配列ピッチをｐとし、直径がＤ＋２ｐの円を前記主面の中心と同心に描いたとき、当該円内にのみ前記主面に形成された半導体素子回路と電気的に接続されたバンプ電極、即ち、アクティブ電極を配置するという構成にした。
【００１４】
主面上に配置されたバンプ電極に作用する熱応力は、主面の中心部からの距離に比例して大きくなるので、主面の中心と同心の円を基準としてアクティブ電極の設定範囲を特定すると、過大な熱応力が作用しないアクティブ電極の設定範囲を容易に特定することができ、バンプ電極に疲労破壊が生じにくい半導体装置を容易に作製することができる。また、バンプ電極の疲労破壊は、経験則上、直径がＤ＋２ｐの円外において発生することが分かっているので、アクティブ電極の設定範囲を当該円の内部だけに限定すると、アクティブ電極の疲労破壊を完全に防止することができ、半導体装置の耐久性及び信頼性を高めることができる。
【００１５】
また、本発明は、前記構成の半導体装置において、前記円外には、アクティブ電極のみならず、前記主面に形成された半導体素子回路と電気的に接続されていないバンプ電極、即ち、ダミー電極も配置しないという構成にした。
【００１６】
このようにすると、アクティブ電極のみならずダミー電極の疲労破壊も防止できるので、ダミー電極の疲労破壊に起因する異音の発生や外観の劣化を防止することができる。
【００１７】
また、本発明は、前記構成の半導体装置において、前記円外にダミー電極を配置するという構成にした。
【００１８】
このように、特定された円外にダミー電極を配置すると、主面に対するバンプ電極（アクティブ電極とダミー電極の総称）の設定範囲を広くすることができるので、配線基板に対する半導体装置の実装を容易なものにすることができ、本発明に係る半導体装置を備えた電気機器の製造コストを低減することができる。
【００１９】
また、本発明は、前記構成の半導体装置において、前記円内の中心部に１乃至複数個のダミー電極を配置するという構成にした。
【００２０】
このように、円内に配置可能なアクティブ電極の数が所望の電極数を超えている場合には、円内の中心部にその差分に相当する数のダミー電極を配置すると、主面上にバンプ電極がを均等に配置されるので、配線基板に対する半導体装置の実装を容易なものにすることができる。
【００２１】
また、本発明は、前記構成の半導体装置において、前記主面に前記複数個のアクティブ電極を同心円状に配置するという構成にした。
【００２２】
このように、主面に複数個のアクティブ電極を同心円状に配置すると、前記円外へのアクティブ電極の設定を防止することができるので、バンプ電極に疲労破壊が生じにくい半導体装置を容易に作製することができる。
【００２３】
【発明の実施の形態】
以下、本発明に係る半導体装置の実施形態を、図１乃至図１１に基づいて説明する。図１は本発明に係る半導体装置の断面構造を示す斜視断面図、図２は第１実施形態例に係る半導体装置の主面側から見た平面図、図３は第２実施形態例に係る半導体装置の主面側から見た平面図、図４は第３実施形態例に係る半導体装置の主面側から見た平面図、図５は第４実施形態例に係る半導体装置の主面側から見た平面図、図６は第５実施形態例に係る半導体装置の主面側から見た平面図、図７は第６実施形態例に係る半導体装置の主面側から見た平面図、図８は第７実施形態例に係る半導体装置の主面側から見た平面図、図９は第８実施形態例に係る半導体装置の主面側から見た平面図、図１０は第９実施形態例に係る半導体装置の主面側から見た平面図、図１１は第１０実施形態例に係る半導体装置の主面側から見た平面図である。
【００２４】
本例の半導体装置は、図１に示すように、主面１の外周部に沿って配列された複数個の第１ボンディングパッド２と、主面１を保護するために第１ボンディングパッド２の形成部を除く主面１上に形成されたパッシベーション膜３と、当該パッシベーション膜３上に形成された第１絶縁膜４と、当該第１絶縁膜４上に形成され一端が第１ボンディングパッド２に接続された再配線５と、当該再配線５を保護するために第１絶縁膜４上に形成された第２絶縁膜６と、再配線５の他端に形成された第２ボンディングパッド７上に設定されたバンプ電極８，８ａとから構成されている。なお、主面１には、所要の半導体素子群よりなる図示しない半導体素子回路がウエハプロセスで形成される。
【００２５】
本発明の半導体装置は、いずれも図２乃至図１１に示すように、主面１が正方形に形成されており、当該主面１上にバンプ電極８，８ａが等ピッチで配列されている。なお、バンプ電極８は、前記主面１に形成された半導体素子回路と電気的に接続されたアクティブ電極を示し、バンプ電極８ａは、前記主面１に形成された半導体素子回路と電気的に接続されていないダミー電極を示している。
【００２６】
第１実施形態例に係る半導体装置は、図２に示すように、主面１の縦辺に沿う方向及び横辺に沿う方向に関して最も外側に配置されたバンプ電極８の間隔をＤ、各バンプ電極８の配列ピッチをｐとし、直径がＤ＋２ｐの円を主面１の中心と同心に描いたとき、当該円上に中心点が配置されるバンプ電極８を限度として当該円内にのみアクティブ電極８を升目状に配置し、これよりも外側の領域には何らのバンプ電極も配置しないという構成になっている。
【００２７】
第２実施形態例に係る半導体装置は、図３に示すように、直径がＤ＋２ｐの円上に中心点が配置されるバンプ電極８を限度として当該円内にのみアクティブ電極８を升目状に配置し、これよりも外側の領域及び前記円の中央部の直径ｄの円内には何らのバンプ電極も配置しないという構成になっている。
【００２８】
第３実施形態例に係る半導体装置は、図４に示すように、直径がＤの円上に中心点が配置されるバンプ電極８を限度として当該円内にのみアクティブ電極８を升目状に配置し、これよりも外側の領域には何らのバンプ電極も配置しないという構成になっている。
【００２９】
第４実施形態例に係る半導体装置は、図５に示すように、直径がＤの円上に中心点が配置されるバンプ電極８を限度として当該円内にのみアクティブ電極８を同心円状に配置し、これよりも外側の領域には何らのバンプ電極も配置しないという構成になっている。
【００３０】
第５実施形態例に係る半導体装置は、図６に示すように、直径がＤの円上に中心点が配置されるバンプ電極８を限度として当該円内にのみアクティブ電極８をハニカム状に配置し、これよりも外側の領域には何らのバンプ電極も配置しないという構成になっている。
【００３１】
第６実施形態例乃至第１０実施形態例に係る半導体装置は、図７乃至図１１に示すように、前記第１実施形態例乃至第５実施形態例に係る半導体装置のアクティブ電極８が配置されない領域にダミー電極８ａを配置するという構成になっている。
【００３２】
なお、これらの各実施形態例は、本発明に係る半導体装置の実施の一例を示すものであって、本発明の要旨はこれに限定されるものではなく、直径がＤ＋２ｐの円を主面１の中心と同心に描いたときに当該円上に中心点が配置されるバンプ電極８を限度として当該円内にのみアクティブ電極８を配置するという要件を具備する限り、アクティブ電極８及びダミー電極８ａの配列については任意に設計することができる。
【００３３】
第１ボンディングパッド２及びパッシベーション膜３の形成は通常のウエハプロセスで行われ、第１絶縁膜４、再配線５、第２絶縁膜６及びバンプ電極８，８ａの形成は、ウエハプロセス終了後の再配線工程において行われる。
【００３４】
第１絶縁膜４は、感光性ポリイミド樹脂などの感光性樹脂材料をもって構成され、図１に示すように、第１ボンディングパッド２の一部（中央部）を除く主面１上に形成される。この第１絶縁膜５は、再配線５の形成時における第１ボンディングパッド２の損傷を防止するため、第１ボンディングパッド２の開口端を覆うように形成される。この第１絶縁膜４の形成は、半導体装置のもとになるウエハの主面上に感光性樹脂材料よりなる樹脂層を均一な厚さに塗布した後、当該樹脂層を第１絶縁膜４の形状に露光して露光部を硬化し、次いで、未露光部を現像処理により除去することによって行う。
【００３５】
第２ボンディングパッド７を含む再配線５は、銅めっきによって形成され、図１に示すように、第１絶縁膜４に配列される。この第２ボンディングパッド７を含む再配線５も、フォトリソグラフィ法によって形成される。即ち、第１絶縁膜４上にクロム又は銅などを一様にスパッタリングしてシード層を形成し、次いで当該シード層上にフォトレジスト層を均一な厚さに塗布し、フォトレジスト層を第２ボンディングパッド７を含む再配線５の形状に露光する。次いで、未露光部を現像処理によって除去し、露光部に対応するシード層を化学エッチングによって除去する。次いで、残存したフォトレジスト層をアッシングにて除去し、露光部に対応するシード層を露出させる。最後に、露出されたシード層に銅めっきを施して第２ボンディングパッド７を含む再配線５とする。
【００３６】
第２絶縁膜６は、感光性ポリイミド樹脂などの感光性樹脂材料をもって構成され、図１に示すように、第２ボンディングパッド７の一部（中央部）を除く第１絶縁膜４上に形成される。この第２絶縁膜６も、前記第１絶縁膜４と同様の方法で形成される。
【００３７】
アクティブ電極８及びダミー電極８ａは、任意の導電材料をもって形成することができるが、比較的安価にして第２ボンディングパッド７に対する設定が容易であることから、鉛フリーハンダや共晶ハンダなどのハンダをボール状に成形してなるハンダボール、或いは樹脂ボールの表面に鉛フリーハンダや共晶ハンダなどのハンダをコーティングしてなるコーティングハンダボールを用いることが特に好ましい。
【００３８】
本例の半導体装置は、主面１の中心と同心に描かれた円を基準としてアクティブ電極８の設定範囲を特定したので、過大な熱応力が作用しないアクティブ電極８の設定範囲を容易に特定することができ、アクティブ電極８に疲労破壊が生じにくい半導体装置を容易に作製することができる。また、本例の半導体装置は、前記円の直径をＤ＋２ｐ（但し、Ｄは主面の縦辺に沿う方向又は横辺に沿う方向に関して最も外側に配置されたバンプ電極の間隔、ｐは各バンプ電極の配列ピッチ）とし、主面上におけるアクティブ電極８の設定範囲を当該円の内部だけに限定したので、アクティブ電極８の疲労破壊を完全に防止することができ、半導体装置の耐久性及び信頼性を高めることができる。
【００３９】
また、前記円外にアクティブ電極８のみならずダミー電極８ａも配置しない場合には、アクティブ電極８のみならずダミー電極８ａの疲労破壊も防止できるので、ダミー電極の疲労破壊に起因する異音の発生や外観の劣化を防止することができる。
【００４０】
また、前記円外にダミー電極を配置した場合には、主面に対するバンプ電極８，８ａの設定範囲を広くすることができるので、配線基板に対する半導体装置の実装を容易なものにすることができ、本発明に係る半導体装置を備えた電気機器の製造コストを低減することができる。
【００４１】
また、前記円内の中心部に１乃至複数個のダミー電極８ａを配置した場合には、主面１上にバンプ電極８，８ａが均等に配置されるので、配線基板に対する半導体装置の実装を容易なものにすることができる。
【００４２】
また、主面１上に複数個のアクティブ電極８を同心円状に配置した場合には、前記円外へのアクティブ電極８の設定を防止することができるので、バンプ電極に疲労破壊が生じにくい半導体装置を容易に作製することができる。
【００４３】
なお、前記各実施形態例においては、主面１が正方形の半導体装置を例にとって説明したが、主面１の形状が長方形に形成された半導体装置についても、主面１の短辺方向に関して最も外側に配置されたバンプ電極の間隔をＤ、当該バンプ電極の配列ピッチをｐとして直径がＤ＋２ｐの円の範囲内でアクティブ電極８を設定することにより、前記各実施形態例と同様に実施することができ、前記各実施形態例に係る半導体装置と同様の効果を発揮することができる。
【００４４】
【発明の効果】
以上説明したように、本発明の半導体装置は、主面の中心を中心として描かれた円を基準としてアクティブ電極の設定範囲を特定したので、過大な熱応力が作用しないアクティブ電極の設定範囲を容易に特定することができ、バンプ電極に疲労破壊が生じにくい半導体装置を容易に作製することができる。また、本発明の半導体装置は、前記円の直径をＤ＋２ｐ（但し、Ｄは主面の縦辺に沿う方向又は横辺に沿う方向に関して最も外側に配置されたバンプ電極の間隔、ｐは各バンプ電極の配列ピッチ）とし、主面上におけるアクティブ電極の設定範囲を当該円の内部だけに限定したので、アクティブ電極の疲労破壊を完全に防止することができ、半導体装置の耐久性及び信頼性を高めることができる。
【図面の簡単な説明】
【図１】本発明に係る半導体装置の断面構造を示す斜視断面図である。
【図２】第１実施形態例に係る半導体装置の主面側から見た平面図である。
【図３】第２実施形態例に係る半導体装置の主面側から見た平面図である。
【図４】第３実施形態例に係る半導体装置の主面側から見た平面図である。
【図５】第４実施形態例に係る半導体装置の主面側から見た平面図である。
【図６】第５実施形態例に係る半導体装置の主面側から見た平面図である。
【図７】第６実施形態例に係る半導体装置の主面側から見た平面図である。
【図８】第７実施形態例に係る半導体装置の主面側から見た平面図である。
【図９】第８実施形態例に係る半導体装置の主面側から見た平面図である。
【図１０】第９実施形態例に係る半導体装置の主面側から見た平面図である。
【図１１】第１０実施形態例に係る半導体装置の主面側から見た平面図である。
【図１２】従来例に係る半導体装置の断面構造を示す断面図である。
【図１３】第１従来例に係る半導体装置の主面側から見た平面図である。
【図１４】第２従来例に係る半導体装置の主面側から見た平面図である。
【符号の説明】
１ 主面
２ 第１ボンディングパッド（アルミパッド）
３ パッシベーション膜
４ 第１絶縁膜
５ 再配線
６ 第２絶縁膜
７ 第２ボンディングパッド
８，８ａ バンプ電極９（ハンダボール）
Claims (5)
- 主面の外周部に沿って配列された複数個の第１ボンディングパッドと、当該第１ボンディングパッドの形成部を除く前記主面上に形成された絶縁膜と、当該絶縁膜上に形成され、一端が前記第１ボンディングパッドに接続された再配線と、当該再配線の他端に形成され、前記絶縁膜上に配置された第２ボンディングパッドと、当該第２ボンディングパッド上に１つずつ取り付けられた複数個のバンプ電極とを有する半導体装置において、
前記主面に前記複数個のバンプ電極を等ピッチで配列してなり、前記主面の縦辺に沿う方向又は横辺に沿う方向に関して最も外側に配置されたバンプ電極の間隔をＤ、前記バンプ電極の配列ピッチをｐとし、直径がＤ＋２ｐの円を前記主面の中心と同心に描いたとき、当該円内にのみ前記主面に形成された半導体素子回路と電気的に接続されたバンプ電極を配置したことを特徴とする半導体装置。 - 前記円外には、前記半導体素子回路と電気的に接続されたバンプ電極のみならず、前記半導体素子回路と電気的に接続されていないバンプ電極も配置しないことを特徴とする請求項１に記載の半導体装置。
- 前記円外に、前記半導体素子回路と電気的に接続されていないバンプ電極を配置したことを特徴とする請求項１に記載の半導体装置。
- 前記円内の中心部に、前記半導体素子回路と電気的に接続されていない１乃至複数個のバンプ電極を配置したことを特徴とする請求項１に記載の半導体装置。
- 前記主面に、前記半導体素子回路と電気的に接続された複数個のバンプ電極を同心円状に配置したことを特徴とする請求項１に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003198031A JP2005038944A (ja) | 2003-07-16 | 2003-07-16 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003198031A JP2005038944A (ja) | 2003-07-16 | 2003-07-16 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005038944A true JP2005038944A (ja) | 2005-02-10 |
Family
ID=34207967
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003198031A Withdrawn JP2005038944A (ja) | 2003-07-16 | 2003-07-16 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2005038944A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007288038A (ja) * | 2006-04-19 | 2007-11-01 | Casio Comput Co Ltd | 半導体装置 |
| KR101192511B1 (ko) | 2010-06-03 | 2012-10-17 | 가부시끼가이샤 도시바 | 반도체 장치 |
| KR101238973B1 (ko) | 2010-07-28 | 2013-03-04 | 가부시끼가이샤 도시바 | 반도체 장치 및 배선 설계 방법 |
| WO2016084768A1 (ja) * | 2014-11-27 | 2016-06-02 | 国立研究開発法人産業技術総合研究所 | 表面実装型パッケージおよびその製造方法 |
-
2003
- 2003-07-16 JP JP2003198031A patent/JP2005038944A/ja not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007288038A (ja) * | 2006-04-19 | 2007-11-01 | Casio Comput Co Ltd | 半導体装置 |
| KR101192511B1 (ko) | 2010-06-03 | 2012-10-17 | 가부시끼가이샤 도시바 | 반도체 장치 |
| KR101238973B1 (ko) | 2010-07-28 | 2013-03-04 | 가부시끼가이샤 도시바 | 반도체 장치 및 배선 설계 방법 |
| WO2016084768A1 (ja) * | 2014-11-27 | 2016-06-02 | 国立研究開発法人産業技術総合研究所 | 表面実装型パッケージおよびその製造方法 |
| JPWO2016084768A1 (ja) * | 2014-11-27 | 2017-09-21 | 国立研究開発法人産業技術総合研究所 | 表面実装型パッケージおよびその製造方法 |
| US10163819B2 (en) | 2014-11-27 | 2018-12-25 | National Institute Of Advanced Industrial Science And Technology | Surface mount package and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4131595B2 (ja) | 半導体装置の製造方法 | |
| US8492896B2 (en) | Semiconductor apparatus and semiconductor apparatus unit | |
| JP3356921B2 (ja) | 半導体装置およびその製造方法 | |
| JP2001332653A (ja) | 半導体装置 | |
| JP3459234B2 (ja) | 半導体装置およびその製造方法 | |
| JP2001110831A (ja) | 外部接続突起およびその形成方法、半導体チップ、回路基板ならびに電子機器 | |
| KR20030089288A (ko) | 반도체 칩의 범프 및 그의 제조방법과 이를 이용한 ｃｏｇ패키지 | |
| US20090032940A1 (en) | Conductor Bump Method and Apparatus | |
| JP2008047732A (ja) | 半導体装置及びその製造方法 | |
| JP2005216921A (ja) | 半導体装置製造用のメタルマスク及び半導体装置の製造方法 | |
| JP2005038944A (ja) | 半導体装置 | |
| JP4361223B2 (ja) | 半導体パッケージ | |
| JP3664707B2 (ja) | 半導体装置及びその製造方法 | |
| JPH11224890A (ja) | 半導体装置およびその製造方法 | |
| JP2000183108A (ja) | 半導体集積回路装置及びその製造方法 | |
| JP3943037B2 (ja) | 半導体装置の製造方法 | |
| JP2003017494A (ja) | 半導体装置およびその製造方法 | |
| JP2005038934A (ja) | 半導体装置 | |
| JP4156205B2 (ja) | 半導体パッケージおよび半導体パッケージの製造方法 | |
| JP3967293B2 (ja) | 半導体装置 | |
| JPH11233669A (ja) | 半導体装置の製造方法 | |
| JP2005093931A (ja) | 半導体装置 | |
| US20070018336A1 (en) | Stress and force management techniques for a semiconductor die | |
| JP2001148393A (ja) | バンプの形成方法、半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2005094040A (ja) | 半導体装置及び半導体装置の実装構造体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20061003 |