JP2018159872A - 半導体光素子及びその製造方法 - Google Patents

半導体光素子及びその製造方法 Download PDF

Info

Publication number
JP2018159872A
JP2018159872A JP2017058070A JP2017058070A JP2018159872A JP 2018159872 A JP2018159872 A JP 2018159872A JP 2017058070 A JP2017058070 A JP 2017058070A JP 2017058070 A JP2017058070 A JP 2017058070A JP 2018159872 A JP2018159872 A JP 2018159872A
Authority
JP
Japan
Prior art keywords
resin layer
bonding pad
layer
inorganic film
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017058070A
Other languages
English (en)
Other versions
JP6862983B2 (ja
Inventor
崇光 北村
Takamitsu Kitamura
崇光 北村
渡邉　昌崇
Shiyousuu Watanabe
昌崇 渡邉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2017058070A priority Critical patent/JP6862983B2/ja
Priority to US15/914,826 priority patent/US10248000B2/en
Publication of JP2018159872A publication Critical patent/JP2018159872A/ja
Application granted granted Critical
Publication of JP6862983B2 publication Critical patent/JP6862983B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/21—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  by interference
    • G02F1/225—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  by interference in an optical waveguide structure
    • G02F1/2257—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  by interference in an optical waveguide structure the optical waveguides being made of semiconducting material
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/015—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on semiconductor elements having potential barriers, e.g. having a PN or PIN junction
    • G02F1/025—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on semiconductor elements having potential barriers, e.g. having a PN or PIN junction in an optical waveguide structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/026—Monolithically integrated components, e.g. waveguides, monitoring photo-detectors, drivers
    • H01S5/0265—Intensity modulators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/12—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region the resonator having a periodic structure, e.g. in distributed feedback [DFB] lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227—Buried mesa structure ; Striped active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H01L2224/05027—Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05184—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Plasma & Fusion (AREA)
  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】 樹脂とボンディングパッドとの密着強度を高めつつ配線とボンディングパッドとの接続を容易とすること。
【解決手段】 基板上に設けられたメサ状の光導波路と、前記光導波路上に設けられた変調用電極と、前記光導波路の側面を埋め込む第１樹脂層と、前記第１樹脂層上に設けられたボンディングパッドと、前記変調用電極と前記ボンディングパッドとを接続する接続配線と、を備え、前記ボンディングパッドは、前記第１樹脂層上に設けられた第２樹脂層に側面の一部を覆われ、前記接続配線は、前記第２樹脂層上を延在する、半導体光素子。
【選択図】 図４

Description

本発明は、半導体光素子及びその製造方法に関する。
特許文献１は、基板上に設けられ有機絶縁膜を保護膜として備えるＬＥＤアレイを開示している。特許文献１では、有機絶縁膜上に金属の電極パッドを設ける場合に、金属と有機絶縁膜の密着性が低いために、電極パッドにワイヤボンディングをおこなうと接続不良が生じることが記載されている。このため、特許文献１のＬＥＤアレイでは、電極パッドは有機絶縁膜上ではなく、有機絶縁膜を設けていない基板上に設けられている。ＬＥＤの発光素子部と基板上の電極パッドとの電気的な接続は、有機絶縁膜上に延在させた引き出し配線によって行われている。
特許文献２は、半導体ハイメサ光導波路のマッハツェンダ変調器を開示している。メサの高さは約４μｍ〜５μｍであり、メサは樹脂によって埋め込まれている。樹脂の上にワイヤボンディングのための電極パッドが設けられている。光導波路上の電極と電極パッドとを接続する接続部は、樹脂上を延在している。
特開２００２−２３２００４号公報 特開２０１２−２５２２９０号公報
特許文献２のように樹脂上にボンディングパッドを設けると、樹脂とボンディングパッドとの密着強度が低いのでボンディングパッドが剥がれやすい。しかしながら、特許文献１のように樹脂の非成膜部分（基板上）にボンディングパッドを設けようとすると、特許文献２では樹脂が厚いために、樹脂による段差ができて配線とボンディングパッドとの接続が難しくなる。
そこで、樹脂とボンディングパッドとの密着強度を高めつつ配線とボンディングパッドとの接続を容易とすることを目的とする。
本願発明は、基板上に設けられたメサ状の光導波路と、前記光導波路上に設けられた変調用電極と、前記光導波路の側面を埋め込む第１樹脂層と、前記第１樹脂層上に設けられたボンディングパッドと、前記変調用電極と前記ボンディングパッドとを接続する接続配線と、を備え、前記ボンディングパッドは、前記第１樹脂層上に設けられた第２樹脂層に側面の一部を覆われ、前記接続配線は、前記第２樹脂層上を延在する、半導体光素子である。
本願発明によれば、樹脂とボンディングパッドとの密着強度を高めつつ配線とボンディングパッドとの接続を容易とすることができる。
第１実施形態に係る半導体光素子の光導波路部分の平面図である。 第１実施形態に係る半導体光素子の平面図である。 図２のＡ−Ａ線断面図である。 図２のＢ−Ｂ線断面図である。 （ａ）および（ｂ）は第１実施形態に係る半導体光素子の製造方法を示す断面図である。 （ａ）および（ｂ）は第１実施形態に係る半導体光素子の製造方法を示す断面図である。 （ａ）および（ｂ）は第１実施形態に係る半導体光素子の製造方法を示す断面図である。 （ａ）および（ｂ）は第１実施形態に係る半導体光素子の製造方法を示す断面図である。 （ａ）および（ｂ）は第１実施形態に係る半導体光素子の製造方法を示す断面図である。 （ａ）および（ｂ）は第１実施形態に係る半導体光素子の製造方法を示す断面図である。 （ａ）および（ｂ）は第１実施形態に係る半導体光素子の製造方法を示す断面図である。 （ａ）および（ｂ）は第１実施形態に係る半導体光素子の製造方法を示す断面図である。 （ａ）および（ｂ）は第１実施形態に係る半導体光素子の製造方法を示す断面図である。 第２実施形態について説明するための図である。 （ａ）〜（ｃ）は実施例及び比較例を示す図である。
［本願発明の実施形態の説明］
最初に、本願発明の実施形態の内容を列記して説明する。
本願発明は、（１）基板上に設けられたメサ状の光導波路と、前記光導波路上に設けられた変調用電極と、前記光導波路の側面を埋め込む第１樹脂層と、前記第１樹脂層上に設けられたボンディングパッドと、前記変調用電極と前記ボンディングパッドとを接続する接続配線と、を備え、前記ボンディングパッドは、前記第１樹脂層上に設けられた第２樹脂層に側面の一部を覆われ、前記接続配線は、前記第２樹脂層上を延在する、半導体光素子である。
（２）前記ボンディングパッドは、下部領域の上面に上部領域が積層された構造を有し、前記下部領域と前記上部領域との積層面において前記上部領域の幅が前記下部領域の幅よりも小さく、前記下部領域の上面において前記上部領域が設けられていない領域は、前記第２樹脂層によって覆われていてもよい。
（３）前記上部領域の厚みは、前記第２樹脂層の厚みよりも大きくてもよい。
（４）前記第１樹脂層と前記ボンディングパッドとの間に第１無機膜を備えていてもよい。
（５）前記第２樹脂層上に設けられた第２無機膜と、前記第２無機膜上に設けられた第３無機膜と、を備え、前記ボンディングパッドは、前記第２樹脂層上まで延在し、前記第２無機膜および前記第３無機膜は、前記第２樹脂層上まで延在した前記ボンディングパッドの部分の周縁部分の上下を挟んでいてもよい。
（６）前記第１樹脂層は、前記第２樹脂層よりも固くてもよい。
（７）前記ボンディングパッドから最近接の側面と、前記ボンディングパッドとの間において、前記基板上に、前記メサ状の光導波路と同じ半導体積層構造が設けられていてもよい。
本願他の発明は、（８）基板上に設けられたメサ状の光導波路の側面を第１樹脂層で埋め込む工程と、前記光導波路上に変調用電極を形成する工程と、前記第１樹脂層上にボンディングパッドを形成する工程と、前記第１樹脂層上に第２樹脂層を形成する工程と、前記変調用電極と前記ボンディングパッドとを接続し、前記第２樹脂層上を延在する接続配線を形成する工程と、を含み、前記第２樹脂層を形成する際に、前記ボンディングパッドの側面の一部が前記第２樹脂層に覆われるようにする、半導体光素子の製造方法である。
（９）前記第１樹脂層で埋め込む工程において、前記第１樹脂層に熱硬化処理を行い、前記第２樹脂層を形成する工程において、前記第２樹脂層に熱硬化処理を行ってもよい。
［本願発明の実施形態の詳細］
本願発明の実施形態に係る半導体光素子及び半導体光素子の製造方法の具体例を、以下に図面を参照しつつ説明する。なお、本願発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内での全ての変更が含まれることが意図される。また、本願発明の効果がある限りにおいて他の成分が含まれていてもよい。
（第１実施形態）
図１は、第１実施形態に係る半導体光素子である光変調器１００の光導波路部分の平面図である。図１のように、第１実施形態に係る光変調器１００は、基板１上に、入力導波路３１ａ、出力導波路３１ｂ、光カプラ３２ａ，３２ｂ、及び複数のマッハツェンダ変調器３０が設けられている。入力導波路３１ａ、出力導波路３１ｂ、及び光カプラ３２ａ，３２ｂは、メサ状の光導波路からなる。光カプラ３２ａ，３２ｂは、ＭＭＩ（Multimode Interferometer）型の光カプラである。複数のマッハツェンダ変調器３０は、メサ状の光導波路の経路を組み合わせた構成をしている。入力導波路３１ａから入力された光は、光カプラ３２ａで分岐され、マッハツェンダ変調器３０を経由した後、光カプラ３２ｂで合波されて、出力導波路３１ｂに出力される。光変調器１００の大きさは、例えば１０ｍｍ×４ｍｍである。
マッハツェンダ変調器３０は、基板１上に、２つの光カプラ３３ａ，３３ｂと、２つの光カプラ３３ａ，３３ｂの間に接続された２本のアーム導波路３４ａ，３４ｂと、を備える。光カプラ３３ａ，３３ｂ及びアーム導波路３４ａ，３４ｂは、メサ状の光導波路からなる。光カプラ３３ａは、入力導波路３１ａから入力された光を分岐する。２本のアーム導波路３４ａ，３４ｂは、光カプラ３３ａで分岐された光を伝搬する。光カプラ３３ｂは、２本のアーム導波路３４ａ，３４ｂを伝搬した光を合波する。光カプラ３３ａ，３３ｂは、ＭＭＩ型の光カプラである。
図２は、第１実施形態に係る光変調器１００の平面図である。図２では、図１で説明した光導波路部分を細点線で図示している。第１実施形態に係る光変調器１００では、メサ状の光導波路が樹脂によって埋め込まれている。
配線パターンは、変調用電極３５、グランド電極３６、及び位相調整用電極３７を含む。変調用電極３５は、マッハツェンダ変調器３０のアーム導波路３４ａ，３４ｂ上に設けられ、接続配線４１を介してシグナル用のボンディングパッド３８に接続されている。グランド電極３６は、アーム導波路３４ａとアーム導波路３４ｂとの間に設けられ、接続配線４１を介してグランド用のボンディングパッド３９に接続されている。位相調整用電極３７は、マッハツェンダ変調器３０のアーム導波路３４ａ，３４ｂ上に変調用電極３５とは異なる位置に設けられ、ＤＣ電極パッド４０に接続されている。
変調用電極３５にボンディングパッド３８から高周波の電気信号が供給されると、グランド電極３６との間で高周波（例えば２０ＧＨｚ程度）の電気信号が流れる。これにより、アーム導波路３４ａ，３４ｂの屈折率が変化し、アーム導波路３４ａ，３４ｂを伝搬する光の位相が変化する。これにより、アーム導波路３４ａ，３４ｂを伝搬する光は位相変調を受けて、変調された光信号となって出力導波路３１ｂに出力される。
位相調整用電極３７にＤＣ電極パッド４０から直流電圧が供給されると、アーム導波路３４ａ，３４ｂの屈折率が一定値だけシフトする。直流電圧の大きさは、変調用電極３５に供給される電気信号によってアーム導波路３４ａ，３４ｂを伝搬する光の変調が良好に行われるような値（最適値）に設定される。すなわち、アーム導波路３４ａ，３４ｂを伝搬する光が良好に変調されるように、位相調整用電極３７によってアーム導波路３４ａ，３４ｂを伝搬する光の位相が調整される。
位相調整用電極３７に供給される直流電圧の最適値は、アーム導波路３４ａ，３４ｂ間の光路長差に依存する。アーム導波路３４ａ，３４ｂ間の光路長差は、例えばアーム導波路３４ａ，３４ｂを伝搬する光の波長によって変化する。光変調器１００は、例えば波長１５３０ｎｍ〜１５７０ｎｍの範囲で、第１の瞬間には第１の波長の光が入射され、別の第２の瞬間には波長が切り替って第２の波長の光が入射される。このため、入射される光の波長と供給する直流電圧の値との関係表を予め作成しておき、動作時にはこの関係表に基づいて直流電圧の値が決定される。また、アーム導波路３４ａ，３４ｂ間の光路長差は、アーム導波路３４ａ，３４ｂ間の温度差によっても変化する。このため、光変調器１００は、ＴＥＣ（Thermo-electric Cooler）上に搭載されて一定の温度（例えば７０℃）に保たれて使用される。
図３は、図２のＡ−Ａ線断面図である。すなわち、図３は、アーム導波路３４ａ，３４ｂを含む領域において、光導波方向と垂直を成す断面図である。図３のように、例えば半絶縁性のＩｎＰの基板１上に、ｎ型ＩｎＰ（例えばＳｉが添加されたＩｎＰ）の下部クラッド層２が設けられている。下部クラッド層２は、アーム導波路３４ａからアーム導波路３４ｂにかけて設けられている。下部クラッド層２上のアーム導波路３４ａ，３４ｂに対応する位置において、ＡｌＧａＩｎＡｓ井戸層及びＡｌＩｎＡｓバリア層を含む多重量子井戸構造をしたコア層３が設けられている。コア層３上に、ｐ型ＩｎＰ（例えばＺｎを添加したＩｎＰ）の上部クラッド層４が設けられている。上部クラッド層４上には、ｐ型（Ｚｎ添加）ＧａＩｎＡｓのコンタクト層５が設けられている。これにより、基板１上に、メサ状の光導波路からなり、下部クラッド層２を共通にして互いに電気的に接続されたアーム導波路３４ａ，３４ｂが設けられている。アーム導波路３４ａとアーム導波路３４ｂとの間隔は５０μｍ程度である。なお、アーム導波路３４ａ，３４ｂは、下部クラッド層２、コア層３、上部クラッド層４およびコンタクト層５を含む。メサ高さは、例えば、３μｍ程度である。また、メサ幅は、例えば、１．５μｍ程度である。
アーム導波路３４ａとアーム導波路３４ｂとの間において、下部クラッド層２の上面に接するｎ電極１１と、ｎ電極１１の上面に接するＴｉＷの下地層１２と、Ａｕ層１３とが、この順に積層されている。これらのｎ電極１１、下地層１２およびＡｕ層１３がグランド電極３６として機能する。
グランド電極３６が設けられている領域以外において、基板１上、下部クラッド層２上およびアーム導波路３４ａ，３４ｂのメサ側面に、例えば厚さ０．３μｍのＳｉＯ２膜からなる保護膜１４が設けられている。当該メサ側面は、保護膜１４を介してＢＣＢ（ベンゾシクロブテン）の厚さ３μｍの第１樹脂層１５によって埋め込まれている。第１樹脂層１５は、グランド電極３６上には設けられていない。第１樹脂層１５上には、ＳｉＯＮなどの厚さ０．３μｍの第１無機膜１６が設けられている。
コンタクト層５上には、コンタクト層５と接触するオーミック層６（Ｔｉ／Ｐｔ／Ａｕ）が設けられている。オーミック層６上には、ＴｉＷの厚さ０．３μｍの第１下地層７および厚さ１μｍの第１Ａｕ層８がこの順に積層されている。オーミック層６、第１下地層７および第１Ａｕ層８の幅は、４μｍ程度である。この幅はアーム導波路３４ａ，３４ｂの幅よりも大きいため、オーミック層６は、第１無機膜１６の上面にも接している。
第１無機膜１６上には、第１下地層７及び第１Ａｕ層８の側面から第１Ａｕ層８の周縁部の上面まで埋め込むＢＣＢの厚さ２．３μｍの第２樹脂層１７が設けられている。第２樹脂層１７は、アーム導波路３４ａ，３４ｂおよびグランド電極３６に起因する凹凸を覆って、上面が平坦になるように形成されている。第２樹脂層１７上には、ＳｉＯ２等の第２無機膜１８が設けられている。第２樹脂層１７および第２無機膜１８には、第１Ａｕ層８の上面に開口が設けられることになる。当該開口を介して、第１Ａｕ層８の上面から、厚さ０．３μｍのＴｉＷの第２下地層９および厚さ４．５μの第２Ａｕ層１０が第２無機膜１８の上面まで延在している。オーミック層６、第１下地層７、第１Ａｕ層８、第２下地層９および第２Ａｕ層１０が変調用電極３５として機能する。第２無機膜１８および第２Ａｕ層１０を覆うように、ＳｉＯＮ／ＳｉＮ等の第３無機膜１９が設けられている。これにより、第２無機膜１８上まで延在した第２Ａｕ層１０の上面および側面と、第２無機膜１８の上面とが、連続する第３無機膜１９によって覆われることになる。第２下地層９の側面の一部は、第２樹脂層１７に覆われている。これらにより、変調用電極３５が第２樹脂層１７および第２無機膜１８から剥がれにくくなっている。
変調用電極３５とボンディングパッド３８とを接続する接続配線４１（図２）は、第２下地層９と第２Ａｕ層１０とが積層された構造を有し、第２無機膜１８上を延在する。グランド電極３６は、所定の箇所において、ボンディングパッド３９に接続された接続配線４１（図２）に接続される。グランド電極３６とボンディングパッド３９とを接続する接続配線４１も、第２下地層９と第２Ａｕ層１０とが積層された構造を有し、第２無機膜１８上を延在する。
図４は、図２のＢ−Ｂ線断面図である。すなわち、図４は、ボンディングパッド３８が設けられている領域の断面図である。なお、ボンディングパッド３９も同様の構造を有しているが、説明の簡略化のためにボンディングパッド３８について説明する。
図４のように、ボンディングパッド３８が設けられている領域においては、基板１上に、保護膜１４を介して第１樹脂層１５が設けられている。また、第１樹脂層１５上には、第１無機膜１６が設けられている。ボンディングパッド３８は、第１無機膜１６上において、第１下地層７、第１Ａｕ層８、第２下地層９および第２Ａｕ層１０がこの順に積層された構造を有する。第１下地層７および第１Ａｕ層８を下部領域と称する。第２下地層９および第２Ａｕ層１０を上部領域と称する。下部領域と上部領域との積層箇所において、上部領域の幅は例えば１５０μｍであり、下部領域の幅は例えば１４０μｍである。すなわち、下部領域と上部領域との積層箇所において、上部領域の面積は下部領域の面積よりも小さくなっている。
第２樹脂層１７は、第１無機膜１６上に設けられ、下部領域の側面と、下部領域の上面において上部領域が設けられていない領域とを覆っている。第２樹脂層１７及び第２無機膜１８は、第１Ａｕ層８上に開口を有する。当該開口を介して、第１Ａｕ層８の上面から第２下地層９及び第２Ａｕ層１０が第２無機膜１８の上面まで延在している。第２下地層９は、中央部の位置が低く周縁部の位置が高い凹型（お椀型）の形状を有している。第２Ａｕ層１０は、当該凹部の内側に充填されている。第２下地層９及び第２Ａｕ層１０は、金属同士であるため、接触している界面での密着が良い。したがって、ボンディングパッド３８の積層の内部での剥がれは起こりにくい。
第３無機膜１９は、第２Ａｕ層１０の上面の周縁部及び第２無機膜１８の上面を覆い、第１樹脂層１５及び第２樹脂層１７の側面も覆って、基板１の表面の一部を覆う。第３無機膜１９は、ボンディングパッド３８の第２Ａｕ層１０の端部から第２無機膜１８の上面にかけて連続して覆う。ボンディングパッド３８の第２Ａｕ層１０と第２下地層９は、周縁部を第２無機膜１８と第３無機膜１９とで上下から挟まれる。第２Ａｕ層１０の中央は、ボンディングワイヤが接続可能なように、第３無機膜１９から露出している。
第１実施形態においては、接続配線４１は第２樹脂層１７上を延在し、ボンディングパッド３８は、第１樹脂層１５上に形成されている。したがって、ボンディングパッド３８を基板１上において樹脂層を介さずに設ける場合と比較して段差を小さくすることができる。それにより、接続配線４１とボンディングパッド３８とを容易に接続することができる。また、ボンディングパッド３８の下部領域の側面が第２樹脂層１７によって覆われている。第１樹脂層１５と第２樹脂層１７とは第１無機膜１６によって接続されているため、第１樹脂層１５と第２樹脂層１７との間には高い密着性が得られている。これは、樹脂と金属とは化学的に結合しづらい一方で、樹脂と無機膜（特に酸素がある場合）とは化学的に結合するためである。それにより、ボンディングパッド３８と第１樹脂層１５との高い密着性が得られる。以上のことから、第１樹脂層１５とボンディングパッド３８との密着強度を高めつつ接続配線４１とボンディングパッド３８との接続を容易とすることができる。
また、第２樹脂層１７がボンディングパッド３８の下部領域の上面の周縁部を覆っていることから、ボンディングパッド３８と第２樹脂層１７との密着性が高くなる。
また、第１下地層７が第１樹脂層１５上に直接設けられているわけではなく、第１無機膜１６を介して設けられているため、第１下地層７と第１樹脂層１５との間に高い密着性が得られる。これは、樹脂と無機膜との密着性が高く、無機膜と下地層（無機膜の酸素と下地層のＴｉが結合するため）との密着性も高いからである。
また、第２樹脂層１７と第２無機膜１８との間には高い密着性が得られている。さらに、第２無機膜１８と第３無機膜との間には、同じ無機膜であることから、高い密着性が得られている。したがって、第２無機膜１８と第３無機膜１９とで、ボンディングパッド３８の上部領域の周縁部を上下から挟むことで、第２樹脂層１７とボンディングパッド３８との密着性が高くなる。
第２樹脂層１７の厚さは２．３μｍ程度であるので、接続配線４１とボンディングパッド３８とは、第２樹脂層１７の厚さ分の段差を介して接続されることになる。ボンディングパッド３８及び接続配線４１の厚さ（第２下地層９及び第２Ａｕ層１０の厚さ）が４．５μｍ程度であり、第２樹脂層１７の厚さ、すなわち接続される箇所の段差よりも厚い。これにより、接続配線４１とボンディングパッド３８とは断線することなく接続される。したがって、第２樹脂層１７の厚さは、第２下地層９及び第２Ａｕ層１０の厚さよりも小さいことが好ましい。
第１樹脂層１５は、第２樹脂層１７よりも固く形成してあることが好ましい。この場合、第１無機膜１６と第１下地層７との熱膨張・収縮の差が小さくなる。第１樹脂層１５と、基板１及び保護膜１４との熱膨張・収縮の差も小さくなる。したがって、基板１、保護膜１４、第１樹脂層１５、第１無機膜１６、第１下地層７の間での剥がれが起こりにくくなる。また、第１Ａｕ層８の端部および第２下地層９の側面が比較的柔らかい第２樹脂層１７で覆われるため、第１Ａｕ層８及び第２Ａｕ層１０の熱膨張・収縮による体積変化や、それによる応力を第２樹脂層１７が吸収することができる。ボンディングパッド３８がこのように第２樹脂層１７に囲まれる構造により、ボンディングパッド３８は、第２樹脂層１７から剥がれにくくなる。
また、変調用電極３５、接続配線４１およびボンディングパッド３８において、第２Ａｕ層１０及び第２下地層９が共通に備わり、連続して一体として形成されている。これにより、接続配線４１の剥がれにくさと、変調用電極３５の剥がれにくさとが、ボンディングパッド３８を剥がれにくくすることに寄与している。
なお、スクライブラインＳＬの領域は、基板１上に保護膜や樹脂層が設けられておらず、基板１が露出する箇所に設けられている。したがって、スクライブラインＳＬにおける基板１に部分的にスクライブ（傷を入れる）することで、基板１をスクライブの箇所を起点として基板１をへき開することができ、チップを直線的に簡便に分割することができる。
次に、第１実施形態に係る半導体光素子である光変調器１００の製造方法について説明する。図５（ａ）から図１３（ｂ）は、第１実施形態に係る光変調器１００の製造方法を示す断面図である。各図において、（ａ）は図２のＡ−Ａ線断面に相当し、（ｂ）は図２のＢ−Ｂ線断面に相当する。なお、以下の説明では、ボンディングパッド３８について説明するが、ボンディングパッド３９についても同様の製造工程により製造することができる。
まず、図５（ａ）で例示するように、基板１上に、有機金属気相成長法（MOVPE法）を用いて、下部クラッド層２、コア層３、上部クラッド層４およびコンタクト層５を形成する材料の結晶成長を行う。フォトリソグラフィおよびドライエッチングにより、メサ状の光導波路を形成する。さらにフォトリソグラフィおよびドライエッチングにより、アーム導波路３４ａ，３４ｂ間の下部クラッド層２を残して他の部分の下部クラッド層２を除去する加工を行う。熱ＣＶＤにより、基板１、アーム導波路３４ａ，３４ｂ及び下部クラッド層２を覆う保護膜１４を形成する。図５（ｂ）で例示するように、Ｂ−Ｂ線断面においては、基板１上に保護膜１４が形成される。
次に、図６（ａ）で例示するように、ｎ電極１１を形成する領域に開口を有するレジストマスクを保護膜１４上に形成し、バッファードフッ酸ＢＨＦを用いたウェットエッチングにより、開口に露出した保護膜１４を除去する。金属蒸着とレジストマスク用いたリフトオフにより、ＡｕＧｅＮｉ合金とＡｕの金属とからなるｎ電極１１を下部クラッド層２上に形成する。
次に、図７（ａ）および図７（ｂ）で例示するように、第１樹脂層１５となるＢＣＢ樹脂の前駆体をスピン塗布する。スピン塗布の回転数を調整して、塗布した時点でアーム導波路３４ａ，３４ｂのメサ上部の保護膜１４が露出するようにする。スピン塗布後、ＢＣＢ樹脂の前駆体を３５０℃程度の高温で熱硬化させて第１樹脂層１５とする。あるいは、メサの高さよりも厚く第１樹脂層１５を形成した後、ドライエッチングでＢＣＢをエッチバックして、メサの上部の保護膜１４を露出させてもよい。図７（ｂ）で例示するように、図７（ａ）と同じ厚さの第１樹脂層１５が形成される。
次に、図８（ａ）で例示するように、アーム導波路３４ａ，３４ｂ上の保護膜１４に開口を形成して、蒸着とリフトオフにより、アーム導波路３４ａ,３４ｂ上にオーミック層６を構成する金属（Ｔｉ／Ｐｔ／Ａｕ）を形成する。第１樹脂層１５及びオーミック層６上に第１無機膜１６を形成する。第１無機膜１６上にレジストマスクを形成する。レジストマスクを用いて第１無機膜１６及び第１樹脂層１５をドライエッチングすることで第１無機膜１６及び第１樹脂層１５に開口を形成し、オーミック層６およびｎ電極１１を露出させる。なお、図８（ｂ）で例示するように、スクライブラインＳＬに位置する箇所においても、第１無機膜１６に開口を形成する。
次に、図９（ａ）で例示するように、オーミック層６上に第１下地層７を形成し、ｎ電極１１上に下地層１２を形成する。第１下地層７及び下地層１２は、同一のスパッタ工程により同時に形成することができる。なお、第１下地層７は、第１無機膜１６上まで延在させてもよい。第１下地層７上にめっきにより第１Ａｕ層８を形成し、下地層１２上にめっきによりＡｕ層１３を形成する。第１Ａｕ層８及びＡｕ層１３は、同一のめっき工程により同時に形成することができる。また、図９（ｂ）で例示するように、ボンディングパッド３８を設ける領域においても、保護膜１４上に第１下地層７を形成し、第１下地層７上にめっきにより第１Ａｕ層８を形成する。
次に、図１０（ａ）及び図１０（ｂ）で例示するように、第１樹脂層１５の開口と、第１無機膜１６とを埋め込むように、第２樹脂層１７となるＢＣＢ樹脂の前駆体をスピン塗布する。ＢＣＢ樹脂の前駆体は、第１樹脂層１５の開口が埋まり、かつ、塗布後の樹脂上面が平坦になるような粘度のものを用いる。また、スピン塗布の回転数を調整して、オーミック層６の上面から第２樹脂層１７の上面までの厚さが１．３μｍとなるようにする。オーミック層６上の第２樹脂層１７の厚さは、２μｍ以下程度（後に形成する第２下地層９および第２Ａｕ層１０の厚さよりも薄くなるように）することが好ましい。ＢＣＢ樹脂の前駆体を３００℃程度で熱硬化させて第２樹脂層１７とする。第２樹脂層１７の上面に、ＣＶＤ法等で第２無機膜１８を形成する。このとき、第１樹脂層１５も３００℃の高温に晒される。第１樹脂層１５は、３５０℃程度の高温と、３００℃程度の高温と、２回の熱硬化の工程を経ることになる。それにより、第１樹脂層１５は、第２樹脂層１７よりも固くなり、ボンディングパッド３８の下地として、より好適になる。
次に、図１１（ａ）で例示するように、第２無機膜１８上にレジストマスクを形成し、第２無機膜１８及び第２樹脂層１７をドライエッチングして、アーム導波路３４ａ，３４ｂ上の第２Ａｕ層１０、およびボンディングパッド３８を形成する領域の第２Ａｕ層１０を露出させるための開口を形成する。当該開口の形成において第２樹脂層１７がエッチングされる量は、アーム導波路３４ａ，３４ｂ上もボンディングパッド３８の形成予定領域上においても同じであり、本実施形態では１．３μｍである。ボンディングパッド３８を基板１上に形成する場合に比べて、ボンディングパッド形成箇所を露出させるために除去すべき樹脂層の厚さが少なくて済む。
続いて別のレジストマスクを第２無機膜１８上、露出したオーミック層６上及び露出したｎ電極１１上に形成する。このレジストマスクを用いて、図１１（ｂ）で例示するように、スクライブラインＳＬを形成する領域の第１樹脂層１５、第２樹脂層１７、第１無機膜１６及び保護膜１４をドライエッチングし、開口を形成する。当該開口において、基板１が露出する。当該開口は、エッチングするべき樹脂層の厚さが、アーム導波路３４ａ，３４ｂ上もボンディングパッド３８の形成予定領域上においてエッチングするべき樹脂層の厚さの２倍以上大きいので、当該開口形成のためのレジストマスクとは別のレジストマスクを用いて、ドライエッチングの工程を分けて形成する。この工程により、スクライブラインＳＬが形成される。
次に、図１２（ａ）及び図１２（ｂ）で例示するように、第２無機膜１８上の接続配線４１を形成する領域、アーム導波路３４ａ，３４ｂ上の第２無機膜１８及び第２樹脂層１７の開口、及びボンディングパッド３８の形成予定領域上の第２無機膜１８及び第２樹脂層１７の開口に、第２下地層９を形成する。第２下地層９は、スパッタによって形成する。第２下地層９の上に、めっきにより第２Ａｕ層１０を形成する。めっきの時間等を調整して、第２Ａｕ層１０の厚さが、第２樹脂層１７の厚さよりも大きくなるようにする。本実施形態では、第２Ａｕ層１０の厚さは、第２無機膜１８上において４．５μｍである。これにより、接続配線４１とボンディングパッド３８と変調用電極３５とは、第２樹脂層１７と開口に起因する段差に影響されることなく、確実に電気的に接続される。
次に、図１３（ａ）で例示するように、第２Ａｕ層１０、第２無機膜１８、及びスクライブラインＳＬの開口を覆うように、第３無機膜１９を形成する。フォトリソグラフィとドライエッチングにより、第２Ａｕ層１０の上面中央部、および、スクライブラインＳＬの開口内の第３無機膜１９を除去する。第２Ａｕ層１０上面の周辺部の第３無機膜１９は、除去しないで残す。以上の工程により、第１実施形態に係る光変調器１００を製造することができる。
（第２実施形態）
図１４は、第２実施形態について説明するための図である。図１４は、図２のＢ−Ｂ線断面に相当する。本実施形態においては、スクライブラインＳＬの領域に、アーム導波路３４ａ，３４ｂのメサ状の導波路と同じ半導体構造が設けられている。すなわち、スクライブラインＳＬにおいて、基板１上に、下部クラッド層２、コア層３、上部クラッド層４及びコンタクト層５が積層されている。このコンタクト層５の上面が露出している。
本実施形態においては、スクライブラインＳＬのコンタクト層５に部分的にスクライブ（傷を入れる）することで、コンタクト層５のスクライブの箇所を起点として、コンタクト層５、上部クラッド層４、コア層３、下部クラッド層２、及び基板１をへき開することができ、チップを直線的に簡便に分割することができる。
図１４の構造を得るためには、第１実施形態のメサ状の導波路の形成工程において、スクライブラインＳＬとなる領域にもメサ状の半導体積層構造を形成しておく。スクライブラインＳＬの領域に形成するメサの幅は、例えば約６０μｍである。
例えば、図１１（ａ）の工程のように第２無機膜１８及び第２樹脂層１７をドライエッチングする工程において、スクライブラインＳＬの領域のコンタクト層５を露出させればよい。これは、コンタクト層５を露出させるために除去する樹脂層厚さと、第２Ａｕ層１０を露出させるために除去する樹脂厚さとの差が小さいために可能となる。これにより、別のレジストマスクを形成してエッチングを行う必要がなくなる。
上記実施形態に従ってボンディングパッド３８を作成した。
（実施例１）
実施例１では、図１５（ａ）に示すように、図４で説明したボンディングパッドを作成した。基板１には、厚さ６００μｍの反絶縁性のＩｎＰを用いた。保護膜１４には、厚さ２００ｎｍのＳｉＯＮまたはＳｉＯ２を用いた。第１樹脂層１５には、厚さ４μｍのＢＣＢを用いた。第１無機膜１６には、厚さ２００ｎｍのＳｉＯＮを用いた。第１下地層７には、厚さ５０ｎｍのＴｉＷを用いた。第１Ａｕ層８には、厚さ４μｍのＡｕを用いた。第２下地層９には、厚さ５０ｎｍのＴｉＷを用いた。第２Ａｕ層１０には、厚さ４μｍのＡｕを用いた。第２樹脂層１７には、厚さ２．５μｍのＢＣＢを用いた。第２無機膜１８には、厚さ３００ｎｍのＳｉＯ２を用いた。第３無機膜１９には、厚さ５００ｎｍのＳｉＯＮ／ＳｉＮを用いた。
（比較例１）
図１５（ｂ）に示すように、比較例１では、第１樹脂層１５上に、第２下地層９を形成し、第２下地層９上に第２Ａｕ層１０を形成した。厚さについては、実施例１と同様である。
（比較例２）
図１５（ｃ）に示すように、比較例２では、基板１上に保護膜１４を形成し、保護膜１４上に第２下地層９を形成し、第２下地層９上に第２Ａｕ層１０を形成した。厚さについては、実施例１と同様である。
図１５（ａ）〜図１５（ｃ）の各ボンディングパッドにボールボンダ装置でＡｕワイヤをボンディングし、ワイヤプル試験を行った。比較例１では、５ｇｆの強さの引っ張りで第２下地層９が第１樹脂層１５から剥がれた。これは、樹脂層上に金属層を形成したからであると考えられる。比較例２では、１２ｇｆの強さの引っ張りまで第２下地層９が第１樹脂層１５から剥がれなかった。これは、半導体と絶縁膜との密着性が良好なためだからである。しかしながら、比較例２では、樹脂層上を延在する接続配線との段差が大きくなるため、接続配線とボンディングパッドとの接続が困難である。
これに対して、実施例１では、ボンディングパッドが第１樹脂層１５上に設けられているにも関わらず、１２ｇｆの強さの引っ張りまで第２下地層９が第１樹脂層１５から剥がれなかった。これは、第２樹脂層１７でボンディングパッドの側面の一部を覆うことで第１樹脂層１５とボンディングパッドとの密着性が向上したからであると考えられる。なお、実施例１の構造では、第２樹脂層１７上を延在する接続配線とボンディングパッドとの段差を小さくすることができ、接続配線とボンディングパッドとの接続を容易とすることができる。
１ 基板、２ 下クラッド層、３ コア層、４ 上部クラッド層、５ コンタクト層、６ オーミック層、７ 第１下地層、８ 第１Ａｕ層、９ 第２下地層、１０ 第２Ａｕ層、１１ ｎ電極、１２ 下地層、１３ Ａｕ層、１４ 保護膜、１５ 第１樹脂層、１６ 第１無機膜、１７ 第２樹脂層、１８ 第２無機膜、１９ 第３無機膜、３１ａ 入力導波路、３１ｂ 出力導波路、３２ａ 光カプラ、３２ｂ 光カプラ、３３ａ 光カプラ、３３ｂ 光カプラ、３４ａ アーム導波路、３４ｂ アーム導波路、３５ 変調用電極、３６ グランド電極、３７ 位相調整用電極、３８ ボンディングパッド、３９ ボンディングパッド、４０ ＤＣ電極パッド、４１ 接続配線、１００ 光変調器

Claims (9)

  1. 基板上に設けられたメサ状の光導波路と、
    前記光導波路上に設けられた変調用電極と、
    前記光導波路の側面を埋め込む第１樹脂層と、
    前記第１樹脂層上に設けられたボンディングパッドと、
    前記変調用電極と前記ボンディングパッドとを接続する接続配線と、を備え、
    前記ボンディングパッドは、前記第１樹脂層上に設けられた第２樹脂層に側面の一部を覆われ、
    前記接続配線は、前記第２樹脂層上を延在する、半導体光素子。
  2. 前記ボンディングパッドは、下部領域の上面に上部領域が積層された構造を有し、
    前記下部領域と前記上部領域との積層面において前記上部領域の幅が前記下部領域の幅よりも小さく、
    前記下部領域の上面において前記上部領域が設けられていない領域は、前記第２樹脂層によって覆われている、請求項１記載の半導体光素子。
  3. 前記上部領域の厚みは、前記第２樹脂層の厚みよりも大きい、請求項１または２に記載の半導体光素子。
  4. 前記第１樹脂層と前記ボンディングパッドとの間に第１無機膜を備える、請求項１〜３のいずれか一項に記載の半導体光素子。
  5. 前記第２樹脂層上に設けられた第２無機膜と、
    前記第２無機膜上に設けられた第３無機膜と、を備え、
    前記ボンディングパッドは、前記第２樹脂層上まで延在し、
    前記第２無機膜および前記第３無機膜は、前記第２樹脂層上まで延在した前記ボンディングパッドの部分の周縁部分の上下を挟む、請求項１〜４のいずれか一項に記載の半導体光素子。
  6. 前記第１樹脂層は、前記第２樹脂層よりも固い、請求項１〜５のいずれか一項に記載の半導体光素子。
  7. 前記ボンディングパッドから最近接の側面と、前記ボンディングパッドとの間において、前記基板上に、前記メサ状の光導波路と同じ半導体積層構造が設けられている、請求項１〜６のいずれか一項に記載の半導体光素子。
  8. 基板上に設けられたメサ状の光導波路の側面を第１樹脂層で埋め込む工程と、
    前記光導波路上に変調用電極を形成する工程と、
    前記第１樹脂層上にボンディングパッドを形成する工程と、
    前記第１樹脂層上に第２樹脂層を形成する工程と、
    前記変調用電極と前記ボンディングパッドとを接続し、前記第２樹脂層上を延在する接続配線を形成する工程と、を含み、
    前記第２樹脂層を形成する際に、前記ボンディングパッドの側面の一部が前記第２樹脂層に覆われるようにする、半導体光素子の製造方法。
  9. 前記第１樹脂層で埋め込む工程において、前記第１樹脂層に熱硬化処理を行い、
    前記第２樹脂層を形成する工程において、前記第２樹脂層に熱硬化処理を行う、請求項８記載の半導体光素子の製造方法。
JP2017058070A 2017-03-23 2017-03-23 半導体光素子及びその製造方法 Active JP6862983B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017058070A JP6862983B2 (ja) 2017-03-23 2017-03-23 半導体光素子及びその製造方法
US15/914,826 US10248000B2 (en) 2017-03-23 2018-03-07 Semiconductor optical element and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017058070A JP6862983B2 (ja) 2017-03-23 2017-03-23 半導体光素子及びその製造方法

Publications (2)

Publication Number Publication Date
JP2018159872A true JP2018159872A (ja) 2018-10-11
JP6862983B2 JP6862983B2 (ja) 2021-04-21

Family

ID=63582426

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017058070A Active JP6862983B2 (ja) 2017-03-23 2017-03-23 半導体光素子及びその製造方法

Country Status (2)

Country Link
US (1) US10248000B2 (ja)
JP (1) JP6862983B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020052361A (ja) * 2018-09-28 2020-04-02 住友電気工業株式会社 半導体装置およびその製造方法
JP2021162641A (ja) * 2020-03-31 2021-10-11 住友大阪セメント株式会社 光制御素子とそれを用いた光変調デバイス並びに光送信装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11175520B2 (en) * 2018-02-09 2021-11-16 Mitsubishi Electric Corporation Optical semiconductor device and method for manufacturing the same
JP7077824B2 (ja) * 2018-07-06 2022-05-31 住友電気工業株式会社 マッハツェンダー変調器を作製する方法

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54110784A (en) * 1978-02-17 1979-08-30 Nec Corp Semiconductor device
JPS5728344A (en) * 1980-07-29 1982-02-16 Nec Corp Semiconductor device
JPS62214625A (ja) * 1986-03-17 1987-09-21 Hitachi Micro Comput Eng Ltd 半導体装置
JPS63293930A (ja) * 1987-05-27 1988-11-30 Hitachi Ltd 半導体装置における電極
JPH11340319A (ja) * 1998-05-26 1999-12-10 Nec Corp 多層配線構造及びそれを有する半導体装置並びにそれらの製造方法
US20030223672A1 (en) * 2002-03-08 2003-12-04 Joyner Charles H. Insertion loss reduction, passivation and/or planarization and in-wafer testing of integrated optical components in photonic integrated circuits (PICs)
JP2004126108A (ja) * 2002-10-01 2004-04-22 Toshiba Corp 半導体光変調器及び光変調システム
JP2006339247A (ja) * 2005-05-31 2006-12-14 Seiko Epson Corp 光素子
WO2008044537A1 (en) * 2006-10-05 2008-04-17 Nec Corporation Semiconductor package and method for producing semiconductor package
JP2010008869A (ja) * 2008-06-30 2010-01-14 Fujitsu Ltd マッハツェンダ型光変調器
JP2012123184A (ja) * 2010-12-08 2012-06-28 Sumitomo Electric Ind Ltd 半導体光変調素子及びその製造方法
JP2013055272A (ja) * 2011-09-06 2013-03-21 Panasonic Corp 半導体装置
JP2014219442A (ja) * 2013-05-01 2014-11-20 住友電気工業株式会社 半導体光素子の製造方法
JP2016029469A (ja) * 2014-07-14 2016-03-03 住友電気工業株式会社 半導体光変調器および半導体光変調器の製造方法
JP2016031377A (ja) * 2014-07-25 2016-03-07 住友電気工業株式会社 光半導体素子およびその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002232004A (ja) 2001-01-31 2002-08-16 Kyocera Corp Ｌｅｄアレイ
JP5678528B2 (ja) 2010-09-07 2015-03-04 住友電気工業株式会社 半導体光デバイスの製造方法
JP5767864B2 (ja) 2011-06-07 2015-08-26 日本オクラロ株式会社 光素子、光素子を含む変調器モジュール、光素子を含むレーザ集積変調器モジュール、及び、光素子の製造方法
JP5795970B2 (ja) 2012-03-01 2015-10-14 Ｎｔｔエレクトロニクス株式会社 ボンディングパッド電極形成方法
JP6236947B2 (ja) 2013-07-16 2017-11-29 住友電気工業株式会社 半導体光素子を製造する方法、および半導体光素子

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54110784A (en) * 1978-02-17 1979-08-30 Nec Corp Semiconductor device
JPS5728344A (en) * 1980-07-29 1982-02-16 Nec Corp Semiconductor device
JPS62214625A (ja) * 1986-03-17 1987-09-21 Hitachi Micro Comput Eng Ltd 半導体装置
JPS63293930A (ja) * 1987-05-27 1988-11-30 Hitachi Ltd 半導体装置における電極
JPH11340319A (ja) * 1998-05-26 1999-12-10 Nec Corp 多層配線構造及びそれを有する半導体装置並びにそれらの製造方法
US20030223672A1 (en) * 2002-03-08 2003-12-04 Joyner Charles H. Insertion loss reduction, passivation and/or planarization and in-wafer testing of integrated optical components in photonic integrated circuits (PICs)
JP2004126108A (ja) * 2002-10-01 2004-04-22 Toshiba Corp 半導体光変調器及び光変調システム
JP2006339247A (ja) * 2005-05-31 2006-12-14 Seiko Epson Corp 光素子
WO2008044537A1 (en) * 2006-10-05 2008-04-17 Nec Corporation Semiconductor package and method for producing semiconductor package
JP2010008869A (ja) * 2008-06-30 2010-01-14 Fujitsu Ltd マッハツェンダ型光変調器
JP2012123184A (ja) * 2010-12-08 2012-06-28 Sumitomo Electric Ind Ltd 半導体光変調素子及びその製造方法
JP2013055272A (ja) * 2011-09-06 2013-03-21 Panasonic Corp 半導体装置
JP2014219442A (ja) * 2013-05-01 2014-11-20 住友電気工業株式会社 半導体光素子の製造方法
JP2016029469A (ja) * 2014-07-14 2016-03-03 住友電気工業株式会社 半導体光変調器および半導体光変調器の製造方法
JP2016031377A (ja) * 2014-07-25 2016-03-07 住友電気工業株式会社 光半導体素子およびその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
YAGI, HIDEYUKI ET AL.: "26 Gbit/s Direct Modulation of AlGaInAs/InP Lasers with Ridge-Waveguide Structure Buried by Benzocyc", 2009 IEEE INTERNATIONAL CONFERENCE ON INDIUM PHOSPHIDE & RELATED MATERIALS, vol. ThB1.3, JPN6020033826, 10 May 2009 (2009-05-10), US, pages 371 - 374, XP031467180, ISSN: 0004342009 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020052361A (ja) * 2018-09-28 2020-04-02 住友電気工業株式会社 半導体装置およびその製造方法
JP7110879B2 (ja) 2018-09-28 2022-08-02 住友電気工業株式会社 半導体装置およびその製造方法
JP2021162641A (ja) * 2020-03-31 2021-10-11 住友大阪セメント株式会社 光制御素子とそれを用いた光変調デバイス並びに光送信装置
JP7054068B2 (ja) 2020-03-31 2022-04-13 住友大阪セメント株式会社 光制御素子とそれを用いた光変調デバイス並びに光送信装置

Also Published As

Publication number Publication date
US20180275482A1 (en) 2018-09-27
JP6862983B2 (ja) 2021-04-21
US10248000B2 (en) 2019-04-02

Similar Documents

Publication Publication Date Title
JP6862983B2 (ja) 半導体光素子及びその製造方法
US7939352B2 (en) Selective area metal bonding Si-based laser
US9280030B2 (en) Method for producing semiconductor optical device and semiconductor optical device
US20210066537A1 (en) Method of manufacturing a iii-v based optoelectronic device
JP2016042575A (ja) 光集積回路を製造する方法
US8618638B2 (en) Semiconductor optical modulator and method for manufacturing the same
US11079539B2 (en) Semiconductor device and manufacturing method of the same
US9638980B2 (en) Modulator and production method thereof
WO2021094473A1 (en) Optoelectronic device and method of manufacture thereof
JP6205826B2 (ja) 半導体光素子の製造方法
JP4915945B2 (ja) 光デバイスの製造方法
JP6828519B2 (ja) 半導体素子の製造方法
JP5257281B2 (ja) 半導体装置及びその製造方法
US9885936B2 (en) Mach-Zehnder modulator, method for fabricating Mach-Zehnder modulator
JP2013016648A (ja) 半導体光集積素子の製造方法
JP7110879B2 (ja) 半導体装置およびその製造方法
CN111684344B (zh) 光半导体元件及其制造方法
EP4058841A1 (en) Optoelectronic device and method of manufacture thereof
EP4062212A1 (en) Hetergenous integration and electro-optic modulation of iii-nitride photonics on a silicon photonic platform
US10403786B2 (en) Optoelectronic system and method for its fabrication
JP2013044794A (ja) 光半導体素子の製造方法
JP5760667B2 (ja) 光半導体デバイスの製造方法
JP3798379B2 (ja) 光モジュール、及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190924

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200826

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200908

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210302

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210315

R150 Certificate of patent or registration of utility model

Ref document number: 6862983

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250