JP5760667B2 - 光半導体デバイスの製造方法 - Google Patents

Description

本発明は、光半導体デバイスの製造方法に関する。

特許文献１には、半導体レーザ素子の製造方法が記載されている。この製造方法では、活性層を含む半導体積層構造を作製したのち、互いに平行な一対の溝を該半導体積層構造に形成することにより、リッジ形状を形成する。そして、該リッジ形状を埋め込むようにＢＣＢ樹脂を塗布し、開口を有するレジストをリッジ形状の上方且つＢＣＢ樹脂上に形成し、ＢＣＢ樹脂をエッチングすることにより、リッジ形状の頂部をＢＣＢ樹脂から露出させる。そして、露出したリッジ形状の頂部を覆うように、配線層を形成する。

特開２０１０−２７８１５４号公報

例えば特許文献１に記載された半導体レーザ素子のように、リッジ形状やメサ形状といった凸状部分を有する光半導体デバイスの製造において、該凸状部分上に電極を形成する際、樹脂若しくはレジストを塗布して凸状部分を覆ったのち、凸状部分上の樹脂若しくはレジストをエッチングにより除去して凸状部分の頂部を露出させる。このような製造過程において、凸状部分上の樹脂若しくはレジストに対するエッチングの停止タイミングを精度良く制御することは極めて重要である。エッチングの停止が遅れた場合、その後の工程において形成される電極が凸状部分の側面に回り込むこととなり、素子の内部においてｐ型層とｎ型層との短絡といった不都合が生じるおそれがあるからである。或いは、エッチングの停止が早過ぎる場合には、その後の工程において形成される電極と凸状部分の頂部とが十分に接触できないおそれがあるからである。しかしながら、エッチングの停止タイミングを精度良く制御することは容易ではなく、例えば凸状部分の頂部付近を探針によりスキャンしてその凹凸を観察することによりエッチングの進行の程度を測定する方法もあるが、作業が極めて煩雑であり且つ長時間を要する。

本発明は、このような問題点に鑑みてなされたものであり、リッジ形状やメサ形状といった凸状部分上の樹脂若しくはレジストのエッチングの停止タイミングを容易に且つ精度良く判断することが可能な光半導体デバイスの製造方法を提供することを目的とする。

上述した課題を解決するために、本発明による光半導体デバイスの第１の製造方法は、所定方向に沿って延びる一対の溝、若しくは環状の溝を有し、該一対の溝に挟まれた第１の半導体領域若しくは該環状の溝に囲まれた第２の半導体領域において光の導波及び発光のうち少なくとも一方を行う光半導体デバイスを製造する方法であって、ウエハ上において光半導体デバイスが形成される領域とは別の評価用領域に、複数対の第１の評価用溝を形成する評価用溝形成工程と、ウエハ上に樹脂若しくはレジストを塗布する塗布工程と、樹脂若しくはレジストに対してエッチングを行い、第１の半導体領域の頂部若しくは第２の半導体領域の頂部を露出させる露出工程と、第１の半導体領域上若しくは第２の半導体領域上に電極を形成する工程とを備え、評価用領域における複数対の第１の評価用溝の幅が各対毎に異なっており、露出工程の際に、エッチングによって評価用領域における少なくとも一対の第１の評価用溝に挟まれた領域の頂部を露出させることを特徴とする。

また、本発明による光半導体デバイスの第２の製造方法は、所定方向に沿って延びる一対の溝、若しくは環状の溝を有し、該一対の溝に挟まれた第１の半導体領域若しくは該環状の溝に囲まれた第２の半導体領域において光の導波及び発光のうち少なくとも一方を行う光半導体デバイスを製造する方法であって、ウエハ上において光半導体デバイスが形成される領域とは別の評価用領域に、複数の環状の第２の評価用溝を形成する評価用溝形成工程と、ウエハ上に樹脂若しくはレジストを塗布する塗布工程と、樹脂若しくはレジストに対してエッチングを行い、第１の半導体領域の頂部若しくは第２の半導体領域の頂部を露出させる露出工程と、第１の半導体領域上若しくは第２の半導体領域上に電極を形成する工程とを備え、評価用領域における複数の第２の評価用溝の幅が互いに異なっており、露出工程の際に、エッチングによって評価用領域における少なくとも一つの第２の評価用溝に囲まれた領域の頂部を露出させることを特徴とする。

本発明者は、一対の溝や環状の溝が形成されたウエハ上に樹脂やレジストを塗布すると、一対の溝に挟まれた領域、或いは環状の溝に囲まれた領域（前述した凸状部分に相当）の上に形成される樹脂層やレジスト層の厚さが、それらの溝の幅に応じて変化することを見出した。具体的には、一対の溝の幅を広くするほど、当該領域上における樹脂層やレジスト層の厚さが薄くなる。更に、本発明者は、このような現象を、樹脂やレジストのエッチング停止タイミングの判断の為に好適に用い得ることを見出した。

すなわち、上述した第１及び第２の製造方法では、評価用溝形成工程において、複数対の第１の評価用溝、若しくは複数の環状の第２の評価用溝をウエハ上の評価用領域に形成する。そして、これらの評価用溝の幅は、複数対の第１の評価用溝の各対毎、若しくは複数の環状の第２の評価用溝毎に異なっている。したがって、複数対の第１の評価用溝に挟まれた複数の領域上の樹脂層若しくはレジスト層の厚さは、各対における第１の評価用溝の幅に応じてそれぞれ異なる厚さとなる。同様に、複数の第２の評価用溝に囲まれた複数の領域上の樹脂層若しくはレジスト層の厚さは、第２の評価用溝の幅に応じてそれぞれ異なる厚さとなる。その後、露出工程におけるエッチングによって、複数対の第１の評価用溝に挟まれた領域若しくは複数の第２の評価用溝に囲まれた領域の頂部を露出させる際には、樹脂層若しくはレジスト層の厚さが薄い箇所から順に、頂部が露出することとなる。したがって、これらの領域のうち少なくとも一つの領域上の樹脂層若しくはレジスト層の厚さが、光半導体デバイスの第１若しくは第２の半導体領域上に形成される樹脂層若しくはレジスト層の厚さと較べて薄くなるように評価用溝の幅を設定しておくことにより、光半導体デバイスの第１若しくは第２の半導体領域の頂部より先に、第１の評価用溝に挟まれた領域若しくは第２の評価用溝に囲まれた領域の頂部が露出する。これにより、エッチングの進行の程度や、更にどの程度までエッチングを進めると第１若しくは第２の半導体領域の頂部が露出するかといった情報を容易に且つ精度良く知ることができる。すなわち、上述した第１及び第２の製造方法によれば、第１若しくは第２の半導体領域（すなわちリッジ形状やメサ形状といった凸状部分）上の樹脂若しくはレジストのエッチングの停止タイミングを、容易に且つ精度良く判断することが可能となる。

また、上述した第１の製造方法が、一対の溝を有しており第１の半導体領域において光の導波及び発光のうち少なくとも一方を行う光半導体デバイスを製造する方法である場合、複数対の第１の評価用溝のうち或る一対の第１の評価用溝の幅は一対の溝の幅と同じかより狭く、複数対の第１の評価用溝のうち別の一対の第１の評価用溝の幅は一対の溝の幅より広いことが好ましい。この第１の製造方法によれば、複数対の第１の評価用溝のうち或る一対の第１の評価用溝の幅が一対の溝の幅と同じかより狭いので、該一対の第１の評価用溝に挟まれた領域上の樹脂層若しくはレジスト層が、第１の半導体領域上の樹脂層若しくはレジスト層と同じ厚さになるか、より厚くなる。一方、複数対の第１の評価用溝のうち別の一対の第１の評価用溝の幅が一対の溝の幅より広いので、該別の一対の第１の評価用溝に挟まれた領域上の樹脂層若しくはレジスト層が、第１の半導体領域上の樹脂層若しくはレジスト層よりも薄くなる。したがって、複数対の第１の評価用溝にそれぞれ挟まれた複数の領域が順に露出する間に第１の半導体領域が露出するので、第１の半導体領域上の樹脂若しくはレジストのエッチングの停止タイミングを更に精度良く判断することができる。

また、上述した第２の製造方法が、環状の溝を有しており第２の半導体領域において光の導波及び発光のうち少なくとも一方を行う光半導体デバイスを製造する方法である場合、複数の第２の評価用溝のうち或る一つの第２の評価用溝の幅は環状の溝の幅と同じかより狭く、複数の第２の評価用溝のうち別の一つの第２の評価用溝の幅は環状の溝の幅より広いことが好ましい。この第２の製造方法によれば、上述した第１の製造方法と同様に、複数の第２の評価用溝にそれぞれ囲まれた複数の領域が順に露出する間に第２の半導体領域が露出するので、第２の半導体領域上の樹脂若しくはレジストのエッチングの停止タイミングを更に精度良く判断することができる。

また、上述した第１の製造方法が、一対の溝を有しており第１の半導体領域において光の導波及び発光のうち少なくとも一方を行う光半導体デバイスを製造する方法である場合、複数対の第１の評価用溝に含まれる各一対の第１の評価用溝の間隔と、一対の溝の間隔とは互いに等しいことが好ましい。これにより、一対の溝の幅を基準として第１の評価用溝の幅を容易に設定することができる。

また、上述した第２の製造方法は、環状の溝を有しており第２の半導体領域において光の導波及び発光のうち少なくとも一方を行う光半導体デバイスを製造する方法であって、複数の環状の第２の評価用溝それぞれの内径と、環状の溝の内径とが互いに等しいことを特徴としてもよい。これにより、環状の溝の幅を基準として第２の評価用溝の幅を容易に設定することができる。

また、上述した第１及び第２の製造方法は、評価用溝形成工程の後、塗布工程の前に、ウエハ上に絶縁膜を形成する工程を更に備え、露出工程の際、樹脂若しくはレジストに対してエッチングを行ったのち、絶縁膜に対してエッチングを行うことにより第１の半導体領域の頂部若しくは第２の半導体領域の頂部を露出させることを特徴としてもよい。このような方法によれば、樹脂若しくはレジストに対するエッチングの際に、絶縁膜が露出すると光の干渉によってその露出部分の色が明らかに変化するので、エッチングの停止タイミングを更に容易且つ精度良く判断することができる。

本発明による光半導体デバイスの製造方法によれば、リッジ形状やメサ形状といった凸状部分上の樹脂若しくはレジストのエッチングの停止タイミングを容易に且つ精度良く判断することができる。

図１は、本発明に係る光半導体デバイスの製造方法によって好適に製造される光半導体デバイスの一例として、マッハツェンダー型の光変調器の外観を示す斜視図である。 図２は、第１実施形態に係る光変調器の製造方法を示すフローチャートである。 図３は、第１実施形態に係る光変調器の製造方法に含まれる各工程を示す断面図である。 図４は、第１実施形態に係る光変調器の製造方法に含まれる各工程を示す断面図である。 図５は、第１実施形態に係る光変調器の製造方法に含まれる各工程を示す断面図である。 図６は、第１実施形態に係る光変調器の製造方法に含まれる各工程を示す断面図である。 図７は、一対の溝の幅による樹脂層の厚さの違いを説明するための図である。 図８は、一対の溝の幅による樹脂層の厚さの違いを説明するための図である。 図９は、一対の溝の幅と樹脂層の厚さとの相関を実測した結果をプロットしたグラフである。 図１０は、ウエハの平面図である。 図１１は、評価用領域を示す（ａ）平面図、（ｂ）断面図であって、評価用溝形成工程を示している。 図１２は、評価用領域を示す（ａ）平面図、（ｂ）断面図であって、保護膜形成工程を示している。 図１３は、評価用領域を示す（ａ）平面図、（ｂ）断面図であって、塗布工程を示している。 図１４は、評価用領域を示す（ａ）平面図、（ｂ）断面図であって、露出工程を示している。 図１５は、評価用領域を示す（ａ）平面図、（ｂ）断面図であって、露出工程を示している。 図１６は、第２実施形態に係る光変調器の製造方法を示すフローチャートである。 図１７は、第２実施形態に係る光変調器の製造方法に含まれる各工程を示す断面図である。 図１８は、第２実施形態に係る光変調器の製造方法に含まれる各工程を示す断面図である。 図１９は、評価用領域を示す（ａ）平面図、（ｂ）断面図であって、評価用溝形成工程を示している。 図２０は、評価用領域を示す（ａ）平面図、（ｂ）断面図であって、保護膜形成工程を示している。 図２１は、評価用領域を示す（ａ）平面図、（ｂ）断面図であって、塗布工程を示している。 図２２は、評価用領域を示す（ａ）平面図、（ｂ）断面図であって、露出工程を示している。 図２３は、評価用領域を示す（ａ）平面図、（ｂ）断面図であって、評価用溝形成工程を示している。 図２４は、評価用領域を示す（ａ）平面図、（ｂ）断面図であって、保護膜形成工程を示している。 図２５は、評価用領域を示す（ａ）平面図、（ｂ）断面図であって、塗布工程を示している。 図２６は、評価用領域を示す（ａ）平面図、（ｂ）断面図であって、露出工程を示している。 図２７は、評価用領域を示す（ａ）平面図、（ｂ）断面図であって、露出工程を示している。

以下、添付図面を参照しながら本発明による光半導体デバイスの製造方法の実施の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。

（第１の実施の形態）
図１は、本発明に係る光半導体デバイスの製造方法によって好適に製造される光半導体デバイスの一例として、マッハツェンダー型の光変調器１０の外観を示す斜視図である。図１に示されるように、この光変調器１０は、基板１１と、基板１１上に形成された半導体積層部１２と、半導体積層部１２の全面を覆う樹脂層１３と、２つの電極１４及び１５とを備えている。

基板１１は、第１導電型（例えばｎ型）のＩｎＰといった半導体から成る基板である。また、半導体積層部１２は、基板１１上に順に結晶成長した下部クラッド層１２１、コア層１２２、上部クラッド層１２３、及び図示しないコンタクト層を含んでいる。下部クラッド層１２１は第１導電型のＩｎＰといった半導体から成り、上部クラッド層１２３は第２導電型（例えばｐ型）のＩｎＰといった半導体から成る。また、コア層１２２は、例えばノンドープのＡｌＧａＩｎＡｓ井戸層及びＡｌＩｎＡｓバリア層が交互に積層された多重量子井戸（ＭＱＷ）構造を有している。コンタクト層は、例えば第２導電型のＩｎＧａＡｓから成る。

半導体積層部１２には、２本の光導波路２１及び２２が形成されている。光導波路２１及び２２はシングルモード光導波路であり、所定方向に沿って互いに平行に延びている。光導波路２１及び２２の一端はマルチモード光導波路２８に結合されており、他端はマルチモード光導波路２９に結合されている。

光導波路２１は、半導体積層部１２に形成された、上記所定方向に沿って互いに平行に延びる一対の溝（トレンチ）２３ａ及び２３ｂによって構成されており、いわゆるメサ形状を呈している。すなわち、光導波路２１は、一対の溝２３ａ及び２３ｂに挟まれた半導体領域（第１の半導体領域）であり、この光導波路２１において光が導波される。一対の溝２３ａ及び２３ｂの底面は基板１１に達しており、一対の溝２３ａ及び２３ｂの側壁には下部クラッド層１２１、コア層１２２、及び上部クラッド層１２３が現れている。光導波路２１では、コア層１２２を導波する光が、その縦方向において下部クラッド層１２１及び上部クラッド層１２３によって閉じ込められ、その横方向において一対の溝２３ａ及び２３ｂによって閉じ込められる。

光導波路２２は、上述した光導波路２１と同様に構成されている。すなわち、光導波路２２は、半導体積層部１２に形成された、上記所定方向に沿って互いに平行に延びる一対の溝（トレンチ）２４ａ及び２４ｂによって構成されており、いわゆるメサ形状を呈している。すなわち、光導波路２２は、一対の溝２４ａ及び２４ｂに挟まれた半導体領域（第１の半導体領域）であり、この光導波路２２において光が導波される。一対の溝２４ａ及び２４ｂの底面は基板１１に達しており、一対の溝２４ａ及び２４ｂの側壁には下部クラッド層１２１、コア層１２２、及び上部クラッド層１２３が現れている。光導波路２２では、コア層１２２を導波する光が、その縦方向において下部クラッド層１２１及び上部クラッド層１２３によって閉じ込められ、その横方向において一対の溝２４ａ及び２４ｂによって閉じ込められる。

上記のように、光導波路２１及び２２が下部クラッド層１２１、コア層１２２、及び上部クラッド層１２３を含むメサ形状に形成されていることによって、光導波路２１及び２２の周囲との間で極めて高い屈折率差を有することとなる。したがって、光導波路２１，２２の曲率半径を小さくした場合の放射損失を抑えられるので、光変調器１０の小型化が可能となる。なお、光導波路２１及び２２の高さ（すなわち一対の溝２３ａ，２３ｂ並びに２４ａ，２４ｂの深さ）は、例えば３μｍ以上４μｍ以下である。

樹脂層１３は、例えばポリイミド、ベンゾシクロブテン（ＢＣＢ）樹脂、又はフッ素樹脂といった樹脂を主に含んで構成される。本実施形態では、樹脂層１３として、フッ素樹脂を用いた場合について説明する。樹脂層１３は、半導体積層部１２上の全面にわたって形成され、その一部は溝２３ａ，２３ｂ及び溝２４ａ，２４ｂを埋め込んでいる。樹脂層１３の平均的な厚さの範囲は、例えば２．５μｍ以上３．５μｍ以下である。

電極１４及び１５それぞれは、光導波路２１及び２２それぞれの上方に設けられている。電極１４及び１５それぞれは、光導波路２１及び２２それぞれを導波する光を変調する為の電流を供給する。電極１４及び１５の直下では、樹脂層１３がエッチングにより除去されて半導体積層部１２のコンタクト層が露出しており、電極１４及び１５は、このコンタクト層とオーミック接触を成している。なお、基板１１の裏面上の全面には、図示しない別の電極が設けられている。

また、電極１４及び１５それぞれには、ボンディングパッド２６及び２７それぞれが電気的に接続されている。ボンディングパッド２６及び２７それぞれは、光導波路２１及び２２それぞれから離れた樹脂層１３上の領域に設けられている。ボンディングパッド２６及び２７それぞれには、電極１４及び１５それぞれに供給される電流を提供するための図示しないボンディングワイヤが接続される。

続いて、上述した構成を備える光変調器１０の製造方法について説明する。図２は、この製造方法を示すフローチャートである。また、図３〜図６は、光変調器１０の製造方法における各工程を示す断面図であり、図１におけるＩ−Ｉ線に沿った断面及びII−II線に沿った断面の製造過程を示している。

まず、図３（ａ）に示されるように、第１導電型（例えばｎ型）のＩｎＰといった半導体から成るウエハ１６の主面１６ａ上に、下部クラッド層１２１、コア層１２２、上部クラッド層１２３、及びコンタクト層１２４を結晶成長させる（結晶成長工程、Ｓ１１）。このとき、結晶成長方法としては例えば有機金属気相成長法（ＭＯＶＰＥ法）が好適である。この工程によって、半導体積層部１２がウエハ１６上に形成される。

次に、半導体積層部１２上に例えばプラズマＣＶＤ法によって絶縁膜を形成したのち、フォトリソグラフィー技術を用いてこの絶縁膜のパターニングを行うことにより、図３（ｂ）に示されるような絶縁膜マスクＭ１を形成する（マスク形成工程、Ｓ１２）。この絶縁膜マスクＭ１は、図１に示された一対の溝２３ａ，２３ｂ及び一対の溝２４ａ，２４ｂに相当する部分に開口を有するように、例えばＣＦ_４系のＲＩＥによってパターニングされる。絶縁膜マスクＭ１に好適な絶縁性材料としては、例えばＳｉＯ_２やＳｉＮといったシリコン化合物が挙げられる。絶縁膜マスクＭ１の厚さは例えば４００ｎｍである。

続いて、絶縁膜マスクＭ１を用いて半導体積層部１２に対しエッチングを行う（エッチング工程、Ｓ１３）。このときのエッチング方法としては、例えば反応性イオンエッチング（Reactive Ion Etching；ＲＩＥ）が好適である。本工程では、ウエハ１６の主面１６ａが露出した時点で半導体積層部１２のエッチングを停止する。これにより、図３（ｃ）に示されるように、光導波路２１，２２（図１を参照）を構成する溝２３ａ，２３ｂ、並びに溝２４ａ，２４ｂが形成される。この工程ののち、図４（ａ）に示されるように、絶縁膜マスクＭ１を除去する。絶縁膜マスクＭ１は、例えばウェットエッチングによって好適に除去される。

続いて、図４（ｂ）に示されるように、ウエハ１６上の全面に絶縁膜１７を形成する（保護膜形成工程、Ｓ１４）。この絶縁膜１７は、半導体積層部１２の表面を保護するために設けられ、半導体積層部１２の上面のほか、溝２３ａ，２３ｂ（及び溝２４ａ，２４ｂ）の側面上及び底面上にわたって形成される。絶縁膜１７に好適な絶縁性材料としては、例えばＳｉＯ_２やＳｉＮといったシリコン化合物が挙げられる。

続いて、図４（ｃ）に示されるように、ウエハ１６上の全面に樹脂を塗布することにより、図１に示された樹脂層１３を形成する（塗布工程、Ｓ１５）。具体的には、スピンコートといった方法によってフッ素樹脂を均一に塗布したのち、この樹脂を高温に曝すことにより熱硬化（キュア）を行う。この工程により形成される樹脂層１３は、半導体積層部１２の上面を覆うほか、溝２３ａ，２３ｂ（及び溝２４ａ，２４ｂ）を埋め込む。

続いて、図５（ａ）に示されるように、樹脂層１３の上にレジストマスク１８を形成する。レジストマスク１８は、フォトリソグラフィー技術によってパターニングされた開口１８ａを光導波路２１及び２２の上方に有する。そして、このレジストマスク１８を介して樹脂層１３のエッチングを行うことにより、樹脂層１３に開口を形成し、光導波路２１及び２２上において絶縁膜１７を露出させる（露出工程、Ｓ１６）。なお、このときのエッチング方法としては、例えば酸素系のＲＩＥが好適である。

続いて、図５（ｂ）に示されるように、絶縁膜１７のうち樹脂層１３から露出した部分に対してエッチングを行い、当該部分を除去することにより、光導波路２１及び２２の頂部（コンタクト層１２４）を露出させる（露出工程、Ｓ１６）。なお、このときのエッチング方法としては、例えばフッ素系のＲＩＥが好適である。この工程ののち、図５（ｃ）に示されるように、レジストマスク１８を除去する。

続いて、図６（ａ）に示されるように、コンタクト電極膜１９をウエハ１６上の全面に蒸着する。このコンタクト電極膜１９は、電極１４及び１５の一部であり、例えばＴｉ／Ｐｔ／Ａｕといったオーミック金属から成る。その後、図１に示された電極１４及び１５並びにボンディングパッド２６及び２７の平面形状に対応する領域のコンタクト電極膜１９上にＡｕメッキ配線２０を形成し（図６（ｂ））、余分のコンタクト電極膜１９をミリング等により除去する。こうして、電極１４及び１５並びにボンディングパッド２６及び２７が形成される（電極形成工程、Ｓ１７）。

なお、ボンディングパッド２６及び２７やその周囲の配線と半導体積層部１２との間の寄生容量を低減する為に、ボンディングパッド２６及び２７やその周囲の配線と半導体積層部１２とは出来るだけ離れていることが望ましい。したがって、前述した露出工程Ｓ１６では、樹脂層１３のエッチングは光導波路２１，２２上においてのみ行われる。

続いて、ウエハ１６の裏面を、厚さが１００μｍ程度になるまで研磨し、その後、ウエハ１６の裏面に裏面電極としてＡｕＧｅＮｉ／Ａｕオーミック電極を形成する（不図示）。

以上の工程Ｓ１１〜Ｓ１７ののち、ウエハ１６をチップ状に切断することによって、図１に示された光変調器１０が完成する。

上述した製造方法の露出工程Ｓ１６において、光導波路２１，２２上の樹脂層１３に対するエッチングの停止タイミングを精度良く制御することは極めて重要である。エッチングの停止が遅れた場合、その後に形成される電極１４，１５が光導波路２１，２２の側面に回り込み、上部クラッド層１２３と下部クラッド層１２１とが短絡するといった不都合が生じるおそれがあるからである。或いは、エッチングの停止が早過ぎる場合には、その後に形成される電極１４，１５と光導波路２１，２２の頂部とが十分に接触できないおそれがあるからである。

このような課題に対して、本発明者は、溝２３ａ，２３ｂのような一対の溝が形成されたウエハ１６上に樹脂層１３を塗布すると、該一対の溝に挟まれた領域（光導波路２１に相当）の上に形成される樹脂層１３の厚さが、それらの溝の幅に応じて変化することを見出した。更に、本発明者は、このような現象を、樹脂層１３のエッチング停止タイミングの判断の為に好適に用い得ることを見出した。

図７及び図８は、そのような現象を説明するための図である。まず、図７（ａ）及び図８（ａ）に示されるように、半導体積層部１２に一対の溝Ｔ１１，Ｔ１２が形成されている場合、その一対の溝Ｔ１１，Ｔ１２に挟まれる半導体領域Ａ１の上に形成される樹脂層１３の表面Ｓ１は、その周辺の領域の樹脂層１３の表面Ｓ２より若干凹む。なお、このような凹みは、一対の溝Ｔ１１，Ｔ１２内への樹脂の落ち込みや、樹脂の粘性に起因すると考えられる。

ここで、図７（ａ）に示されるように、一対の溝Ｔ１１，Ｔ１２の幅Ｗ１が比較的狭い場合に半導体領域Ａ１の上に形成される樹脂層１３の厚さをＴ１とする。また、図８（ａ）に示されるように、一対の溝Ｔ１１，Ｔ１２の幅Ｗ１が比較的広い場合に半導体領域Ａ１の上に形成される樹脂層１３の厚さをＴ２とする。この場合、Ｔ１＞Ｔ２となる。すなわち、幅が広い溝Ｔ１１，Ｔ１２に挟まれた半導体領域Ａ１上の樹脂層１３は、幅が狭い溝Ｔ１１，Ｔ１２に挟まれた半導体領域Ａ１上の樹脂層１３より薄く形成される。なお、このような現象は、半導体領域Ａ１の横幅が十分に狭く、且つ一対の溝Ｔ１１，Ｔ１２が互いに独立でない程度に近接している場合には、溝Ｔ１１，Ｔ１２の幅Ｗ１が広いほど樹脂の落ち込み量が多いことに起因すると考えられる。

従って、図７（ｂ）及び図８（ｂ）に示されるように樹脂層１３上にレジストマスク１８を形成し、樹脂層１３を同じ時間だけエッチングすると、一対の溝Ｔ１１，Ｔ１２の幅Ｗ１が狭い場合には、図７（ｃ）のように絶縁膜１７が露出せずエッチング停止タイミングに至らない。一方、一対の溝Ｔ１１，Ｔ１２の幅Ｗ１が広い場合には、図８（ｃ）のように絶縁膜１７が露出し過ぎてエッチング停止タイミングを超過する。

図９は、一対の溝Ｔ１１，Ｔ１２の幅Ｗ１と半導体領域Ａ１上の樹脂層１３の厚さとの相関を実測した結果をプロットしたグラフである。なお、図９において、横軸は幅Ｗ１を示しており、縦軸は樹脂層１３の厚さを示している。図９を参照すると、一対の溝Ｔ１１，Ｔ１２の幅Ｗ１が広くなるに従って、樹脂層１３の厚さが単調に減少することがわかる。なお、このグラフでは、幅Ｗ１が最も狭い場合と比較して、幅Ｗ１が最も広い場合には樹脂層１３の厚さが１／２以下にまで減少している。

このように、半導体積層部１２に形成される一対の溝の幅を広くするほど、その一対の溝に挟まれた領域上における樹脂層１３の厚さが薄くなる。そこで、本実施形態では、ウエハ１６上において光変調器１０が形成される領域とは別に用意される評価用（Test Element Group；ＴＥＧ）の領域に複数対の溝（評価用溝）を形成し、これらの溝の幅を各対毎に異ならせる。そして、上述した露出工程Ｓ１６において、樹脂層１３をエッチングする際に、この評価用領域における複数対の溝にそれぞれ挟まれた複数の領域上の樹脂層１３も同時にエッチングして、これらの領域の頂部を順次露出させる。そして、この露出状況を観察しながら、樹脂層１３に対するエッチングを停止するタイミングを判断する。以下、このような方法について詳細に説明する。

図１０は、ウエハ１６の平面図である。図１０を参照すると、ウエハ１６の主面１６ａには、フォトレジストに対するステッパーの一回の露光に対応する領域Ａ２が二次元状に複数並んで設定されており、複数の領域Ａ２のそれぞれには、上述した評価用領域Ａ３が１箇所ずつ設定されている。

図１１〜図１５は、評価用領域Ａ３を示す（ａ）平面図、及び（ｂ）断面図である。本実施形態では、図１１（ａ）及び（ｂ）に示されるように、評価用領域Ａ３における半導体積層部１２に複数対（図では５対）の評価用溝（第１の評価用溝）３１ａ，３１ｂを形成する。具体的には、まず、上述したマスク形成工程Ｓ１２（図３（ｂ）を参照）において形成される絶縁膜マスクＭ１に、複数対の評価用溝３１ａ，３１ｂに対応する開口をパターニングする。そして、続くエッチング工程Ｓ１３（図３（ｃ）を参照）において、この絶縁膜マスクＭ１を用いて半導体積層部１２に対しエッチングを行うことにより、複数対の評価用溝３１ａ，３１ｂを形成する（評価用溝形成工程）。

こうして形成される複数対の評価用溝３１ａ，３１ｂの幅Ｗ２は各対毎に異なっており、図１１では左端の評価用溝３１ａ，３１ｂの幅Ｗ２が最も狭く、右端に近い評価用溝３１ａ，３１ｂほど、幅Ｗ２が広くなっている。また、複数対の評価用溝３１ａ，３１ｂの幅Ｗ２のうち、最も狭い幅Ｗ２は、光変調器１０の一対の溝２３ａ，２３ｂ、及び一対の溝２４ａ，２４ｂの幅と同じかより狭く、最も広い幅Ｗ２は、光変調器１０の一対の溝２３ａ，２３ｂ、及び一対の溝２４ａ，２４ｂの幅より広い。なお、各対における評価用溝３１ａと評価用溝３１ｂとの間隔Ｗ３は互いに等しく、且つ、これらの間隔Ｗ３は、溝２３ａと溝２３ｂとの間隔及び溝２４ａと溝２４ｂとの間隔（すなわち光導波方向と直交する方向における光導波路２１及び２２の幅）と等しい。

続いて、図１２（ａ）及び（ｂ）に示されるように、保護膜形成工程Ｓ１４（図４（ｂ）を参照）において、複数対の評価用溝３１ａ，３１ｂの底面及び側面、並びに評価用溝３１ａ，３１ｂに挟まれた半導体領域３３の上面を含むウエハ１６上の全面に、絶縁膜１７が形成される。

続いて、図１３（ａ）及び（ｂ）に示されるように、塗布工程Ｓ１５（図４（ｃ）を参照）において、ウエハ１６上の全面に樹脂が塗布されることにより、樹脂層１３が形成される。この工程により形成される樹脂層１３は、半導体積層部１２の上面を覆うほか、複数対の評価用溝３１ａ，３１ｂを埋め込む。また、前述したように評価用溝３１ａ，３１ｂの幅Ｗ２は各対毎に異なっているので、図１３（ｂ）に示されるように、評価用溝３１ａ，３１ｂに挟まれた半導体領域３３上の樹脂層１３の厚さは各対毎に異なる。なお、同図では、左端の評価用溝３１ａ，３１ｂの幅が最も狭く、右端に近い評価用溝３１ａ，３１ｂほど幅が広くなっていることから、左端の半導体領域３３上の樹脂層１３が最も厚く、右端に近い半導体領域３３上の樹脂層１３ほど薄くなっている。

続いて、図１４（ａ）及び（ｂ）に示されるように、露出工程Ｓ１６（図５（ａ）を参照）において、樹脂層１３の上にレジストマスク１８を形成する。レジストマスク１８は、フォトリソグラフィー技術によってパターニングされた複数の開口１８ｂを、複数の半導体領域３３それぞれの上方に有する。続いて、図１５（ａ）及び（ｂ）に示されるように、露出工程Ｓ１６（図５（ｂ）を参照）において、このレジストマスク１８を介して樹脂層１３のエッチングを行うことにより、少なくとも一つの半導体領域３３上において絶縁膜１７を露出させる。このとき、複数の半導体領域３３上の樹脂層１３の厚さがそれぞれ異なることから、樹脂層１３の厚さが最も薄い半導体領域３３上の絶縁膜１７が最も早く露出し、その後、樹脂層１３の厚さに応じて順次に絶縁膜１７が露出する。なお、図１５は、右端寄りの３つの半導体領域３３上の絶縁膜１７が露出した状態を示している。

上述した露出工程Ｓ１６では、このように複数の半導体領域３３上の絶縁膜１７が順次に露出する。また、複数の半導体領域３３のうち少なくとも一つの半導体領域３３上の樹脂層１３の厚さが、光導波路２１，２２上に形成される樹脂層１３と較べて薄くなるように、評価用溝３１ａ，３１ｂの幅Ｗ２を設定しておけば、光導波路２１，２２の頂部の絶縁膜１７より先に、該少なくとも一つの半導体領域３３の頂部の絶縁膜１７が露出する。したがって、樹脂層１３に対するエッチングの進行の程度や、更にどの程度までエッチングを進めると光導波路２１，２２の頂部の絶縁膜１７が露出するかといった情報を容易に且つ精度良く知ることができるので、残りのエッチング時間を精度良く予測することができる。

このように、本実施形態に係る光変調器１０の製造方法によれば、露出工程Ｓ１６における光導波路２１，２２上の樹脂層１３のエッチングの停止タイミングを、容易に且つ精度良く判断することができる。

また、本実施形態では、複数対の評価用溝３１ａ，３１ｂのうち或る一対の評価用溝３１ａ，３１ｂの幅Ｗ２が一対の溝２３ａ，２３ｂ（及び一対の溝２４ａ，２４ｂ）の幅と同じかより狭いので、該一対の評価用溝３１ａ，３１ｂに挟まれた半導体領域３３上の樹脂層１３の厚さが、光導波路２１，２２上の樹脂層１３の厚さと同じになるか、より厚くなる。一方、複数対の評価用溝３１ａ，３１ｂのうち別の一対の評価用溝３１ａ，３１ｂの幅Ｗ２が一対の溝２３ａ，２３ｂ（及び一対の溝２４ａ，２４ｂ）の幅より広いので、該別の一対の評価用溝３１ａ，３１ｂに挟まれた半導体領域３３上の樹脂層１３が、光導波路２１，２２上の樹脂層１３よりも薄くなる。したがって、複数の半導体領域３３が順に露出する間に光導波路２１，２２が露出するので、光導波路２１，２２上の樹脂層１３のエッチングの停止タイミングを更に精度良く判断することができる。特に、或る一対の評価用溝３１ａ，３１ｂの幅Ｗ２が一対の溝２３ａ，２３ｂ（及び一対の溝２４ａ，２４ｂ）の幅よりも狭い場合には、どの程度まで過剰に樹脂をエッチングしたかといった情報をも容易に把握することができる。

また、本実施形態では、各一対の評価用溝３１ａ，３１ｂの間隔Ｗ３が、一対の溝２３ａ，２３ｂ（及び一対の溝２４ａ，２４ｂ）の間隔と等しい。これにより、一対の溝２３ａ，２３ｂ（及び一対の溝２４ａ，２４ｂ）の幅を基準として評価用溝３１ａ，３１ｂの幅Ｗ２を容易に設定することができる。

また、本実施形態では、評価用溝形成工程の後、塗布工程Ｓ１５の前に、保護膜形成工程Ｓ１４を行っており、露出工程Ｓ１６の際、樹脂層１３に対してエッチングを行ったのち、絶縁膜１７に対してエッチングを行うことにより光導波路２１，２２の頂部を露出させている。樹脂層１３に対するエッチングの際、絶縁膜１７が露出すると光の干渉によってその露出部分の色が明らかに変化するので、このような方法によって、樹脂層１３に対するエッチングの停止タイミングを更に容易且つ精度良く判断することができる。

なお、近年の光通信システムの大容量化に伴い、送信光の変調方式は、半導体レーザへの注入電流をオン・オフすることにより送信光を変調する方式（直接変調方式）から、より高速な変調が可能な外部変調器による方式へ移行しつつある。外部変調器としては、例えばマッハツェンダー型光変調器がある。また、通信速度が４０Ｇｂ／ｓを超えるような光通信システムでは、一対の溝によって光導波路が形成された導波路型の光半導体デバイスが好適である。本実施形態の製造方法によれば、このような導波路型のマッハツェンダー型光変調器の信頼性を更に高めることができる。

（実施例）
続いて、上記実施形態に係る光変調器１０の製造方法の一実施例について説明する。まず、ｎ型ＩｎＰから成るウエハ１６上に、ＭＯＶＰＥ法を用いて厚さ１μｍのｎ型ＩｎＰ下部クラッド層１２１を成長させ、ノンドープＡｌＧａＩｎＡｓ井戸層及びＡｌＩｎＡｓバリア層をその上に交互に成長させてＭＱＷコア層１２２を成長させる。なお、井戸層のバンドギャップ波長を例えば１．４μｍ帯とするとよい。また、井戸層の厚さを１０ｎｍとし、バリア層の厚さを５ｎｍとするとよい。井戸層の層数は例えば２５層である。更に、ｐ型ＩｎＰ上部クラッド層１２３及びｐ^＋型ＩｎＧａＡｓコンタクト層１２４をその上に順次成長させる。こうして、半導体積層部１２を作製する。

次に、半導体積層部１２の上に、厚さ４００ｎｍのＳｉＮ膜をプラズマＣＶＤ法により形成する。そして、このＳｉＮ膜上にレジストマスクを形成し、ＣＦ_４系ＲＩＥによって一対の溝２３ａ，２３ｂ及び２４ａ，２４ｂ、並びに複数対の評価用溝３１ａ，３１ｂに応じたパターンを有する絶縁膜マスクＭ１を形成する。なお、このとき、光変調器１０となる領域（以下、デバイス領域という）では、一対の溝２３ａ，２３ｂに対応する絶縁膜マスクＭ１のパターンを光導波路２１の平面形状に一致させ、一対の溝２４ａ，２４ｂに対応する絶縁膜マスクＭ１のパターンを光導波路２２の平面形状に一致させるとよい。また、評価用領域では、複数対の評価用溝３１ａ，３１ｂに対応する絶縁膜マスクＭ１のパターンを例えば８対形成し、各評価用溝３１ａ，３１ｂに対応する絶縁膜マスクＭ１のパターンを、例えば所定方向に延びる直線形状とするとよい。

続いて、絶縁膜マスクＭ１を用いてＣｌ系ＲＩＥを行うことにより、半導体積層部１２に一対の溝２３ａ，２３ｂ及び２４ａ，２４ｂ、並びに複数対の評価用溝３１ａ，３１ｂを形成する。このとき、各溝の深さ（すなわちエッチング深さ）を例えば４μｍとする。また、一対の溝２３ａ，２３ｂ及び２４ａ，２４ｂの幅を例えば４μｍとする。また、複数対の評価用溝３１ａ，３１ｂの幅Ｗ２を、例えば各対毎に４μｍから１１μｍまで１μｍずつ変化させる。なお、光導波路２１，２２の幅および評価用溝３１ａ，３１ｂの間隔Ｗ３は、例えば１．５μｍとされる。

続いて、バッファードフッ酸により絶縁膜マスクＭ１を除去した後、厚さ４００ｎｍのＳｉＮ膜（絶縁膜１７）をプラズマＣＶＤ法により再び形成する。そして、ウェハ１６上にスピン塗布法によりフッ素樹脂を塗布し、３５０℃、２時間のキュアを行う。こうして、樹脂層１３を形成する。続いて、樹脂層１３上にレジストを塗布し、光導波路２１，２２上、および複数対の評価用溝３１ａ，３１ｂに挟まれた半導体領域３３上にのみ、例えば幅５μｍのストライプ状の開口をレジストに形成する。このレジストをマスクとして、Ｏ_２系ＲＩＥにて樹脂層１３を段階的に加工する。

上述した実施例を本発明者が実施したところ、最初の加工時間３０分の後にウェハ１６の評価用領域を観察すると、８つの半導体領域３３上に形成されたレジストの開口のうち、評価用溝３１ａ，３１ｂの幅Ｗ２が広い側から数えて１番目ないし６番目の開口においてＳｉＮ膜（絶縁膜１７）の干渉色が確認された。そこで、２回目の加工時間を１０分と決定し、Ｏ_２系ＲＩＥによる加工を行ったところ、デバイス領域におけるレジストの全ての開口において、ＳｉＮ膜（絶縁膜１７）の露出を示す干渉色を確認することができた。その後、ウエハ１６の光導波路２１，２２付近をその光導波方向と垂直な断面にて劈開し、ＳＥＭによる断面観察を行ったところ、光導波路２１，２２の両側面における樹脂層１３のオーバーエッチング深さは０．１μｍ以下に留まっており、光導波路２１，２２上の絶縁膜１７が露出した直後にエッチングを停止できていることが確認された。

なお、上記実施例では、フッ素樹脂からなる樹脂層１３の加工のためにＯ_２系ＲＩＥを用いる場合について述べた。一方、樹脂層１３として、ポリイミド樹脂やＢＣＢ樹脂を用いる場合は、フッ素系ガス（ＣＦ_４、ＳＦ_６など）とＯ_２との混合ガスによるＲＩＥを用いることができる。この場合、絶縁膜１７のＳｉＮも同時にエッチングされるので、レジストの開口からは半導体積層部１２の表面色（例えば白色）が観察される。

（第２の実施の形態）
続いて、本発明の第２実施形態として、半導体積層部上に樹脂層を備えない高屈折率差導波路型の光変調器を製造する方法について説明する。図１６は、この製造方法を示すフローチャートである。また、図１７及び図１８は、この光変調器の製造方法における各工程を示す断面図である。なお、本実施形態では、保護膜形成工程Ｓ１４までの各工程は既に述べた第１実施形態と同様なので、それらの工程の説明を省略する。

本実施形態では、保護膜形成工程Ｓ１４の後、図１７（ａ）に示されるように、ウエハ１６上の全面にレジストを塗布することにより、レジスト層４１を形成する（塗布工程、Ｓ２１）。具体的には、スピンコートといった方法によってフォトレジストを均一に塗布したのち、硬化させる。この工程により形成されるレジスト層４１は、半導体積層部１２の上面を覆うほか、溝２３ａ，２３ｂ（及び溝２４ａ，２４ｂ）を埋め込む。

続いて、図１７（ｂ）に示されるように、レジスト層４１の全面に対してエッチング（エッチバック）を行うことにより、光導波路２１及び２２上の絶縁膜１７をレジスト層４１から露出させる（露出工程、Ｓ２２）。なお、このときのエッチング方法としては、例えば酸素系のＲＩＥが好適である。

続いて、図１７（ｃ）に示されるように、絶縁膜１７のうちレジスト層４１から露出した部分に対してエッチングを行い、当該部分を除去することにより、光導波路２１及び２２の頂部（コンタクト層１２４）を露出させる（露出工程、Ｓ２２）。なお、このときのエッチング方法としては、例えばフッ素系のＲＩＥが好適である。この工程ののち、図１８に示されるように、レジスト層４１を除去する。

続いて、第１実施形態の電極形成工程Ｓ１７と同様にして、コンタクト電極膜（不図示）をウエハ１６上の全面に蒸着し、電極及びボンディングパッドの平面形状に対応する領域のコンタクト電極膜上にＡｕメッキ配線（不図示）を形成し、余分のコンタクト電極膜をミリング等により除去する（電極形成工程、Ｓ２３）。続いて、ウエハ１６の裏面を、厚さが１００μｍ程度になるまで研磨し、その後、ウエハ１６の裏面に裏面電極としてＡｕＧｅＮｉ／Ａｕオーミック電極を形成する（不図示）。

以上の工程Ｓ１１〜Ｓ２３ののち、ウエハ１６をチップ状に切断することによって、高屈折率差導波路型の光変調器が完成する。

図１９〜図２２は、本実施形態における評価用領域Ａ３を示す（ａ）平面図、（ｂ）断面図である。本実施形態では、図１９（ａ）及び（ｂ）に示されるように、評価用領域Ａ３における半導体積層部１２に複数対（図では５対）の評価用溝（第１の評価用溝）３１ａ，３１ｂを形成する（評価用溝形成工程）。なお、これらの評価用溝３１ａ，３１ｂの形成方法や幅などの形状は第１実施形態と同様である。

続いて、図２０（ａ）及び（ｂ）に示されるように、保護膜形成工程Ｓ１４において、複数対の評価用溝３１ａ，３１ｂの底面及び側面、並びに評価用溝３１ａ，３１ｂに挟まれた半導体領域３３の上面を含むウエハ１６上の全面に、絶縁膜１７を形成する。

続いて、図２１（ａ）及び（ｂ）に示されるように、塗布工程Ｓ２１（図１７（ａ）を参照）において、ウエハ１６上の全面にレジストが塗布されることにより、レジスト層４１が形成される。この工程により形成されるレジスト層４１は、半導体積層部１２の上面を覆うほか、複数対の評価用溝３１ａ，３１ｂを埋め込む。また、評価用溝３１ａ，３１ｂの幅Ｗ２は各対毎に異なっているので、図２１（ｂ）に示されるように、評価用溝３１ａ，３１ｂに挟まれた半導体領域３３上のレジスト層４１の厚さは各対毎に異なる。なお、同図では、左端の評価用溝３１ａ，３１ｂの幅が最も狭く、右端に近い評価用溝３１ａ，３１ｂほど幅が広くなっていることから、左端の半導体領域３３上のレジスト層４１が最も厚く、右端に近い半導体領域３３上のレジスト層４１ほど薄くなっている。

続いて、図２２（ａ）及び（ｂ）に示されるように、露出工程Ｓ２２（図１７（ｂ）を参照）において、レジスト層４１の全面に対してエッチングを行うことにより、少なくとも一つの半導体領域３３上において絶縁膜１７を露出させる。このとき、複数の半導体領域３３上のレジスト層４１の厚さがそれぞれ異なることから、レジスト層４１の厚さが最も薄い半導体領域３３上の絶縁膜１７が最も早く露出し、その後、レジスト層４１の厚さに応じて順次に絶縁膜１７が露出する。なお、図２２は、右端寄りの３つの半導体領域３３上の絶縁膜１７が露出した状態を示している。

上述した露出工程Ｓ２２では、このように複数の半導体領域３３上の絶縁膜１７が順次に露出する。また、複数の半導体領域３３のうち少なくとも一つの半導体領域３３上のレジスト層４１の厚さが、光導波路２１，２２上に形成されるレジスト層４１と較べて薄くなるように、評価用溝３１ａ，３１ｂの幅Ｗ２を設定しておけば、光導波路２１，２２の頂部の絶縁膜１７より先に、該少なくとも一つの半導体領域３３の頂部の絶縁膜１７が露出する。したがって、レジスト層４１に対するエッチングの進行の程度や、更にどの程度までエッチングを進めると光導波路２１，２２の頂部の絶縁膜１７が露出するかといった情報を容易に且つ精度良く知ることができるので、残りのエッチング時間を精度良く予測することができる。

このように、本実施形態に係る光変調器の製造方法によれば、露出工程Ｓ２２における光導波路２１，２２上のレジスト層４１のエッチングの停止タイミングを、容易に且つ精度良く判断することができる。

（第３の実施の形態）
続いて、光半導体デバイスとして面発光型の発光デバイス（発光ダイオードや面発光レーザ等）を製造する方法について、第１実施形態の図３〜図６を参照しながら説明する。本実施形態では、第１実施形態の結晶成長工程Ｓ１１（図３（ａ）を参照）により半導体積層部１２を形成したのち、マスク形成工程Ｓ１２（図３（ｂ）を参照）において、環状の開口を有する絶縁膜マスクを形成する。そして、エッチング工程Ｓ１３（図３（ｃ）を参照）において、この絶縁膜マスクを用いて半導体積層部１２に対しエッチングを行うことにより、環状の溝を形成する。この環状の溝に囲まれた半導体領域（第２の半導体領域）は、平面形状が円形といったメサ形状を呈する。面発光型の半導体デバイスにおいて、このメサ状の半導体領域は、光を発する発光部となる。なお、この工程では、ウエハ１６の主面１６ａが露出した時点で半導体積層部１２のエッチングを停止するとよい。この後、絶縁膜マスクを除去する。

続いて、保護膜形成工程Ｓ１４（図４（ｂ）を参照）において、ウエハ１６上の全面に絶縁膜１７を形成する。そして、塗布工程Ｓ１５（図４（ｃ）を参照）において、ウエハ１６上の全面に樹脂を塗布することにより、樹脂層１３を形成する。この樹脂層１３は、半導体積層部１２の上面を覆うほか、半導体積層部１２に形成された環状の溝を埋め込む。続いて、露出工程Ｓ１６（図５（ａ）を参照）において、樹脂層１３の上にレジストマスクを形成する。このレジストマスクは、フォトリソグラフィー技術によってパターニングされた開口をメサ状の半導体領域（発光部）上に有する。そして、このレジストマスクを介して樹脂層１３のエッチングを行うことにより、樹脂層１３に開口を形成し、メサ状の半導体領域（発光部）上において絶縁膜１７を露出させる。その後、露出工程Ｓ１６（図５（ｂ）を参照）において、絶縁膜１７のうち樹脂層１３から露出した部分に対してエッチングを行い、メサ状の半導体領域の頂部（コンタクト層１２４）を露出させる。この工程ののち、レジストマスクを除去する。

続いて、電極形成工程Ｓ１７（図６（ａ）を参照）において、コンタクト電極膜１９をウエハ１６上の全面に蒸着する。この場合、面発光型の発光デバイスの上面から光を放射させるために、透明電極を用いることができる。透明電極としては、例えば酸化インジウム・すず（ＩＴＯ）を用いることができる。或いは、コンタクト電極膜１９に、光出射用窓部を設けても良いし、ウエハ１６の裏面に形成した裏面電極に光放出用の窓構造を設けてもよい（不図示）。

以上の工程ののち、ウエハ１６をチップ状に切断することによって、面発光型の発光デバイスが完成する。

ここで、図２３〜図２７は、本実施形態に係る評価用領域を示す（ａ）平面図、（ｂ）断面図である。本実施形態では、図２３（ａ）及び（ｂ）に示されるように、評価用領域における半導体積層部１２に複数（図では５つ）の環状の評価用溝（第２の評価用溝）３４を形成する。具体的には、まず、上述したマスク形成工程Ｓ１２（図３（ｂ）を参照）において形成される絶縁膜マスクに、複数の環状の評価用溝３４に対応する開口をパターニングする。そして、続くエッチング工程Ｓ１３（図３（ｃ）を参照）において、この絶縁膜マスクを用いて半導体積層部１２に対しエッチングを行うことにより、複数の環状の評価用溝３４を形成する（評価用溝形成工程）。

こうして形成される複数の環状の評価用溝３４の径方向の幅Ｗ４は各評価用溝３４毎に異なっており、図２３では左端の評価用溝３４の幅Ｗ４が最も狭く、右端に近い評価用溝３４ほど、幅Ｗ４が広くなっている。また、複数の環状の評価用溝３４の幅Ｗ４のうち、最も狭い幅Ｗ４は、当該面発光デバイスの環状の溝の幅と同じかより狭く、最も広い幅Ｗ４は、当該面発光デバイスの環状の溝の幅より広い。なお、複数の評価用溝３４の内径Ｄ１は互いに等しく、且つ、これらの内径Ｄ１は、面発光デバイスの環状の溝の内径（すなわちメサ状の半導体領域の直径）と等しい。

続いて、図２４（ａ）及び（ｂ）に示されるように、保護膜形成工程Ｓ１４（図４（ｂ）を参照）において、複数の環状の評価用溝３４の底面及び側面、並びに評価用溝３４に囲まれた半導体領域３５の上面を含むウエハ１６上の全面に、絶縁膜１７が形成される。

続いて、図２５（ａ）及び（ｂ）に示されるように、塗布工程Ｓ１５（図４（ｃ）を参照）において、ウエハ１６上の全面に樹脂が塗布されることにより、樹脂層１３が形成される。この工程により形成される樹脂層１３は、半導体積層部１２の上面を覆うほか、複数の環状の評価用溝３４を埋め込む。また、前述したように複数の評価用溝３４の幅Ｗ４はそれぞれ異なっているので、図２５（ｂ）に示されるように、評価用溝３４に囲まれた半導体領域３５上の樹脂層１３の厚さは各半導体領域３５毎に異なる。なお、同図では、左端の評価用溝３４の幅Ｗ４が最も狭く、右端に近い評価用溝３４ほど幅Ｗ４が広くなっていることから、左端の半導体領域３５上の樹脂層１３が最も厚く、右端に近い半導体領域３５上の樹脂層１３ほど薄くなっている。

続いて、図２６（ａ）及び（ｂ）に示されるように、露出工程Ｓ１６（図５（ａ）を参照）において、樹脂層１３の上にレジストマスク３６を形成する。レジストマスク３６は、フォトリソグラフィー技術によってパターニングされた複数の円形の開口３６ｂを、複数の半導体領域３５それぞれの上方に有する。続いて、図２７（ａ）及び（ｂ）に示されるように、露出工程Ｓ１６（図５（ｂ）を参照）において、このレジストマスク３６を介して樹脂層１３のエッチングを行うことにより、少なくとも一つの半導体領域３５上において絶縁膜１７を露出させる。このとき、複数の半導体領域３５上の樹脂層１３の厚さがそれぞれ異なることから、樹脂層１３の厚さが最も薄い半導体領域３５上の絶縁膜１７が最も早く露出し、その後、樹脂層１３の厚さに応じて順次に絶縁膜１７が露出する。なお、図２７は、右端寄りの３つの半導体領域３５上の絶縁膜１７が露出した状態を示している。

上述した露出工程Ｓ１６では、このように複数の半導体領域３５上の絶縁膜１７が順次に露出する。また、複数の半導体領域３５のうち少なくとも一つの半導体領域３５上の樹脂層１３の厚さが、メサ状の半導体領域（発光部）上に形成される樹脂層１３と較べて薄くなるように、評価用溝３４の幅Ｗ４を設定しておけば、メサ状の半導体領域（発光部）の頂部の絶縁膜１７より先に、該少なくとも一つの半導体領域３５の頂部の絶縁膜１７が露出する。したがって、樹脂層１３に対するエッチングの進行の程度や、更にどの程度までエッチングを進めるとメサ状の半導体領域（発光部）の頂部の絶縁膜１７が露出するかといった情報を容易に且つ精度良く知ることができるので、残りのエッチング時間を精度良く予測することができる。

このように、本実施形態に係る面発光デバイスの製造方法によれば、露出工程Ｓ１６におけるメサ状の半導体領域（発光部）上の樹脂層１３のエッチングの停止タイミングを、容易に且つ精度良く判断することができる。

また、本実施形態では、複数の環状の評価用溝３４のうち或る一つの評価用溝３４の幅Ｗ４が、面発光デバイスの環状の溝の幅と同じかより狭いので、該一つの評価用溝３４に囲まれた半導体領域３５上の樹脂層１３の厚さは、メサ状の半導体領域（発光部）上の樹脂層１３の厚さと同じになるか、より厚くなる。一方、複数の環状の評価用溝３４のうち別の一つの評価用溝３４の幅Ｗ４が、面発光デバイスの環状の溝の幅より広いので、該別の一つの評価用溝３４に囲まれた半導体領域３５上の樹脂層１３は、メサ状の半導体領域（発光部）上の樹脂層１３よりも薄くなる。したがって、複数の半導体領域３５が順に露出する間にメサ状の半導体領域（発光部）が露出するので、メサ状の半導体領域（発光部）上の樹脂層１３のエッチングの停止タイミングを更に精度良く判断することができる。特に、或る一つの評価用溝３４の幅Ｗ４が環状の溝の幅よりも狭い場合には、どの程度まで過剰に樹脂をエッチングしたかといった情報をも容易に把握することができる。

また、本実施形態では、各評価用溝３４の内径Ｄ１が、面発光デバイスの環状の溝の内径と等しい。これにより、環状の溝の幅を基準として評価用溝３４の幅Ｗ４を容易に設定することができる。

また、本実施形態においても、評価用溝形成工程の後、塗布工程Ｓ１５の前に、保護膜形成工程Ｓ１４を行っており、露出工程Ｓ１６の際、樹脂層１３に対してエッチングを行ったのち、絶縁膜１７に対してエッチングを行うことによりメサ状の半導体領域（発光部）の頂部を露出させている。樹脂層１３に対するエッチングの際、絶縁膜１７が露出すると光の干渉によってその露出部分の色が明らかに変化するので、このような方法によって、樹脂層１３に対するエッチングの停止タイミングを更に容易且つ精度良く判断することができる。

本発明による光半導体デバイスの製造方法は、上述した実施形態に限られるものではなく、他に様々な変形が可能である。例えば、第１実施形態および第２実施形態では、一対の溝によって光導波路が形成される光半導体デバイスに対して、複数対の評価用溝をウエハ上の評価用領域に形成しており、一方、第３実施形態では、環状の溝によってメサ状の発光部が形成される光半導体デバイスに対して、複数の環状の評価用溝をウエハ上の評価用領域に形成している。本発明に係る製造方法では、これらのように、光半導体デバイスが一対の溝を有する場合には複数対の評価用溝を形成し、光半導体デバイスが環状の溝を有する場合には複数の環状の評価用溝を形成する形態に限られるものではなく、例えば、光半導体デバイスが一対の溝を有する場合に複数の環状の評価用溝を形成し、また、光半導体デバイスが環状の溝を有する場合に複数対の評価用溝を形成してもよい。

また、上記各実施形態では、評価用領域における複数対の評価用溝（或いは複数の環状の評価用溝）の幅を、光半導体デバイスにおける一対の溝（或いは環状の溝）の幅と等しいものとしているが、これらの幅は互いに異なっていても良い。すなわち、光導波路やメサ状の発光部の上方に形成される樹脂層の厚さに対し、複数対の評価用溝に挟まれた複数の領域（或いは複数の環状の評価用溝に囲まれた複数の領域）の上に形成される樹脂層の厚さが、或る領域では薄くなり、他の領域では同じかより厚くなるように評価用溝の形状を設定することによって、上記各実施形態の作用効果を好適に得ることができる。

また、第１実施形態では、一対の溝によって構成された光導波路を備える光変調器について本発明を適用する形態を例示したが、一対の溝によって構成された光導波路を備える端面発光型の半導体レーザ素子に対しても、第１実施形態と同様にして本発明を適用することができる。

１０…光変調器、１１…基板、１２…半導体積層部、１３…樹脂層、１４，１５…電極、１６…ウエハ、１６ａ…主面、１７…絶縁膜、１８…レジストマスク、１８ａ，１８ｂ…開口、１９…コンタクト電極膜、２０…メッキ配線、２１，２２…光導波路、２３ａ，２３ｂ…一対の溝、２４ａ，２４ｂ…一対の溝、２６，２７…ボンディングパッド、２８，２９…マルチモード光導波路、３１ａ，３１ｂ…一対の評価用溝、３３，３５…半導体領域、３４…環状の評価用溝、３６…レジストマスク、３６ｂ…開口、４１…レジスト層、１２１…下部クラッド層、１２２…コア層、１２３…上部クラッド層、１２４…コンタクト層、Ａ１…半導体領域、Ａ３…評価用領域、Ｍ１…絶縁膜マスク、Ｔ１１，Ｔ１２…一対の溝。

Claims (7)

1. 所定方向に沿って延びる一対の溝、若しくは環状の溝を有し、該一対の溝に挟まれた第１の半導体領域若しくは該環状の溝に囲まれた第２の半導体領域において光の導波及び発光のうち少なくとも一方を行う光半導体デバイスを製造する方法であって、
   ウエハ上において前記光半導体デバイスが形成される領域とは別の評価用領域に、複数対の第１の評価用溝を形成する評価用溝形成工程と、
   前記ウエハ上に樹脂若しくはレジストを塗布する塗布工程と、
   前記樹脂若しくは前記レジストに対してエッチングを行い、前記第１の半導体領域の頂部若しくは前記第２の半導体領域の頂部を露出させる露出工程と、
   前記第１の半導体領域上若しくは前記第２の半導体領域上に電極を形成する工程と
   を備え、
   前記評価用領域における前記複数対の第１の評価用溝の幅が各対毎に異なっており、
   前記塗布工程後において、前記第１の半導体領域上若しくは前記第２の半導体領域上の前記樹脂若しくは前記レジストの厚さが、前記一対の溝若しくは前記環状の溝よりも外側の前記樹脂若しくは前記レジストの厚さよりも薄く、前記複数対の第１の評価用溝にそれぞれ挟まれた各半導体領域上の前記樹脂若しくは前記レジストの厚さが、当該第１の評価用溝の幅が広いほど薄く、
   前記露出工程の際に、前記エッチングによって前記評価用領域における少なくとも一対の前記第１の評価用溝に挟まれた領域の頂部を露出させ、
   全ての工程を経た後において、前記一対の溝若しくは前記環状の溝よりも外側に前記樹脂若しくは前記レジストが残存していることを特徴とする、光半導体デバイスの製造方法。
2. 前記一対の溝を有しており前記第１の半導体領域において光の導波及び発光のうち少なくとも一方を行う光半導体デバイスを製造する請求項１に記載の方法であって、
   前記複数対の第１の評価用溝のうち或る一対の第１の評価用溝の幅が前記一対の溝の幅と同じかより狭く、前記複数対の第１の評価用溝のうち別の一対の第１の評価用溝の幅が前記一対の溝の幅より広いことを特徴とする、請求項１に記載の光半導体デバイスの製造方法。
3. 前記一対の溝を有しており前記第１の半導体領域において光の導波及び発光のうち少なくとも一方を行う光半導体デバイスを製造する請求項１または２に記載の方法であって、
   前記複数対の第１の評価用溝に含まれる各一対の第１の評価用溝の間隔と、前記一対の溝の間隔とが互いに等しいことを特徴とする、請求項１または２に記載の光半導体デバイスの製造方法。
4. 所定方向に沿って延びる一対の溝、若しくは環状の溝を有し、該一対の溝に挟まれた第１の半導体領域若しくは該環状の溝に囲まれた第２の半導体領域において光の導波及び発光のうち少なくとも一方を行う光半導体デバイスを製造する方法であって、
   ウエハ上において前記光半導体デバイスが形成される領域とは別の評価用領域に、複数の環状の第２の評価用溝を形成する評価用溝形成工程と、
   前記ウエハ上に樹脂若しくはレジストを塗布する塗布工程と、
   前記樹脂若しくは前記レジストに対してエッチングを行い、前記第１の半導体領域の頂部若しくは前記第２の半導体領域の頂部を露出させる露出工程と、
   前記第１の半導体領域上若しくは前記第２の半導体領域上に電極を形成する工程と
   を備え、
   前記評価用領域における前記複数の第２の評価用溝の幅が互いに異なっており、
   前記塗布工程後において、前記第１の半導体領域上若しくは前記第２の半導体領域上の前記樹脂若しくは前記レジストの厚さが、前記一対の溝若しくは前記環状の溝よりも外側の前記樹脂若しくは前記レジストの厚さよりも薄く、前記複数の第２の評価用溝にそれぞれ囲まれた各半導体領域上の前記樹脂若しくは前記レジストの厚さが、当該第２の評価用溝の幅が広いほど薄く、
   前記露出工程の際に、前記エッチングによって前記評価用領域における少なくとも一つの前記第２の評価用溝に囲まれた領域の頂部を露出させ、
   全ての工程を経た後において、前記一対の溝若しくは前記環状の溝よりも外側に前記樹脂若しくは前記レジストが残存していることを特徴とする、光半導体デバイスの製造方法。
5. 前記環状の溝を有しており前記第２の半導体領域において光の導波及び発光のうち少なくとも一方を行う光半導体デバイスを製造する請求項４に記載の方法であって、
   前記複数の第２の評価用溝のうち或る一つの第２の評価用溝の幅が前記環状の溝の幅と同じかより狭く、前記複数の第２の評価用溝のうち別の一つの第２の評価用溝の幅が前記環状の溝の幅より広いことを特徴とする、請求項４に記載の光半導体デバイスの製造方法。
6. 前記環状の溝を有しており前記第２の半導体領域において光の導波及び発光のうち少なくとも一方を行う光半導体デバイスを製造する請求項４または５に記載の方法であって、
   前記複数の環状の第２の評価用溝それぞれの内径と、前記環状の溝の内径とが互いに等しいことを特徴とする、請求項４または５に記載の光半導体デバイスの製造方法。
7. 前記評価用溝形成工程の後、前記塗布工程の前に、前記ウエハ上に絶縁膜を形成する工程を更に備え、
   前記露出工程の際、前記樹脂若しくは前記レジストに対してエッチングを行ったのち、前記絶縁膜に対してエッチングを行うことにより前記第１の半導体領域の頂部若しくは前記第２の半導体領域の頂部を露出させることを特徴とする、請求項１〜６のいずれか一項に記載の光半導体デバイスの製造方法。

Images