JP3548462B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP3548462B2 JP3548462B2 JP21362899A JP21362899A JP3548462B2 JP 3548462 B2 JP3548462 B2 JP 3548462B2 JP 21362899 A JP21362899 A JP 21362899A JP 21362899 A JP21362899 A JP 21362899A JP 3548462 B2 JP3548462 B2 JP 3548462B2
- Authority
- JP
- Japan
- Prior art keywords
- protective film
- bonding pad
- wiring
- position recognition
- recognition mark
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ＬＳＩパッケージの小型化及び薄型化に適した半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
近年、ＬＳＩパッケージは、更なる小型化及び薄型化が進み、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）やＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ又はＣｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ）と呼ばれる構造が用いられるようになってきた。これに伴い、パッケージ組立時の位置合わせ精度の向上がますます要求されている。
【０００３】
図９は、ＣＳＰの一例を示す断面図である。以下、この図面に基づき説明する。
【０００４】
ＣＳＰ基板７０には半田バンプ７２が付設されている。半導体チップ７４及びＣＳＰ基板７０には図示しないボンディングパッドが形成され、これらのボンディングパッドがインナーバンプ７６によって接続されている。このインナー・バンプ・ボンディングでは、半導体チップ７４をＣＳＰ基板７０にマウントする時に高い位置合わせ精度が必要であるため、位置認識マークが使用される。
【０００５】
図１０は、このような位置認識マークの例を示す平面図である。以下、この図面に基づき説明する。
【０００６】
図１０［１］に示す位置認識マーク７８は、半導体チップ７４上に形成され、金属膜８０上の保護膜８２をＬ字状に開口したものである。図１０［２］に示す位置認識マーク８４は、半導体チップ７４上に形成され、金属膜８６上の保護８８を十字状に開口したものである。例えば光学的な手段を用いて位置認識マーク７８又は位置認識マーク８４を検出し、半導体チップ７４とＣＰＳ基板との位置ずれを補正して半導体チップ７４をＣＳＰ基板にマウントする。この種の位置認識マークについては、例えば特開平０９−３２１０８６号公報等に記載されている。
【０００７】
【発明が解決しようとする課題】
しかしながら、上記従来技術では、位置認識マーク７８，８４が半導体チップ７４内の特定の面積を占有するため、それだけチップ面積が増大してしまうという問題があった。
【０００８】
また、チップ面積の増大を抑えるために、図１０［３］に示すように、位置認識マーク９０をボンディングパッド９２に兼用させることが考えられる。しかし、位置認識マーク９０を兼用するボンディングパッド９２と通常のボンディングパッドとの誤認識を防ぐため、通常のボンディングパッドを設けてはならない一定領域９４（斜線で示す）が必要となる。その結果、レイアウトの自由度が制限されるという別の問題が生じる。
【０００９】
【発明の目的】
そこで、本発明の目的は、位置認識マークを設けてもチップ面積を増大させることなく、しかもレイアウトの自由度を制限することもない、半導体装置及びその製造方法を提供することにある。
【００１０】
【課題を解決するための手段】
請求項１記載の半導体装置は、ボンディングパッド及び配線が半導体チップの表面に形成され、半導体チップの表面上、ボンディングパッドの周縁部上及び配線上に保護膜が形成され、ボンディングパッドの位置を認識するための位置認識マークが配線上の保護膜に開口されてなるものである。
【００１１】
この半導体装置によれば、位置認識マークが配線上の保護膜に開口されているので、位置認識マークだけのための面積を必要としない。したがって、位置認識マークを設けてもチップ面積を増大させることがない。また、位置認識マークがボンディングパッドを兼用しないので、レイアウトの自由度を制限することもない。
【００１２】
請求項２記載の半導体装置は、請求項１記載の半導体装置において、位置認識マークにおける保護膜の開口端から配線の周縁端までの最短距離をＡ１、ボンディングパッドの周縁部における保護膜の開口端からボンディングパッドの周縁端までの最短距離をＡ２とすると、Ａ１≧Ａ２という関係が成り立つものである。
【００１３】
ボンディングパッドの周縁部を保護膜で覆うのは、ボンディングパッドと半導体チップの表面との間に水分が入り込んで、ボンディングパッドが剥がれることを防ぐためである。すなわち、ボンディングパッドの周縁部における保護膜の開口端からボンディングパッドの周縁端までの最短距離Ａ２は、保護膜による耐湿性を実現するためのマージンである。したがって、Ａ１≧Ａ２という関係が成り立てば、位置認識マークの配線に対しても保護膜による耐湿性が実現される。
【００１４】
請求項３記載の半導体装置は、ボンディングパッド及び配線が半導体チップの表面に形成され、この半導体チップの表面上、ボンディングパッドの周縁部上及び配線上に第一の保護膜が形成され、この第一の保護膜上に第二の保護膜が形成され、ボンディングパッドの位置を認識するための位置認識マークが第二の保護膜に開口されてなるものである。
【００１５】
この半導体装置によれば、位置認識マークが第一の保護膜上の第二の保護膜に開口されているので、位置認識マークだけのための面積を必要としない。したがって、位置認識マークを設けてもチップ面積を増大させることがない。また、位置認識マークがボンディングパッドを兼用しないので、レイアウトの自由度を制限することもない。更に、第二の保護膜に開口される位置認識マークは、第一の保護膜上であれば、第一の保護膜下が配線、半導体チップの表面、ボンディングパッドの周縁部等どこでもよい。なぜなら、配線、半導体チップの表面、ボンディングパッドの周縁部等は、第二の保護膜が開口されても、第一の保護膜で保護されるからである。
【００１６】
請求項４記載の半導体装置は、請求項３記載の半導体装置の保護膜が二層であるのに対して、保護膜が複数層（二層以上）になっている。この場合、最下層の保護膜は、半導体チップの表面、ボンディングパッドの周縁部及び配線を保護するために開口しない。したがって、位置認識マークは、最下層を除く少なくとも最上層の保護膜に開口される。
【００１７】
請求項５記載の半導体装置の製造方法は、請求項１記載の半導体装置を製造する方法である。まず、ボンディングパッド及び配線を半導体チップの表面に形成する。続いて、半導体チップの表面上、ボンディングパッド上及び配線上に保護膜を形成する。最後に、ボンディングパッドの中央部上の保護膜を開口すると同時に配線上の保護膜を所定形状に開口することにより、ボンディングパッドの位置を認識するための位置認識マークを配線上の保護膜に形成する。
【００１８】
請求項６記載の半導体装置の製造方法は、請求項３記載の半導体装置を製造する方法である。まず、ボンディングパッド及び配線を半導体チップの表面に形成する。続いて、半導体チップの表面上、ボンディングパッド上及び配線上に第一の保護膜を形成する。続いて、ボンディングパッドの中央部上の第一の保護膜を開口する。続いて、ボンディングパッドの中央部上及び第一の保護膜上に第二の保護膜を形成する。最後に、ボンディングパッドの中央部上の第二の保護膜を開口すると同時に第二の保護膜を所定形状に開口することにより、ボンディングパッドの位置を認識するための位置認識マークを第二の保護膜に形成する。
【００１９】
いずれの製造方法でも、位置認識マークの開口がボンディングパッドの開口と同時に行われるので、位置認識マークの形成だけのための工程が不要である。
【００２０】
【発明の実施の形態】
図１及び図２は本発明に係る半導体装置の第一実施形態を示し、図１は平面図、図２［１］は図１におけるＩ−Ｉ線縦断面図、図２［２］は図１におけるＩＩ−ＩＩ線縦断面図である。以下、これらの図面に基づき説明する。
【００２１】
本実施形態の半導体装置は、ボンディングパッド１０及び配線１２が半導体チップ７４の表面に形成され、半導体チップ７４の表面上、ボンディングパッド１０の周縁部１０１上及び配線１２上に保護膜１６が形成され、ボンディングパッド１０の位置を認識するための位置認識マーク１８が配線１２上の保護膜１６に開口されてなるものである。
【００２２】
半導体チップ７４は、シリコンやガリウム砒素等の半導体基板に集積回路が微細加工されたものである。半導体チップ７４の表面はシリコン酸化膜等（図示せず）で覆われている。そのシリコン酸化膜等の一部が開口されて、そこに配線１２又はボンディングパッド１０が接続されている。配線１２及びボンディングパッド１０の材質は、アルミニウムが一般的である。保護膜１６は、電気的絶縁性、機械的強度、耐湿性等に優れた合成樹脂膜であり、例えばＰＩＱ（ポリイミドイソインドロ キナゾリンジオン）である。位置認識マーク１８とボンディングパッド１０とは、同一マスクによるフォトリソグラフィによって同時に形成されるので、それらの相対位置が極めて正確である。
【００２３】
本実施形態の半導体装置によれば、位置認識マーク１８が配線１２上の保護膜１６に開口されているので、位置認識マーク１８だけのための面積を必要としない。したがって、位置認識マーク１８を設けてもチップ面積を増大させることがない。また、位置認識マーク１８がボンディングパッド１０を兼用しないので、レイアウトの自由度を制限することもない。
【００２４】
位置認識マーク１８における保護膜１６の開口端１６１から配線１２の周縁端１２１までの最短距離をＡ１、ボンディングパッド１０の周縁部１０１における保護膜１６の開口端１６２からボンディングパッド１０の周縁端１０２までの最短距離をＡ２とすると、Ａ１＝Ａ２という関係が成り立つ。このＡ１、Ａ２は、製造プロセスからの基準及び耐湿性（信頼性）からの基準による。
【００２５】
ボンディングパッド１０の周縁部１０１を保護膜１６で覆うのは、ボンディングパッド１０と半導体チップ７４の表面との間に水分が入り込んで、ボンディングパッド１０が剥がれることを防ぐためである。すなわち、最短距離Ａ２は、保護膜１６による耐湿性を実現するためのマージンである。したがって、Ａ１＝Ａ２という関係が成り立てば、位置認識マーク１８の配線１２に対しても保護膜１６による耐湿性が実現される。
【００２６】
また、図２［１］に示すように、保護膜１６のスペース幅における製造プロセスからの基準をＢ１とすると、位置認識マーク１８を形成するのに必要な配線１２の幅は、上記マージンと合わせて（Ａ１×２＋Ｂ１）となる。
【００２７】
図３は、図１の半導体装置を製造する方法を示す断面図である。以下、この図面に基づき説明する。ただし、図１及び図２と同じ部分は同じ符号を付すことにより説明を省略する。
【００２８】
まず、スパッタリング又は蒸着、フォトリソグラフィ等により、半導体チップ７４の表面にボンディングパッド１０及び配線１２を形成する（図３［１］）。続いて、スピンコーティング等により、半導体チップ７４の表面上、ボンディングパッド１０上及び配線１０上に保護膜１６を形成する（図３［２］）。最後に、フォトリソグラフィにより、ボンディングパッド１０の中央部１０３上の保護膜１６を開口すると同時に、配線１２上の保護膜１６を所定形状に開口する（図３［３］）。これにより、ボンディングパッド１０の位置を認識するための位置認識マーク１８を、配線１２上の保護膜１６に形成する。
【００２９】
位置認識マーク１８とボンディングパッド１０とは、同一マスクによるフォトリソグラフィによって同時に形成されるので、それらの相対位置が極めて正確である。この製造方法によれば、位置認識マーク１８の開口がボンディングパッド１０の開口と同時に行われるので、位置認識マーク１８の形成だけのための工程が不要である。
【００３０】
なお、位置認識マーク１８の位置及び個数は、本実施形態に限定するものではない。また、位置認識マーク１８の形状はＬ字形に限らない。
【００３１】
図４は、本発明に係る半導体装置の第二実施形態を示す平面図である。以下、この図面に基づき説明する。ただし、図１と同じ部分は同じ符号を付すことにより説明を省略する。
【００３２】
本実施形態の半導体装置は、ボンディングパッド１０及び配線１２が半導体チップ７４の表面に形成され、半導体チップ７４の表面上、ボンディングパッド１０の周縁部１０１上及び配線１２上に保護膜２０が形成され、保護膜２０上に更に保護膜２２が形成され、ボンディングパッド１０の位置を認識するための位置認識マーク２４が保護膜２２に開口されてなるものである。
【００３３】
この半導体装置によれば、位置認識マーク２４が保護膜２０上の保護膜２２に開口されているので、位置認識マーク２４だけのための面積を必要としない。したがって、位置認識マーク２４を設けてもチップ面積を増大させることがない。また、位置認識マーク２４がボンディングパッド１０を兼用しないので、レイアウトの自由度を制限することもない。更に、保護膜２２に開口される位置認識マーク２４は、保護膜２０上であれば、保護膜２０下が配線１２、半導体チップ７４の表面、ボンディングパッド１０の周縁部１０１等どこでもよい。なぜなら、配線１２、半導体チップ７４の表面、ボンディングパッド１０の周縁部１０１等は、保護膜２２が開口されても、保護膜２０で保護されるからである。
【００３４】
図５は、図４の半導体装置を製造する方法を示す断面図である。以下、図４及び図５に基づき説明する。
【００３５】
まず、スパッタリング又は蒸着、フォトリソグラフィ等により、半導体チップ７４の表面にボンディングパッド１０及び配線１２を形成する（図５［１］）。続いて、スピンコーティング等により、半導体チップ７４の表面上、ボンディングパッド１０上及び配線１２上に保護膜２０を形成する（図５［２］）。続いて、フォトリソグラフィにより、ボンディングパッド１０の中央部１０３上の保護膜２０を開口する（図５［３］）。続いて、スピンコーティング等により、ボンディングパッド１０の中央部１０３上及び保護膜２０上に保護膜２２を形成する（図５［４］）。最後に、フォトリソグラフィにより、ボンディングパッド１０の中央部１０４上の保護膜２２を開口すると同時に、保護膜２２を所定形状に開口する（図５［５］）。これにより、ボンディングパッド１０の位置を認識するための位置認識マーク２４を、保護膜２２に形成する。
【００３６】
位置認識マーク２４とボンディングパッド１０とは、同一マスクによるフォトリソグラフィによって同時に形成されるので、それらの相対位置が極めて正確である。この製造方法によれば、位置認識マーク２４の開口がボンディングパッド１０の開口と同時に行われるので、位置認識マーク２４の形成だけのための工程が不要である。
【００３７】
図６乃至図８は、本発明に係る半導体装置の第三乃至第八実施形態を示す平面図である。以下、これらの図面に基づき説明する。ただし、図１と同じ部分は同じ符号を付すことにより説明を省略する。
【００３８】
図６［１］に示す第三実施形態によれば、半導体チップ７４の一辺の両端部にそれぞれに位置認識マーク３０を合計二個配置したので、位置認識マークが一個の場合に比べて、精度が向上する。なお、位置認識マーク３０は、図面では長辺方向に二箇所配置しているが、短辺方向に二箇所配置してもよい。
【００３９】
図６［２］に示す第四実施形態の半導体装置によれば、半導体チップ７４の対角にそれぞれに位置認識マーク３２を配置したので、半導体チップ７４の一辺の両端部にそれぞれ位置認識マークを配置した場合に比べて、より精度が向上する。
【００４０】
図７［１］に示す第五実施形態の半導体装置によれば、位置認識マーク３４の形状を矩形にしたので、半導体チップ７４の一辺の角部だけではなく直線部にも位置認識マーク３４を形成できる。
【００４１】
図７［２］に示す第六実施形態の半導体装置によれば、位置認識マーク３６の形状を矩形にしたので、半導体チップ７４の対向する二辺のそれぞれ中央に位置認識マーク３６を形成できる。
【００４２】
図８［１］に示す第七実施形態の半導体装置によれば、配線１２上の全体に粒状の位置認識マーク３８を多数形成したことにより、配線１２に対する応力が分散されるので、配線１２の寿命を向上できる。
【００４３】
図８［２］に示す第八実施形態の半導体装置は、ボンディングパッド１０が外周部にあり、半導体チップ７４の中央部の配線１２上に位置認識マーク４０を配置したものである。
【００４４】
なお、上記第一乃至第八実施形態における半導体装置はインナー・バンプ・ボンディング用であるが、本発明に係る半導体装置における位置認識マークはワイヤーボンディング時の位置認識や、ダイシング時の位置認識に用いてもよい。
【００４５】
【発明の効果】
請求項１記載の半導体装置によれば、ボンディングパッドの位置を認識するための位置認識マークを配線上の保護膜に形成したので、位置認識マークだけのための面積を不要にできる。したがって、位置認識マークを設けたことによるチップ面積の増大を抑えることができる。また、位置認識マークとボンディングパッドとを兼用していないので、レイアウトの自由度を制限することもない。
【００４６】
請求項２記載の半導体装置によれば、請求項１記載の半導体装置において、ボンディングパッドの耐湿性を実現するためのマージンを、位置認識マークの配線にも適用したことにより、位置認識マークの配線に対しても保護膜による耐湿性を実現できる。
【００４７】
請求項３記載の半導体装置によれば、第一の保護膜上の第二の保護膜を開口することにより位置認識マークを形成したので、請求項１記載の半導体装置と同等の効果を奏するとともに、第一の保護膜上であれば半導体チップのどこにでも位置認識マークを形成できる。
【００４８】
請求項４記載の半導体装置によれば、保護膜が複数層（二層以上）になっているので、請求項３記載の半導体装置に準じた効果を奏する。
【００４９】
請求項５又は６記載の半導体装置の製造方法によれば、位置認識マークの開口をボンディングパッドの開口と同時に行うことにより、位置認識マークの形成だけのための工程を不要にできる。したがって、請求項１又は３記載の半導体装置を簡単な工程で製造できる。
【図面の簡単な説明】
【図１】本発明に係る半導体装置の第一実施形態を示す平面図である。
【図２】図２［１］は図１におけるＩ−Ｉ線縦断面図、図２［２］は図１におけるＩＩ−ＩＩ線縦断面図である。
【図３】図１の半導体装置を製造する方法を示す断面図であり、図３［１］〜図３［３］の順に工程が進行する。
【図４】本発明に係る半導体装置の第二実施形態を示す平面図である。
【図５】図４の半導体装置を製造する方法を示す断面図であり、図５［１］〜図５［５］の順に工程が進行する。
【図６】図６［１］は本発明に係る半導体装置の第三実施形態を示す平面図、図６［２］は本発明に係る半導体装置の第四実施形態を示す平面図である。
【図７】図７［１］は本発明に係る半導体装置の第五実施形態を示す平面図、図７［２］は本発明に係る半導体装置の第六実施形態を示す平面図である。
【図８】図８［１］は本発明に係る半導体装置の第七実施形態を示す平面図、図８［２］は本発明に係る半導体装置の第八実施形態を示す平面図である。
【図９】ＣＳＰの一例を示す断面図である。
【図１０】従来の半導体装置における位置認識マークを示す平面図であり、図１０［１］が第一例、図１０［２］が第二例、図１０［３］が第三例である。
【符号の説明】
１０ ボンディングパッド
１０１ ボンディングパッドの周縁部
１０２ ボンディングパッドの周縁端
１２ 配線
１２１ 配線の周縁端
１６ 保護膜
１６１，１６２ 保護膜の開口端
２０ 保護膜（第一の保護膜）
２２ 保護膜（第二の保護膜）
１８，２４，３０，３２，３４，３６，３８，４０ 位置認識マーク
７４ 半導体チップ
【発明の属する技術分野】
本発明は、ＬＳＩパッケージの小型化及び薄型化に適した半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
近年、ＬＳＩパッケージは、更なる小型化及び薄型化が進み、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）やＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ又はＣｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ）と呼ばれる構造が用いられるようになってきた。これに伴い、パッケージ組立時の位置合わせ精度の向上がますます要求されている。
【０００３】
図９は、ＣＳＰの一例を示す断面図である。以下、この図面に基づき説明する。
【０００４】
ＣＳＰ基板７０には半田バンプ７２が付設されている。半導体チップ７４及びＣＳＰ基板７０には図示しないボンディングパッドが形成され、これらのボンディングパッドがインナーバンプ７６によって接続されている。このインナー・バンプ・ボンディングでは、半導体チップ７４をＣＳＰ基板７０にマウントする時に高い位置合わせ精度が必要であるため、位置認識マークが使用される。
【０００５】
図１０は、このような位置認識マークの例を示す平面図である。以下、この図面に基づき説明する。
【０００６】
図１０［１］に示す位置認識マーク７８は、半導体チップ７４上に形成され、金属膜８０上の保護膜８２をＬ字状に開口したものである。図１０［２］に示す位置認識マーク８４は、半導体チップ７４上に形成され、金属膜８６上の保護８８を十字状に開口したものである。例えば光学的な手段を用いて位置認識マーク７８又は位置認識マーク８４を検出し、半導体チップ７４とＣＰＳ基板との位置ずれを補正して半導体チップ７４をＣＳＰ基板にマウントする。この種の位置認識マークについては、例えば特開平０９−３２１０８６号公報等に記載されている。
【０００７】
【発明が解決しようとする課題】
しかしながら、上記従来技術では、位置認識マーク７８，８４が半導体チップ７４内の特定の面積を占有するため、それだけチップ面積が増大してしまうという問題があった。
【０００８】
また、チップ面積の増大を抑えるために、図１０［３］に示すように、位置認識マーク９０をボンディングパッド９２に兼用させることが考えられる。しかし、位置認識マーク９０を兼用するボンディングパッド９２と通常のボンディングパッドとの誤認識を防ぐため、通常のボンディングパッドを設けてはならない一定領域９４（斜線で示す）が必要となる。その結果、レイアウトの自由度が制限されるという別の問題が生じる。
【０００９】
【発明の目的】
そこで、本発明の目的は、位置認識マークを設けてもチップ面積を増大させることなく、しかもレイアウトの自由度を制限することもない、半導体装置及びその製造方法を提供することにある。
【００１０】
【課題を解決するための手段】
請求項１記載の半導体装置は、ボンディングパッド及び配線が半導体チップの表面に形成され、半導体チップの表面上、ボンディングパッドの周縁部上及び配線上に保護膜が形成され、ボンディングパッドの位置を認識するための位置認識マークが配線上の保護膜に開口されてなるものである。
【００１１】
この半導体装置によれば、位置認識マークが配線上の保護膜に開口されているので、位置認識マークだけのための面積を必要としない。したがって、位置認識マークを設けてもチップ面積を増大させることがない。また、位置認識マークがボンディングパッドを兼用しないので、レイアウトの自由度を制限することもない。
【００１２】
請求項２記載の半導体装置は、請求項１記載の半導体装置において、位置認識マークにおける保護膜の開口端から配線の周縁端までの最短距離をＡ１、ボンディングパッドの周縁部における保護膜の開口端からボンディングパッドの周縁端までの最短距離をＡ２とすると、Ａ１≧Ａ２という関係が成り立つものである。
【００１３】
ボンディングパッドの周縁部を保護膜で覆うのは、ボンディングパッドと半導体チップの表面との間に水分が入り込んで、ボンディングパッドが剥がれることを防ぐためである。すなわち、ボンディングパッドの周縁部における保護膜の開口端からボンディングパッドの周縁端までの最短距離Ａ２は、保護膜による耐湿性を実現するためのマージンである。したがって、Ａ１≧Ａ２という関係が成り立てば、位置認識マークの配線に対しても保護膜による耐湿性が実現される。
【００１４】
請求項３記載の半導体装置は、ボンディングパッド及び配線が半導体チップの表面に形成され、この半導体チップの表面上、ボンディングパッドの周縁部上及び配線上に第一の保護膜が形成され、この第一の保護膜上に第二の保護膜が形成され、ボンディングパッドの位置を認識するための位置認識マークが第二の保護膜に開口されてなるものである。
【００１５】
この半導体装置によれば、位置認識マークが第一の保護膜上の第二の保護膜に開口されているので、位置認識マークだけのための面積を必要としない。したがって、位置認識マークを設けてもチップ面積を増大させることがない。また、位置認識マークがボンディングパッドを兼用しないので、レイアウトの自由度を制限することもない。更に、第二の保護膜に開口される位置認識マークは、第一の保護膜上であれば、第一の保護膜下が配線、半導体チップの表面、ボンディングパッドの周縁部等どこでもよい。なぜなら、配線、半導体チップの表面、ボンディングパッドの周縁部等は、第二の保護膜が開口されても、第一の保護膜で保護されるからである。
【００１６】
請求項４記載の半導体装置は、請求項３記載の半導体装置の保護膜が二層であるのに対して、保護膜が複数層（二層以上）になっている。この場合、最下層の保護膜は、半導体チップの表面、ボンディングパッドの周縁部及び配線を保護するために開口しない。したがって、位置認識マークは、最下層を除く少なくとも最上層の保護膜に開口される。
【００１７】
請求項５記載の半導体装置の製造方法は、請求項１記載の半導体装置を製造する方法である。まず、ボンディングパッド及び配線を半導体チップの表面に形成する。続いて、半導体チップの表面上、ボンディングパッド上及び配線上に保護膜を形成する。最後に、ボンディングパッドの中央部上の保護膜を開口すると同時に配線上の保護膜を所定形状に開口することにより、ボンディングパッドの位置を認識するための位置認識マークを配線上の保護膜に形成する。
【００１８】
請求項６記載の半導体装置の製造方法は、請求項３記載の半導体装置を製造する方法である。まず、ボンディングパッド及び配線を半導体チップの表面に形成する。続いて、半導体チップの表面上、ボンディングパッド上及び配線上に第一の保護膜を形成する。続いて、ボンディングパッドの中央部上の第一の保護膜を開口する。続いて、ボンディングパッドの中央部上及び第一の保護膜上に第二の保護膜を形成する。最後に、ボンディングパッドの中央部上の第二の保護膜を開口すると同時に第二の保護膜を所定形状に開口することにより、ボンディングパッドの位置を認識するための位置認識マークを第二の保護膜に形成する。
【００１９】
いずれの製造方法でも、位置認識マークの開口がボンディングパッドの開口と同時に行われるので、位置認識マークの形成だけのための工程が不要である。
【００２０】
【発明の実施の形態】
図１及び図２は本発明に係る半導体装置の第一実施形態を示し、図１は平面図、図２［１］は図１におけるＩ−Ｉ線縦断面図、図２［２］は図１におけるＩＩ−ＩＩ線縦断面図である。以下、これらの図面に基づき説明する。
【００２１】
本実施形態の半導体装置は、ボンディングパッド１０及び配線１２が半導体チップ７４の表面に形成され、半導体チップ７４の表面上、ボンディングパッド１０の周縁部１０１上及び配線１２上に保護膜１６が形成され、ボンディングパッド１０の位置を認識するための位置認識マーク１８が配線１２上の保護膜１６に開口されてなるものである。
【００２２】
半導体チップ７４は、シリコンやガリウム砒素等の半導体基板に集積回路が微細加工されたものである。半導体チップ７４の表面はシリコン酸化膜等（図示せず）で覆われている。そのシリコン酸化膜等の一部が開口されて、そこに配線１２又はボンディングパッド１０が接続されている。配線１２及びボンディングパッド１０の材質は、アルミニウムが一般的である。保護膜１６は、電気的絶縁性、機械的強度、耐湿性等に優れた合成樹脂膜であり、例えばＰＩＱ（ポリイミドイソインドロ キナゾリンジオン）である。位置認識マーク１８とボンディングパッド１０とは、同一マスクによるフォトリソグラフィによって同時に形成されるので、それらの相対位置が極めて正確である。
【００２３】
本実施形態の半導体装置によれば、位置認識マーク１８が配線１２上の保護膜１６に開口されているので、位置認識マーク１８だけのための面積を必要としない。したがって、位置認識マーク１８を設けてもチップ面積を増大させることがない。また、位置認識マーク１８がボンディングパッド１０を兼用しないので、レイアウトの自由度を制限することもない。
【００２４】
位置認識マーク１８における保護膜１６の開口端１６１から配線１２の周縁端１２１までの最短距離をＡ１、ボンディングパッド１０の周縁部１０１における保護膜１６の開口端１６２からボンディングパッド１０の周縁端１０２までの最短距離をＡ２とすると、Ａ１＝Ａ２という関係が成り立つ。このＡ１、Ａ２は、製造プロセスからの基準及び耐湿性（信頼性）からの基準による。
【００２５】
ボンディングパッド１０の周縁部１０１を保護膜１６で覆うのは、ボンディングパッド１０と半導体チップ７４の表面との間に水分が入り込んで、ボンディングパッド１０が剥がれることを防ぐためである。すなわち、最短距離Ａ２は、保護膜１６による耐湿性を実現するためのマージンである。したがって、Ａ１＝Ａ２という関係が成り立てば、位置認識マーク１８の配線１２に対しても保護膜１６による耐湿性が実現される。
【００２６】
また、図２［１］に示すように、保護膜１６のスペース幅における製造プロセスからの基準をＢ１とすると、位置認識マーク１８を形成するのに必要な配線１２の幅は、上記マージンと合わせて（Ａ１×２＋Ｂ１）となる。
【００２７】
図３は、図１の半導体装置を製造する方法を示す断面図である。以下、この図面に基づき説明する。ただし、図１及び図２と同じ部分は同じ符号を付すことにより説明を省略する。
【００２８】
まず、スパッタリング又は蒸着、フォトリソグラフィ等により、半導体チップ７４の表面にボンディングパッド１０及び配線１２を形成する（図３［１］）。続いて、スピンコーティング等により、半導体チップ７４の表面上、ボンディングパッド１０上及び配線１０上に保護膜１６を形成する（図３［２］）。最後に、フォトリソグラフィにより、ボンディングパッド１０の中央部１０３上の保護膜１６を開口すると同時に、配線１２上の保護膜１６を所定形状に開口する（図３［３］）。これにより、ボンディングパッド１０の位置を認識するための位置認識マーク１８を、配線１２上の保護膜１６に形成する。
【００２９】
位置認識マーク１８とボンディングパッド１０とは、同一マスクによるフォトリソグラフィによって同時に形成されるので、それらの相対位置が極めて正確である。この製造方法によれば、位置認識マーク１８の開口がボンディングパッド１０の開口と同時に行われるので、位置認識マーク１８の形成だけのための工程が不要である。
【００３０】
なお、位置認識マーク１８の位置及び個数は、本実施形態に限定するものではない。また、位置認識マーク１８の形状はＬ字形に限らない。
【００３１】
図４は、本発明に係る半導体装置の第二実施形態を示す平面図である。以下、この図面に基づき説明する。ただし、図１と同じ部分は同じ符号を付すことにより説明を省略する。
【００３２】
本実施形態の半導体装置は、ボンディングパッド１０及び配線１２が半導体チップ７４の表面に形成され、半導体チップ７４の表面上、ボンディングパッド１０の周縁部１０１上及び配線１２上に保護膜２０が形成され、保護膜２０上に更に保護膜２２が形成され、ボンディングパッド１０の位置を認識するための位置認識マーク２４が保護膜２２に開口されてなるものである。
【００３３】
この半導体装置によれば、位置認識マーク２４が保護膜２０上の保護膜２２に開口されているので、位置認識マーク２４だけのための面積を必要としない。したがって、位置認識マーク２４を設けてもチップ面積を増大させることがない。また、位置認識マーク２４がボンディングパッド１０を兼用しないので、レイアウトの自由度を制限することもない。更に、保護膜２２に開口される位置認識マーク２４は、保護膜２０上であれば、保護膜２０下が配線１２、半導体チップ７４の表面、ボンディングパッド１０の周縁部１０１等どこでもよい。なぜなら、配線１２、半導体チップ７４の表面、ボンディングパッド１０の周縁部１０１等は、保護膜２２が開口されても、保護膜２０で保護されるからである。
【００３４】
図５は、図４の半導体装置を製造する方法を示す断面図である。以下、図４及び図５に基づき説明する。
【００３５】
まず、スパッタリング又は蒸着、フォトリソグラフィ等により、半導体チップ７４の表面にボンディングパッド１０及び配線１２を形成する（図５［１］）。続いて、スピンコーティング等により、半導体チップ７４の表面上、ボンディングパッド１０上及び配線１２上に保護膜２０を形成する（図５［２］）。続いて、フォトリソグラフィにより、ボンディングパッド１０の中央部１０３上の保護膜２０を開口する（図５［３］）。続いて、スピンコーティング等により、ボンディングパッド１０の中央部１０３上及び保護膜２０上に保護膜２２を形成する（図５［４］）。最後に、フォトリソグラフィにより、ボンディングパッド１０の中央部１０４上の保護膜２２を開口すると同時に、保護膜２２を所定形状に開口する（図５［５］）。これにより、ボンディングパッド１０の位置を認識するための位置認識マーク２４を、保護膜２２に形成する。
【００３６】
位置認識マーク２４とボンディングパッド１０とは、同一マスクによるフォトリソグラフィによって同時に形成されるので、それらの相対位置が極めて正確である。この製造方法によれば、位置認識マーク２４の開口がボンディングパッド１０の開口と同時に行われるので、位置認識マーク２４の形成だけのための工程が不要である。
【００３７】
図６乃至図８は、本発明に係る半導体装置の第三乃至第八実施形態を示す平面図である。以下、これらの図面に基づき説明する。ただし、図１と同じ部分は同じ符号を付すことにより説明を省略する。
【００３８】
図６［１］に示す第三実施形態によれば、半導体チップ７４の一辺の両端部にそれぞれに位置認識マーク３０を合計二個配置したので、位置認識マークが一個の場合に比べて、精度が向上する。なお、位置認識マーク３０は、図面では長辺方向に二箇所配置しているが、短辺方向に二箇所配置してもよい。
【００３９】
図６［２］に示す第四実施形態の半導体装置によれば、半導体チップ７４の対角にそれぞれに位置認識マーク３２を配置したので、半導体チップ７４の一辺の両端部にそれぞれ位置認識マークを配置した場合に比べて、より精度が向上する。
【００４０】
図７［１］に示す第五実施形態の半導体装置によれば、位置認識マーク３４の形状を矩形にしたので、半導体チップ７４の一辺の角部だけではなく直線部にも位置認識マーク３４を形成できる。
【００４１】
図７［２］に示す第六実施形態の半導体装置によれば、位置認識マーク３６の形状を矩形にしたので、半導体チップ７４の対向する二辺のそれぞれ中央に位置認識マーク３６を形成できる。
【００４２】
図８［１］に示す第七実施形態の半導体装置によれば、配線１２上の全体に粒状の位置認識マーク３８を多数形成したことにより、配線１２に対する応力が分散されるので、配線１２の寿命を向上できる。
【００４３】
図８［２］に示す第八実施形態の半導体装置は、ボンディングパッド１０が外周部にあり、半導体チップ７４の中央部の配線１２上に位置認識マーク４０を配置したものである。
【００４４】
なお、上記第一乃至第八実施形態における半導体装置はインナー・バンプ・ボンディング用であるが、本発明に係る半導体装置における位置認識マークはワイヤーボンディング時の位置認識や、ダイシング時の位置認識に用いてもよい。
【００４５】
【発明の効果】
請求項１記載の半導体装置によれば、ボンディングパッドの位置を認識するための位置認識マークを配線上の保護膜に形成したので、位置認識マークだけのための面積を不要にできる。したがって、位置認識マークを設けたことによるチップ面積の増大を抑えることができる。また、位置認識マークとボンディングパッドとを兼用していないので、レイアウトの自由度を制限することもない。
【００４６】
請求項２記載の半導体装置によれば、請求項１記載の半導体装置において、ボンディングパッドの耐湿性を実現するためのマージンを、位置認識マークの配線にも適用したことにより、位置認識マークの配線に対しても保護膜による耐湿性を実現できる。
【００４７】
請求項３記載の半導体装置によれば、第一の保護膜上の第二の保護膜を開口することにより位置認識マークを形成したので、請求項１記載の半導体装置と同等の効果を奏するとともに、第一の保護膜上であれば半導体チップのどこにでも位置認識マークを形成できる。
【００４８】
請求項４記載の半導体装置によれば、保護膜が複数層（二層以上）になっているので、請求項３記載の半導体装置に準じた効果を奏する。
【００４９】
請求項５又は６記載の半導体装置の製造方法によれば、位置認識マークの開口をボンディングパッドの開口と同時に行うことにより、位置認識マークの形成だけのための工程を不要にできる。したがって、請求項１又は３記載の半導体装置を簡単な工程で製造できる。
【図面の簡単な説明】
【図１】本発明に係る半導体装置の第一実施形態を示す平面図である。
【図２】図２［１］は図１におけるＩ−Ｉ線縦断面図、図２［２］は図１におけるＩＩ−ＩＩ線縦断面図である。
【図３】図１の半導体装置を製造する方法を示す断面図であり、図３［１］〜図３［３］の順に工程が進行する。
【図４】本発明に係る半導体装置の第二実施形態を示す平面図である。
【図５】図４の半導体装置を製造する方法を示す断面図であり、図５［１］〜図５［５］の順に工程が進行する。
【図６】図６［１］は本発明に係る半導体装置の第三実施形態を示す平面図、図６［２］は本発明に係る半導体装置の第四実施形態を示す平面図である。
【図７】図７［１］は本発明に係る半導体装置の第五実施形態を示す平面図、図７［２］は本発明に係る半導体装置の第六実施形態を示す平面図である。
【図８】図８［１］は本発明に係る半導体装置の第七実施形態を示す平面図、図８［２］は本発明に係る半導体装置の第八実施形態を示す平面図である。
【図９】ＣＳＰの一例を示す断面図である。
【図１０】従来の半導体装置における位置認識マークを示す平面図であり、図１０［１］が第一例、図１０［２］が第二例、図１０［３］が第三例である。
【符号の説明】
１０ ボンディングパッド
１０１ ボンディングパッドの周縁部
１０２ ボンディングパッドの周縁端
１２ 配線
１２１ 配線の周縁端
１６ 保護膜
１６１，１６２ 保護膜の開口端
２０ 保護膜（第一の保護膜）
２２ 保護膜（第二の保護膜）
１８，２４，３０，３２，３４，３６，３８，４０ 位置認識マーク
７４ 半導体チップ
Claims (6)
- ボンディングパッド及び配線が半導体チップの表面に形成され、この半導体チップの表面上、前記ボンディングパッドの周縁部上及び前記配線上に保護膜が形成され、前記ボンディングパッドの位置を認識するための位置認識マークが前記配線上の前記保護膜に開口されてなる半導体装置。
- 前記位置認識マークにおける前記保護膜の開口端から前記配線の周縁端までの最短距離をＡ１、前記ボンディングパッドの周縁部における前記保護膜の開口端から当該ボンディングパッドの周縁端までの最短距離をＡ２とすると、Ａ１≧Ａ２という関係が成り立つ、請求項１記載の半導体装置。
- ボンディングパッド及び配線が半導体チップの表面に形成され、この半導体チップの表面上、前記ボンディングパッドの周縁部上及び前記配線上に第一の保護膜が形成され、この第一の保護膜上に第二の保護膜が形成され、前記ボンディングパッドの位置を認識するための位置認識マークが前記第二の保護膜に開口されてなる半導体装置。
- ボンディングパッド及び配線が半導体チップの表面に形成され、この半導体チップの表面上、前記ボンディングパッドの周縁部上及び前記配線上に複数層の保護膜が形成され、前記ボンディングパッドの位置を認識するための位置認識マークが前記複数層のうち最下層を除く少なくとも最上層の保護膜に開口されてなる半導体装置。
- ボンディングパッド及び配線を半導体チップの表面に形成し、この半導体チップの表面上、前記ボンディングパッド上及び前記配線上に保護膜を形成し、前記ボンディングパッドの中央部上の前記保護膜を開口すると同時に前記配線上の前記保護膜を所定形状に開口することにより、前記ボンディングパッドの位置を認識するための位置認識マークを前記配線上の前記保護膜に形成する、
半導体装置の製造方法。 - ボンディングパッド及び配線を半導体チップの表面に形成し、この半導体チップの表面上、前記ボンディングパッド上及び前記配線上に第一の保護膜を形成し、前記ボンディングパッドの中央部上の前記第一の保護膜を開口し、前記ボンディングパッドの中央部上及び前記第一の保護膜上に第二の保護膜を形成し、前記ボンディングパッドの中央部上の前記第二の保護膜を開口すると同時に前記第二の保護膜を所定形状に開口することにより、前記ボンディングパッドの位置を認識するための位置認識マークを前記第二の保護膜に形成する、
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21362899A JP3548462B2 (ja) | 1999-07-28 | 1999-07-28 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21362899A JP3548462B2 (ja) | 1999-07-28 | 1999-07-28 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001044237A JP2001044237A (ja) | 2001-02-16 |
| JP3548462B2 true JP3548462B2 (ja) | 2004-07-28 |
Family
ID=16642314
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21362899A Expired - Fee Related JP3548462B2 (ja) | 1999-07-28 | 1999-07-28 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3548462B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010251687A (ja) * | 2009-03-26 | 2010-11-04 | Sanyo Electric Co Ltd | 半導体装置 |
-
1999
- 1999-07-28 JP JP21362899A patent/JP3548462B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001044237A (ja) | 2001-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1542279B1 (en) | Method of producing a semiconductor device | |
| JP3640876B2 (ja) | 半導体装置及び半導体装置の実装構造体 | |
| US7265430B2 (en) | Semiconductor device, magnetic sensor, and magnetic sensor unit | |
| US6492200B1 (en) | Semiconductor chip package and fabrication method thereof | |
| US20080182398A1 (en) | Varied Solder Mask Opening Diameters Within a Ball Grid Array Substrate | |
| US8110922B2 (en) | Wafer level semiconductor module and method for manufacturing the same | |
| US5899729A (en) | Method and apparatus for the manufacture of a semiconductor integrated circuit device having discontinuous insulating regions | |
| US6555459B1 (en) | Method of manufacturing a semiconductor device | |
| US7473989B2 (en) | Flip-chip package | |
| US6558981B2 (en) | Method for making an encapsulated semiconductor chip module | |
| US9698112B2 (en) | Semiconductor device including a protective film | |
| US7498251B2 (en) | Redistribution circuit structure | |
| TW202230711A (zh) | 半導體封裝 | |
| US7030508B2 (en) | Substrate for semiconductor package and wire bonding method using thereof | |
| JP3548462B2 (ja) | 半導体装置及びその製造方法 | |
| US20050017356A1 (en) | Semiconductor device | |
| JPH03153049A (ja) | 半導体装置 | |
| KR101059625B1 (ko) | 웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법 | |
| JP2002026064A (ja) | 半導体素子のボンディングパッド構造体及びその製造方法 | |
| TWI445145B (zh) | 半導體裝置及其製造方法 | |
| JP2000091339A (ja) | 半導体装置およびその製造方法 | |
| US11688715B2 (en) | Semiconductor die with multiple contact pads electrically coupled to a lead of a lead frame | |
| JP4894343B2 (ja) | 半導体装置の製造方法 | |
| US8716874B2 (en) | Semiconductor device having metal posts non-overlapping with other devices and layout method of semiconductor device | |
| KR100460071B1 (ko) | 칩사이즈패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040316 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040323 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040416 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080423 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090423 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100423 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110423 Year of fee payment: 7 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110423 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120423 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120423 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130423 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140423 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |