JPH04323895A - 薄膜多層回路基板とその製造方法 - Google Patents
薄膜多層回路基板とその製造方法Info
- Publication number
- JPH04323895A JPH04323895A JP9249691A JP9249691A JPH04323895A JP H04323895 A JPH04323895 A JP H04323895A JP 9249691 A JP9249691 A JP 9249691A JP 9249691 A JP9249691 A JP 9249691A JP H04323895 A JPH04323895 A JP H04323895A
- Authority
- JP
- Japan
- Prior art keywords
- polyimide resin
- layer
- layers
- thin film
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 7
- 229920001721 polyimide Polymers 0.000 claims abstract description 61
- 239000009719 polyimide resin Substances 0.000 claims abstract description 61
- 239000004020 conductor Substances 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 15
- 239000010410 layer Substances 0.000 abstract description 95
- 239000011229 interlayer Substances 0.000 abstract description 4
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- 238000005336 cracking Methods 0.000 abstract 1
- 238000004299 exfoliation Methods 0.000 abstract 1
- 239000010408 film Substances 0.000 description 14
- 238000000034 method Methods 0.000 description 11
- 239000000919 ceramic Substances 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は薄膜多層回路基板とその
製造方法に関する。詳しくは、ポリイミド樹脂を層間絶
縁層として多層化する際に、層数が増加するにしたがっ
て発生し易い絶縁層のクラックや剥離を防止するポリイ
ミド樹脂絶縁層の構造の改良とその製造方法に関する。
製造方法に関する。詳しくは、ポリイミド樹脂を層間絶
縁層として多層化する際に、層数が増加するにしたがっ
て発生し易い絶縁層のクラックや剥離を防止するポリイ
ミド樹脂絶縁層の構造の改良とその製造方法に関する。
【０００２】
【従来の技術】近年、半導体集積回路や混成集積回路の
集積度が増加し、大規模化する傾向がますます強くなっ
てきた。
集積度が増加し、大規模化する傾向がますます強くなっ
てきた。
【０００３】これに伴い、これらの集積回路を搭載する
回路基板も、絶縁層を介して多層に導体回路パターンを
積層した多層回路基板や、両面実装回路基板が多く使用
されるようになっている。
回路基板も、絶縁層を介して多層に導体回路パターンを
積層した多層回路基板や、両面実装回路基板が多く使用
されるようになっている。
【０００４】とくに、集積度が高く微細パターンを必要
とする場合には、セラミック基板に、層間絶縁膜として
ポリイミド樹脂を使用し、薄膜導体回路パターンや薄膜
抵抗素子を配設した薄膜多層回路基板が優れており、大
型電子計算機や高速信号伝送モジュールなどに使用され
始めている。
とする場合には、セラミック基板に、層間絶縁膜として
ポリイミド樹脂を使用し、薄膜導体回路パターンや薄膜
抵抗素子を配設した薄膜多層回路基板が優れており、大
型電子計算機や高速信号伝送モジュールなどに使用され
始めている。
【０００５】図２は従来の薄膜多層回路基板の例を示す
断面図である。たとえば、セラミック基板などの基板１
の上に、たとえば，Ｃｒ／Ｃｕ／Ｃｒの３層からなる導
体配線層２を公知の膜生成技術とホトリソグラフィ技術
を用いて形成する。その上に１０〜２０μｍといった厚
いポリイミド樹脂絶縁層３’，たとえば、通常よく使用
される密着性のよい感光性ポリイミド樹脂をスピンコー
ティングしたあと４００℃，３０分程度加熱して，いわ
ゆる、フルキュアする。
断面図である。たとえば、セラミック基板などの基板１
の上に、たとえば，Ｃｒ／Ｃｕ／Ｃｒの３層からなる導
体配線層２を公知の膜生成技術とホトリソグラフィ技術
を用いて形成する。その上に１０〜２０μｍといった厚
いポリイミド樹脂絶縁層３’，たとえば、通常よく使用
される密着性のよい感光性ポリイミド樹脂をスピンコー
ティングしたあと４００℃，３０分程度加熱して，いわ
ゆる、フルキュアする。
【０００６】この際、導体配線層２の層間接続を行うた
めに所要の位置にコンタクトホール用の孔を形成してお
く。次いで、第２層目の導体配線層２，たとえば、Ｃｒ
／Ｃｕ／Ｃｒからなる３層膜を同様に図示したごとく形
成する。この時、前記ポリイミド樹脂絶縁層３’の孔を
通して第１層目と第２層目の導体配線層２が層間接続さ
れる，いわゆる、コンタクトホール２０が形成される。
めに所要の位置にコンタクトホール用の孔を形成してお
く。次いで、第２層目の導体配線層２，たとえば、Ｃｒ
／Ｃｕ／Ｃｒからなる３層膜を同様に図示したごとく形
成する。この時、前記ポリイミド樹脂絶縁層３’の孔を
通して第１層目と第２層目の導体配線層２が層間接続さ
れる，いわゆる、コンタクトホール２０が形成される。
【０００７】以下、必要に応じた層数のポリイミド樹脂
絶縁層３’と導体配線層２とを積層して薄膜多層回路基
板が形成され、さらに，その上に半導体ＩＣやチッブ部
品などが実装されて所要の製品が作製されている。
絶縁層３’と導体配線層２とを積層して薄膜多層回路基
板が形成され、さらに，その上に半導体ＩＣやチッブ部
品などが実装されて所要の製品が作製されている。
【０００８】
【発明が解決しようとする課題】しかし、上記従来の薄
膜多層回路基板のポリイミド樹脂絶縁層３’に使用され
る通常の感光性ポリイミド樹脂は密着性はよいが、内部
応力が４０ＭＰａと大きく、たとえば，１５０ｍｍ程度
の大きさの基板に塗布した場合に中心部で０．４ ｍｍ
もの反りが生じて露光時の障害になることがあり、ひど
い時には図２に示した基板１のエッジのＨ部分で膜剥離
が発生することすらある。
膜多層回路基板のポリイミド樹脂絶縁層３’に使用され
る通常の感光性ポリイミド樹脂は密着性はよいが、内部
応力が４０ＭＰａと大きく、たとえば，１５０ｍｍ程度
の大きさの基板に塗布した場合に中心部で０．４ ｍｍ
もの反りが生じて露光時の障害になることがあり、ひど
い時には図２に示した基板１のエッジのＨ部分で膜剥離
が発生することすらある。
【０００９】さらに、引っ張り強度が１０〜１５ｋｇ／
ｍｍ２ ，伸び率１０〜２０％と機械的に弱いので、前
記大きな内部応力のためにポリイミド樹脂絶縁層３’自
体にマイクロクラックが生じ易い。
ｍｍ２ ，伸び率１０〜２０％と機械的に弱いので、前
記大きな内部応力のためにポリイミド樹脂絶縁層３’自
体にマイクロクラックが生じ易い。
【００１０】そのために、導体配線層２として４〜５層
，ポリイミド樹脂絶縁層３’として３〜４層といった構
成の薄膜回路多層基板が実用的な限界になっているとい
う問題があり、より多層で信頼性の高い薄膜多層回路基
板の開発が求められている。
，ポリイミド樹脂絶縁層３’として３〜４層といった構
成の薄膜回路多層基板が実用的な限界になっているとい
う問題があり、より多層で信頼性の高い薄膜多層回路基
板の開発が求められている。
【００１１】
【課題を解決するための手段】上記の課題は、基板１上
に導体配線層２とポリイミド樹脂絶縁層３とが交互に積
層された薄膜多層回路基板において、前記ポリイミド樹
脂絶縁層３が密着性がよく薄い下部ポリイミド樹脂層３
ａと低応力高強度で厚い上部ポリイミド樹脂層３ｂとの
２層から形成されている薄膜多層回路基板によって解決
することができる。
に導体配線層２とポリイミド樹脂絶縁層３とが交互に積
層された薄膜多層回路基板において、前記ポリイミド樹
脂絶縁層３が密着性がよく薄い下部ポリイミド樹脂層３
ａと低応力高強度で厚い上部ポリイミド樹脂層３ｂとの
２層から形成されている薄膜多層回路基板によって解決
することができる。
【００１２】具体的には、前記下部ポリイミド樹脂層３
ａのキュアを正規のキュア温度よりも低い温度でハーフ
キュアしたあと、前記上部ポリイミド樹脂層３ｂの塗布
と正規のキュア温度によるフルキュアを行う薄膜多層回
路基板の製造方法によって効果的に解決することができ
る。
ａのキュアを正規のキュア温度よりも低い温度でハーフ
キュアしたあと、前記上部ポリイミド樹脂層３ｂの塗布
と正規のキュア温度によるフルキュアを行う薄膜多層回
路基板の製造方法によって効果的に解決することができ
る。
【００１３】
【作用】本発明によれば、ポリイミド樹脂絶縁層３が密
着性がよく薄い下部ポリイミド樹脂層３ａと低応力高強
度で厚い上部ポリイミド樹脂層３ｂとの２層構造で構成
されているので、より多層に形成した場合にも絶縁膜の
剥離やマイクロクラックの発生が抑えられるのである。
着性がよく薄い下部ポリイミド樹脂層３ａと低応力高強
度で厚い上部ポリイミド樹脂層３ｂとの２層構造で構成
されているので、より多層に形成した場合にも絶縁膜の
剥離やマイクロクラックの発生が抑えられるのである。
【００１４】
【実施例】図１は本発明の実施例を示す断面図である。
図中、１は基板で，たとえば、大きさ９５ｍｍ×１１４
ｍｍ， 厚さ１ｍｍのセラミック基板、２は第１層目
の導体配線層２として，たとえば、Ｃｒ（厚さ２００ｎ
ｍ）／Ｃｕ（厚さ５μｍ）／Ｃｒ（厚さ２００ｎｍ）の
３層膜の配線パターンである。
ｍｍ， 厚さ１ｍｍのセラミック基板、２は第１層目
の導体配線層２として，たとえば、Ｃｒ（厚さ２００ｎ
ｍ）／Ｃｕ（厚さ５μｍ）／Ｃｒ（厚さ２００ｎｍ）の
３層膜の配線パターンである。
【００１５】３はポリイミド樹脂絶縁層で、下部ポリイ
ミド樹脂層３ａと上部ポリイミド樹脂層３ｂの２層構造
により構成されている。下部ポリイミド樹脂層３ａは密
着性がよく薄い，たとえば、厚さ１〜２μｍの通常よく
用いられる感光性のポリイミド樹脂層（内部応力：４０
ＭＰａ，引っ張り強度：１０〜１５ｋｇｆ／ｍｍ２ ，
伸び率：１０〜２０％）、上部ポリイミド樹脂層３ｂは
低応力・高強度で厚い，たとえば、厚さ１０〜２０μｍ
の感光性のポリイミド樹脂層（内部応力：１０ＭＰａ，
引っ張り強度：３０〜５０ｋｇｆ／ｍｍ２，伸び率：３
０〜５０％）である。これらのポリイミド樹脂層には必
要に応じてコンタクトホールのための孔を設けておく。
ミド樹脂層３ａと上部ポリイミド樹脂層３ｂの２層構造
により構成されている。下部ポリイミド樹脂層３ａは密
着性がよく薄い，たとえば、厚さ１〜２μｍの通常よく
用いられる感光性のポリイミド樹脂層（内部応力：４０
ＭＰａ，引っ張り強度：１０〜１５ｋｇｆ／ｍｍ２ ，
伸び率：１０〜２０％）、上部ポリイミド樹脂層３ｂは
低応力・高強度で厚い，たとえば、厚さ１０〜２０μｍ
の感光性のポリイミド樹脂層（内部応力：１０ＭＰａ，
引っ張り強度：３０〜５０ｋｇｆ／ｍｍ２，伸び率：３
０〜５０％）である。これらのポリイミド樹脂層には必
要に応じてコンタクトホールのための孔を設けておく。
【００１６】２０はポリイミド樹脂絶縁層３を挟む上下
の導体配線層２の間を接続させるコンタクトホールで、
上層の導体配線層２をスパッタ形成するときにポリイミ
ド樹脂絶縁層３に開けられた，たとえば、２０〜３０μ
ｍφの孔を通して同時形成させる。
の導体配線層２の間を接続させるコンタクトホールで、
上層の導体配線層２をスパッタ形成するときにポリイミ
ド樹脂絶縁層３に開けられた，たとえば、２０〜３０μ
ｍφの孔を通して同時形成させる。
【００１７】導体配線層２として１０〜２０層の薄膜多
層回路基板を多数作製して目視ならびに顕微鏡検査，さ
らには、温度サイクル試験・振動試験・寿命試験などを
行った結果、基板１からの膜剥がれやポリイミド樹脂絶
縁層３のマイクロクラックの発生が見られず従来例に比
較して品質が安定し信頼性の高い３〜４倍に多層化され
た薄膜多層回路基板が歩留りよく作製された。
層回路基板を多数作製して目視ならびに顕微鏡検査，さ
らには、温度サイクル試験・振動試験・寿命試験などを
行った結果、基板１からの膜剥がれやポリイミド樹脂絶
縁層３のマイクロクラックの発生が見られず従来例に比
較して品質が安定し信頼性の高い３〜４倍に多層化され
た薄膜多層回路基板が歩留りよく作製された。
【００１８】以下に本発明の薄膜多層回路基板を作製す
るための具体的方法の一例を主な工程順に図示説明する
。図３は本発明の実施例方法を示す図である。
るための具体的方法の一例を主な工程順に図示説明する
。図３は本発明の実施例方法を示す図である。
【００１９】図中、２００は導体金属膜である。なお、
前記の図面で説明したものと同等の部分については同一
符号を付し、かつ、同等部分についての説明は省略する
。 工程（１）：基板１として，たとえば、大きさ９５ｍｍ
×１１４ ｍｍ， 厚さ１ｍｍのセラミック基板を用い
、その上に導体金属膜２００，たとえば、Ｃｒ（厚さ２
００ｎｍ）／Ｃｕ（厚さ５μｍ）／Ｃｒ（厚さ２００ｎ
ｍ）の３層膜を連続スパッタ法で形成する。
前記の図面で説明したものと同等の部分については同一
符号を付し、かつ、同等部分についての説明は省略する
。 工程（１）：基板１として，たとえば、大きさ９５ｍｍ
×１１４ ｍｍ， 厚さ１ｍｍのセラミック基板を用い
、その上に導体金属膜２００，たとえば、Ｃｒ（厚さ２
００ｎｍ）／Ｃｕ（厚さ５μｍ）／Ｃｒ（厚さ２００ｎ
ｍ）の３層膜を連続スパッタ法で形成する。
【００２０】工程（２）：上記処理基板に公知のホトレ
ジストワークと露光・エッチング技術を用い、所定の配
線パターンになるように第１層の導体配線層２を形成す
る。 工程（３）：上記処理基板の上に下部ポリイミド樹脂層
３ａとして、密着性がよく薄い，たとえば、厚さ１〜２
μｍの通常よく用いられる感光性のポリイミド樹脂層（
内部応力：４０ＭＰａ，引っ張り強度：１０〜１５ｋｇ
ｆ／ｍｍ２ ，伸び率：１０〜２０％）をスピンコート
したあと、正規のキュア温度よりも低い温度，たとえば
、２５０℃で３０分間加熱してハーフキュアする。この
時、必要に応じて上記第１層の導体配線層２に接してコ
ンタクトホール２０となる孔を公知の露光・現像処理に
より形成しておく。
ジストワークと露光・エッチング技術を用い、所定の配
線パターンになるように第１層の導体配線層２を形成す
る。 工程（３）：上記処理基板の上に下部ポリイミド樹脂層
３ａとして、密着性がよく薄い，たとえば、厚さ１〜２
μｍの通常よく用いられる感光性のポリイミド樹脂層（
内部応力：４０ＭＰａ，引っ張り強度：１０〜１５ｋｇ
ｆ／ｍｍ２ ，伸び率：１０〜２０％）をスピンコート
したあと、正規のキュア温度よりも低い温度，たとえば
、２５０℃で３０分間加熱してハーフキュアする。この
時、必要に応じて上記第１層の導体配線層２に接してコ
ンタクトホール２０となる孔を公知の露光・現像処理に
より形成しておく。
【００２１】工程（４）：上記処理基板の上に上部ポリ
イミド樹脂層３ｂとして、低応力・高強度で厚い，たと
えば、厚さ１０〜２０μｍの感光性のポリイミド樹脂層
（内部応力：１０ＭＰａ，引っ張り強度：３０〜５０ｋ
ｇｆ／ｍｍ２ ，伸び率：３０〜５０％）をスピンコー
トしたあと、正規のキュア温度，たとえば、４００℃で
３０分間加熱してフルキュアする。
イミド樹脂層３ｂとして、低応力・高強度で厚い，たと
えば、厚さ１０〜２０μｍの感光性のポリイミド樹脂層
（内部応力：１０ＭＰａ，引っ張り強度：３０〜５０ｋ
ｇｆ／ｍｍ２ ，伸び率：３０〜５０％）をスピンコー
トしたあと、正規のキュア温度，たとえば、４００℃で
３０分間加熱してフルキュアする。
【００２２】この時、ハーフキュアされた状態の下部ポ
リイミド樹脂層３ａも同時にフルキュアされて完全硬化
する。このようにハーフキュア状態の下部ポリイミド樹
脂層３ａの上に上部ポリイミド樹脂層３ｂをスピンコー
トしフルキュアすることにより両ポリイミド樹脂層間の
密着性が極めて高くなる利点がある。
リイミド樹脂層３ａも同時にフルキュアされて完全硬化
する。このようにハーフキュア状態の下部ポリイミド樹
脂層３ａの上に上部ポリイミド樹脂層３ｂをスピンコー
トしフルキュアすることにより両ポリイミド樹脂層間の
密着性が極めて高くなる利点がある。
【００２３】なお、下部ポリイミド樹脂層３ａにコンタ
クトホール用の孔がある場合には、その孔に合わせて上
部ポリイミド樹脂層３ｂにも同様の孔を設けることは言
うまでもない。
クトホール用の孔がある場合には、その孔に合わせて上
部ポリイミド樹脂層３ｂにも同様の孔を設けることは言
うまでもない。
【００２４】工程（５）：上記処理基板の上に導体金属
膜２００として，たとえば、Ｃｒ／Ｃｕ／Ｃｒの３層膜
を工程（１） に記載したと同様に形成する。 工程（６）：上記処理基板に工程（２） に記載したと
同様にホトレジストワークと露光・エッチング技術を用
い、所定の配線パターンになるように第２層の導体配線
層２を形成する。この時、前記ポリイミド樹脂絶縁層３
に設けられたコンタクトホール用の孔を通して第１層と
第２層の導体配線層２が接続され，いわゆる、コンタク
トホール２０が形成される。
膜２００として，たとえば、Ｃｒ／Ｃｕ／Ｃｒの３層膜
を工程（１） に記載したと同様に形成する。 工程（６）：上記処理基板に工程（２） に記載したと
同様にホトレジストワークと露光・エッチング技術を用
い、所定の配線パターンになるように第２層の導体配線
層２を形成する。この時、前記ポリイミド樹脂絶縁層３
に設けられたコンタクトホール用の孔を通して第１層と
第２層の導体配線層２が接続され，いわゆる、コンタク
トホール２０が形成される。
【００２５】なお、本実施例では２層導体配線回路基板
の例を示したが、さらに、以上の処理を繰り返し１０〜
２０層行えば本発明の薄膜多層回路基板が作製される。 また、ポリイミド樹脂絶縁層の代わりに他の類似の絶縁
層を使用してもよく、導体配線層２の材料も上記実施例
のものに限定されるものではなく、他の類似の導体材料
を使用してもよいことは勿論である。
の例を示したが、さらに、以上の処理を繰り返し１０〜
２０層行えば本発明の薄膜多層回路基板が作製される。 また、ポリイミド樹脂絶縁層の代わりに他の類似の絶縁
層を使用してもよく、導体配線層２の材料も上記実施例
のものに限定されるものではなく、他の類似の導体材料
を使用してもよいことは勿論である。
【００２６】
【発明の効果】以上説明したように、本発明によればポ
リイミド樹脂絶縁層３が密着性がよく薄い下部ポリイミ
ド樹脂層３ａと低応力高強度で厚い上部ポリイミド樹脂
層３ｂとの２層構造で構成されているので、より多層に
形成した場合にも膜の剥離やマイクロクラックの発生が
抑えられ、薄膜多層回路基板の品質ならびに信頼性の向
上に寄与するところが極めて大きい。
リイミド樹脂絶縁層３が密着性がよく薄い下部ポリイミ
ド樹脂層３ａと低応力高強度で厚い上部ポリイミド樹脂
層３ｂとの２層構造で構成されているので、より多層に
形成した場合にも膜の剥離やマイクロクラックの発生が
抑えられ、薄膜多層回路基板の品質ならびに信頼性の向
上に寄与するところが極めて大きい。
【図１】本発明の実施例を示す断面図である。
【図２】従来の薄膜多層回路基板の例を示す断面図であ
る。
る。
【図３】本発明の実施例方法を示す図である。
１は基板、
２は導体配線層、
３はポリイミド樹脂絶縁層、
３ａは下部ポリイミド樹脂層、
３ｂは上部ポリイミド樹脂層、
２０はコンタクトホール、
２００は導体金属膜、
Claims (2)
- 【請求項１】 基板（１）上に導体配線層（２）とポ
リイミド樹脂絶縁層（３）とが交互に積層された薄膜多
層回路基板において、前記ポリイミド樹脂絶縁層（３）
が密着性がよく薄い下部ポリイミド樹脂層（３ａ）と低
応力高強度で厚い上部ポリイミド樹脂層（３ｂ）との２
層から形成されてなることを特徴とした薄膜多層回路基
板。 - 【請求項２】 前記下部ポリイミド樹脂層（３ａ）の
キュアを正規のキュア温度よりも低い温度でハーフキュ
アしたあと、前記上部ポリイミド樹脂層（３ｂ）の塗布
と正規のキュア温度によるフルキュアを行うことを特徴
とした請求項１記載の薄膜多層回路基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9249691A JPH04323895A (ja) | 1991-04-24 | 1991-04-24 | 薄膜多層回路基板とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9249691A JPH04323895A (ja) | 1991-04-24 | 1991-04-24 | 薄膜多層回路基板とその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04323895A true JPH04323895A (ja) | 1992-11-13 |
Family
ID=14055911
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9249691A Withdrawn JPH04323895A (ja) | 1991-04-24 | 1991-04-24 | 薄膜多層回路基板とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04323895A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000188482A (ja) * | 1998-12-22 | 2000-07-04 | Ibiden Co Ltd | 多層プリント配線板 |
| JP2006202980A (ja) * | 2005-01-20 | 2006-08-03 | Hitachi Chem Co Ltd | 多層配線板およびその製造方法 |
| JP2008288623A (ja) * | 2008-09-05 | 2008-11-27 | Ibiden Co Ltd | 多層プリント配線板 |
-
1991
- 1991-04-24 JP JP9249691A patent/JPH04323895A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000188482A (ja) * | 1998-12-22 | 2000-07-04 | Ibiden Co Ltd | 多層プリント配線板 |
| JP2006202980A (ja) * | 2005-01-20 | 2006-08-03 | Hitachi Chem Co Ltd | 多層配線板およびその製造方法 |
| JP2008288623A (ja) * | 2008-09-05 | 2008-11-27 | Ibiden Co Ltd | 多層プリント配線板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960013632B1 (ko) | 다중칩 집적회로 패키징 구성 및 방법 | |
| JPH06310870A (ja) | 配線基板構造及びその製造方法 | |
| JPH06268381A (ja) | 多層配線構造体及びその製造方法 | |
| KR0157060B1 (ko) | 실장기판 | |
| KR20080037307A (ko) | 회로기판 및 그 제조방법 | |
| JP2881270B2 (ja) | 多層配線基板の製造方法 | |
| JP2688446B2 (ja) | 多層配線基板およびその製造方法 | |
| JPH04277696A (ja) | 多層配線基板及びその製造方法 | |
| JPH04323895A (ja) | 薄膜多層回路基板とその製造方法 | |
| JP2004179647A (ja) | 配線基板、半導体パッケージ、基体絶縁膜及び配線基板の製造方法 | |
| JPH0669652A (ja) | ポリイミド多層配線基板およびその製造方法 | |
| JP2921223B2 (ja) | ポリイミド多層配線基板の製造方法 | |
| JPH05144973A (ja) | ポリイミド多層配線基板およびその製造方法 | |
| JP2751678B2 (ja) | ポリイミド多層配線基板およびその製造方法 | |
| JPH07307434A (ja) | 実装基板 | |
| US9986642B2 (en) | Method for manufacturing printed wiring board and printed wiring board | |
| JPH04326595A (ja) | 薄膜多層回路基板とその製造方法 | |
| JP7136930B2 (ja) | 多層回路基板およびその製造方法 | |
| EP0543331B1 (en) | Polyimide multilayer interconnection board and method of making the same | |
| JPH0653684A (ja) | 薄膜多層配線基板とそれを用いたモジュール | |
| JP2616588B2 (ja) | ポリイミド多層配線基板およびその製造方法 | |
| JPH0786736A (ja) | 薄膜多層回路基板 | |
| JPH01264233A (ja) | 混成集積回路の電極構造 | |
| JP2000349447A (ja) | 多層プリント配線板と、その多層プリント配線板の製造方法 | |
| Miura et al. | Fabrication of thin-film multilayer substrate using copper clad polyimide sheets |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980711 |