JPH05144973A - ポリイミド多層配線基板およびその製造方法 - Google Patents
ポリイミド多層配線基板およびその製造方法Info
- Publication number
- JPH05144973A JPH05144973A JP3304755A JP30475591A JPH05144973A JP H05144973 A JPH05144973 A JP H05144973A JP 3304755 A JP3304755 A JP 3304755A JP 30475591 A JP30475591 A JP 30475591A JP H05144973 A JPH05144973 A JP H05144973A
- Authority
- JP
- Japan
- Prior art keywords
- polyimide
- wiring layer
- multilayer wiring
- layer
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】 ポリイミド多層配線基板を従来の逐次積層方
式より短い製造時間で、、かつ、高い製造歩留まりで形
成する。 【構成】 セラミックまたは硬質有機樹脂基板上に形成
するポリイミド多層配線層が、複数の配線層の積層構造
をひとつのブロックとし、このブロックの複数個の積層
構造であり、各々のブロック間の電気的接続は各ブロッ
クの表面に形成された半田バンプのろう付けで行い、各
々のブロック間の接着はガラス転移点を持つポリイミド
樹脂の自己接着または溶融硬化型または溶融型接着剤を
使用する。
式より短い製造時間で、、かつ、高い製造歩留まりで形
成する。 【構成】 セラミックまたは硬質有機樹脂基板上に形成
するポリイミド多層配線層が、複数の配線層の積層構造
をひとつのブロックとし、このブロックの複数個の積層
構造であり、各々のブロック間の電気的接続は各ブロッ
クの表面に形成された半田バンプのろう付けで行い、各
々のブロック間の接着はガラス転移点を持つポリイミド
樹脂の自己接着または溶融硬化型または溶融型接着剤を
使用する。
Description
【０００１】
【産業上の利用分野】本発明は、セラミック基板または
硬質有機樹脂基板上にポリイミド樹脂を層間絶縁に使用
した多層配線層を有するポリイミド多層配線基板の構造
および製造方法に関し、特に折り樹脂層の構造および積
層方法に関する。
硬質有機樹脂基板上にポリイミド樹脂を層間絶縁に使用
した多層配線層を有するポリイミド多層配線基板の構造
および製造方法に関し、特に折り樹脂層の構造および積
層方法に関する。
【０００２】
【従来の技術】ＬＳＩチップを搭載する配線基板とし
て、従来から多層プリント配線基板が使用されてきた。
多層プリント配線基板は、銅張積層板をコア材に、プリ
プレグをコア材の接着剤として構成され、コア剤とプリ
プレグを交互に積層し熱プレスを使用して一体化する。
積層板間の電気的接続はコア剤とプリプレグを一体化し
た後、ドリルによって貫通スルーホールを形成し、貫通
スルーホール内壁を銅メッキすることによって行われ
る。
て、従来から多層プリント配線基板が使用されてきた。
多層プリント配線基板は、銅張積層板をコア材に、プリ
プレグをコア材の接着剤として構成され、コア剤とプリ
プレグを交互に積層し熱プレスを使用して一体化する。
積層板間の電気的接続はコア剤とプリプレグを一体化し
た後、ドリルによって貫通スルーホールを形成し、貫通
スルーホール内壁を銅メッキすることによって行われ
る。
【０００３】また、近年、多層プリント配線基板より高
配線密度を要求されている大型コンピュータ用配線基板
に、セラミック基板上にポリイミド樹脂を層間絶縁に使
用した多層配線基板が使用されてきている。このポリイ
ミド・セラミック多層配線基板は、セラミック基板上に
ポリイミド前駆体ワニスを塗布，乾燥し、この塗布膜に
ヴィアホールを形成するポリイミド樹脂絶縁層形成工程
と、フォトリソグラフィー、真空蒸着およびメッキ法を
使用した配線層形成工程とからなり、かつ、この一連の
工程を繰り返すことにより、ポリイミド多層配線層の形
成を行っていた。
配線密度を要求されている大型コンピュータ用配線基板
に、セラミック基板上にポリイミド樹脂を層間絶縁に使
用した多層配線基板が使用されてきている。このポリイ
ミド・セラミック多層配線基板は、セラミック基板上に
ポリイミド前駆体ワニスを塗布，乾燥し、この塗布膜に
ヴィアホールを形成するポリイミド樹脂絶縁層形成工程
と、フォトリソグラフィー、真空蒸着およびメッキ法を
使用した配線層形成工程とからなり、かつ、この一連の
工程を繰り返すことにより、ポリイミド多層配線層の形
成を行っていた。
【０００４】また、上述したポリイミド・セラミック多
層配線基板の形成方法とは別にポリイミドシート上に配
線パターンを形成し、そのシートをセラミック基板上に
位置合わせを行って順次、加圧積層を行い多層配線基板
の形成を行う方法もある。この方法は、信号層をシート
単位で形成するため，欠陥の無いシートを選別して積層
することが可能となり、上述した逐次積層方法よりも製
造歩留まりをあげることができる。
層配線基板の形成方法とは別にポリイミドシート上に配
線パターンを形成し、そのシートをセラミック基板上に
位置合わせを行って順次、加圧積層を行い多層配線基板
の形成を行う方法もある。この方法は、信号層をシート
単位で形成するため，欠陥の無いシートを選別して積層
することが可能となり、上述した逐次積層方法よりも製
造歩留まりをあげることができる。
【０００５】
【発明が解決しようとする課題】上述した多層プリント
配線基板は、積層板間の電気的接続をドリル加工で形成
した貫通スルーホールで行うため、微細な貫通スルーホ
ールの形成は不可能であり、そのためスルーホール間に
形成できる配線本数が限られてくる。また、一つの積層
板間の接続に一つの貫通スルーホールが必要となり、積
層数が増えるほど信号配線収容性が低下し、高配線密度
の多層プリント配線基板を形成することが困難になって
くるという欠点があった。
配線基板は、積層板間の電気的接続をドリル加工で形成
した貫通スルーホールで行うため、微細な貫通スルーホ
ールの形成は不可能であり、そのためスルーホール間に
形成できる配線本数が限られてくる。また、一つの積層
板間の接続に一つの貫通スルーホールが必要となり、積
層数が増えるほど信号配線収容性が低下し、高配線密度
の多層プリント配線基板を形成することが困難になって
くるという欠点があった。
【０００６】また、上述した従来の多層プリント配線基
板の欠点を補うために、最近開発されたポリイミド・セ
ラミック多層配線基板は、ポリイミド絶縁層の積層数と
同じ回数だけ、セラミック基板上にポリイミド前駆体ワ
ニスの塗布，乾燥，ヴィアホールの形成，およびキュア
の各工程を繰り返し行う必要がある。そのため、多層配
線基板の積層工程に、非常に時間がかかる。また、ポリ
イミド絶縁層の形成工程が繰り返し行われるため、多層
配線層の下層部分のポリイミド樹脂に多数回にわたるキ
ュア工程の熱ストレスが加わり、このため、ポリイミド
樹脂が劣化していくという欠点があった。さらにこのポ
リイミド多層配線層は逐次積層方式であるため製造歩留
まりの向上が困難であるという欠点がある。
板の欠点を補うために、最近開発されたポリイミド・セ
ラミック多層配線基板は、ポリイミド絶縁層の積層数と
同じ回数だけ、セラミック基板上にポリイミド前駆体ワ
ニスの塗布，乾燥，ヴィアホールの形成，およびキュア
の各工程を繰り返し行う必要がある。そのため、多層配
線基板の積層工程に、非常に時間がかかる。また、ポリ
イミド絶縁層の形成工程が繰り返し行われるため、多層
配線層の下層部分のポリイミド樹脂に多数回にわたるキ
ュア工程の熱ストレスが加わり、このため、ポリイミド
樹脂が劣化していくという欠点があった。さらにこのポ
リイミド多層配線層は逐次積層方式であるため製造歩留
まりの向上が困難であるという欠点がある。
【０００７】また、製造歩留まりを向上させる方法とし
て開発されたシート単位の積層方式も、１層ずつ順次加
圧積層を行うため、高多層になるほど下層部分のポリイ
ミド樹脂に熱ストレスが加わりポリイミド樹脂の劣化が
起きること、および、基板製作日数が長いという欠点は
改善されていない。
て開発されたシート単位の積層方式も、１層ずつ順次加
圧積層を行うため、高多層になるほど下層部分のポリイ
ミド樹脂に熱ストレスが加わりポリイミド樹脂の劣化が
起きること、および、基板製作日数が長いという欠点は
改善されていない。
【０００８】本発明の目的は、これらの問題を解決し、
高品質多層高配線密度ポリイミド多層配線基板を、短い
製造日数で、かつ、高い製造歩留まりで形成できるポリ
イミド多層配線基板およびその製造方法を提供すること
にある。
高品質多層高配線密度ポリイミド多層配線基板を、短い
製造日数で、かつ、高い製造歩留まりで形成できるポリ
イミド多層配線基板およびその製造方法を提供すること
にある。
【０００９】
【課題を解決するための手段】本発明のポリイミド多層
配線基板は、セラミック基板または硬質有機樹脂基板上
にポリイミド多層配線層を有する多層配線基板におい
て、ポリイミド多層配線層が、複数の配線層の積層体を
ひとつのブロックとし、このブロックの複数個の積層構
造であり、各々のブロック間の電気的接続は各ブロック
の積層体の表面上に形成された半田バンプ同士のろう付
けであることを特徴とする。
配線基板は、セラミック基板または硬質有機樹脂基板上
にポリイミド多層配線層を有する多層配線基板におい
て、ポリイミド多層配線層が、複数の配線層の積層体を
ひとつのブロックとし、このブロックの複数個の積層構
造であり、各々のブロック間の電気的接続は各ブロック
の積層体の表面上に形成された半田バンプ同士のろう付
けであることを特徴とする。
【００１０】本発明のポリイミド多層配線基板の製造方
法は、複数個の配線層の積層体をひとつのブロックとす
るポリイミド多層配線層を硬質な平板上に形成し、その
ポリイミド多層配線層の少なくとも最上層はガラス転移
点を有するポリイミド樹脂を使用し、そのポリイミド多
層配線層の表面にヴィアホールを介して積層体内部の配
線層と電気的に接続した半田バンプを形成する第１の工
程と、セラミックなどの硬質基板上に、複数個の配線層
の積層体をひとつのブロックとするポリイミド多層配線
層を形成し、そのポリイミド多層配線層の表面にヴィア
ホールを介して積層体内部の配線層と電気的に接続した
半田バンプを形成する第２の工程と、第１の工程で形成
したポリイミド多層配線層のポリイミド表面と、第２の
工程で形成したポリイミド多層配線層の表面とを位置合
わせを行って重ね合わせたのち、加圧・加熱条件下にお
いて、第１の工程で形成したポリイミド多層配線層のポ
リイミド面と第２の工程で形成したポリイミド多層配線
層のポリイミド面をガラス転移点を有するポリイミド樹
脂の自己接着性で接着し、同時に半田バンプ同士をろう
付けして、積層体間を電気的に接続し、次に第１の工程
でポリイミド多層配線層を形成するときに使用した硬質
平板をポリイミド多層配線層から剥離し、新たに露出し
たポリイミド表面上にヴィアホールを介して積層体内部
の配線層と電気的に接続した半田バンプを形成する第３
の工程と、第１の工程と同じ方法で形成した別のポリイ
ミド多層配線層のポリイミド表面と、第３の工程で形成
したポリイミド多層配線層の表面とを、第３の工程と同
じ方法を用いてポリイミド多層配線層積層構造を形成す
る第４の工程と、第４の工程を複数回繰り返すことによ
り、ポリイミド多層配線層積層構造を形成する第５の工
程と、を含むことを特徴とする。
法は、複数個の配線層の積層体をひとつのブロックとす
るポリイミド多層配線層を硬質な平板上に形成し、その
ポリイミド多層配線層の少なくとも最上層はガラス転移
点を有するポリイミド樹脂を使用し、そのポリイミド多
層配線層の表面にヴィアホールを介して積層体内部の配
線層と電気的に接続した半田バンプを形成する第１の工
程と、セラミックなどの硬質基板上に、複数個の配線層
の積層体をひとつのブロックとするポリイミド多層配線
層を形成し、そのポリイミド多層配線層の表面にヴィア
ホールを介して積層体内部の配線層と電気的に接続した
半田バンプを形成する第２の工程と、第１の工程で形成
したポリイミド多層配線層のポリイミド表面と、第２の
工程で形成したポリイミド多層配線層の表面とを位置合
わせを行って重ね合わせたのち、加圧・加熱条件下にお
いて、第１の工程で形成したポリイミド多層配線層のポ
リイミド面と第２の工程で形成したポリイミド多層配線
層のポリイミド面をガラス転移点を有するポリイミド樹
脂の自己接着性で接着し、同時に半田バンプ同士をろう
付けして、積層体間を電気的に接続し、次に第１の工程
でポリイミド多層配線層を形成するときに使用した硬質
平板をポリイミド多層配線層から剥離し、新たに露出し
たポリイミド表面上にヴィアホールを介して積層体内部
の配線層と電気的に接続した半田バンプを形成する第３
の工程と、第１の工程と同じ方法で形成した別のポリイ
ミド多層配線層のポリイミド表面と、第３の工程で形成
したポリイミド多層配線層の表面とを、第３の工程と同
じ方法を用いてポリイミド多層配線層積層構造を形成す
る第４の工程と、第４の工程を複数回繰り返すことによ
り、ポリイミド多層配線層積層構造を形成する第５の工
程と、を含むことを特徴とする。
【００１１】また本発明のポリイミド多層配線基板の製
造方法は、複数個の配線層の積層体をひとつのブロック
とするポリイミド多層配線層を硬質な平板上に形成し、
そのポリイミド多層配線層の最上層に溶融硬化型または
溶融型接着剤を使用し、その接着剤層の表面にヴィアホ
ールを介して積層体内部の配線層と電気的に接続した半
田バンプを形成する第１の工程と、セラミックなどの硬
質基板上に、複数個の配線層の積層体をひとつのブロッ
クとするポリイミド多層配線層を形成し、そのポリイミ
ド多層配線層の表面にヴィアホールを介して積層体内部
の配線層と電気的に接続した半田バンプを形成する第２
の工程と、第１の工程で形成したポリイミド多層配線層
の接着剤層と、第２の工程で形成したポリイミド多層配
線層の表面とを位置合わせを行って重ね合わせたのち、
加圧・加熱条件下において、第１の工程で形成したポリ
イミド多層配線層の接着剤面と、第２の工程で形成した
ポリイミド多層配線層のポリイミド面を接着剤で接着
し、同時に半田バンプ同士をろう付けして、積層体間を
電気的に接続し、次に第１の工程でポリイミド多層配線
層を形成するときに使用した硬質平板をポリイミド多層
配線層から剥離し、新たに露出したポリイミド表面上に
ヴィアホールを介して積層体内部の配線層と電気的に接
続した半田バンプを形成する第３の工程と、第１の工程
と同じ方法で形成した別のポリイミド多層配線層の接着
剤層と、第３の工程で形成したポリイミド多層配線層の
表面とを、第３の工程と同じ方法を用いてポリイミド多
層配線層積層構造を形成する第４の工程と、第４の工程
を複数回繰り返すことにより、ポリイミド多層配線層積
層構造を形成する第５の工程と、を含むことを特徴とす
る。
造方法は、複数個の配線層の積層体をひとつのブロック
とするポリイミド多層配線層を硬質な平板上に形成し、
そのポリイミド多層配線層の最上層に溶融硬化型または
溶融型接着剤を使用し、その接着剤層の表面にヴィアホ
ールを介して積層体内部の配線層と電気的に接続した半
田バンプを形成する第１の工程と、セラミックなどの硬
質基板上に、複数個の配線層の積層体をひとつのブロッ
クとするポリイミド多層配線層を形成し、そのポリイミ
ド多層配線層の表面にヴィアホールを介して積層体内部
の配線層と電気的に接続した半田バンプを形成する第２
の工程と、第１の工程で形成したポリイミド多層配線層
の接着剤層と、第２の工程で形成したポリイミド多層配
線層の表面とを位置合わせを行って重ね合わせたのち、
加圧・加熱条件下において、第１の工程で形成したポリ
イミド多層配線層の接着剤面と、第２の工程で形成した
ポリイミド多層配線層のポリイミド面を接着剤で接着
し、同時に半田バンプ同士をろう付けして、積層体間を
電気的に接続し、次に第１の工程でポリイミド多層配線
層を形成するときに使用した硬質平板をポリイミド多層
配線層から剥離し、新たに露出したポリイミド表面上に
ヴィアホールを介して積層体内部の配線層と電気的に接
続した半田バンプを形成する第３の工程と、第１の工程
と同じ方法で形成した別のポリイミド多層配線層の接着
剤層と、第３の工程で形成したポリイミド多層配線層の
表面とを、第３の工程と同じ方法を用いてポリイミド多
層配線層積層構造を形成する第４の工程と、第４の工程
を複数回繰り返すことにより、ポリイミド多層配線層積
層構造を形成する第５の工程と、を含むことを特徴とす
る。
【００１２】さらに本発明のポリイミド多層配線基板の
製造方法は、位置合わせを行って重ね合わせを行うポリ
イミド面の両面に溶融硬化型または溶融型接着剤を使用
することを特徴とする。
製造方法は、位置合わせを行って重ね合わせを行うポリ
イミド面の両面に溶融硬化型または溶融型接着剤を使用
することを特徴とする。
【００１３】
【実施例】次に本発明の実施例について図面を用いて説
明する。
明する。
【００１４】図１は本発明のポリイミド多層配線基板の
一実施例の断面図である。本実施例で使用しているセラ
ミック基板は、入出力ピン８が基板裏面にありモリブデ
ン金属の内部配線層を持つ同時焼成アルミナセラミック
基板９である。ポリイミド多層配線層部分の構成は次の
通りである。信号配線層５は線幅２５μｍ，配線厚７μ
ｍの金メッキ配線である。信号配線はＸ方向とＹ方向を
１組としその上下を接地配線層ではさみインピーダンス
の調整およびクロストークノイズの低減を行っている。
使用しているポリイミド樹脂はガラス転移点を持つポリ
イミド（非感光性なら日立化成工業株式会社製のＰＩ
Ｑ、デュポンジャパンリミテッド製のＰＹＲＡＬＩＮ、
東レ株式会社製のセミコファイン等、感光性なら日立化
成工業株式会社製のＰＬ−１２００、デュポンジャパン
リミテッド製のＰＩ−２７０２Ｄ、東レ株式会社製のフ
ォトニース、旭化成工業株式会社のＰＩＭＥＬ等）で各
配線層間の膜厚は２０μｍである。信号配線層数は８層
（４組）である。１組の信号配線層と１層の接地配線層
を、積層時に用いたブロック２４の基本構成とした。よ
って、本実施例は４個のブロックで構成されている。ま
た、各ブロックが完成した時点で電気検査を行い、良品
ブロックを選別し、次工程のブロック間接続工程に進
む。各々のブロック間の電気的接続は金錫半田バンプ
７，２８同士のろう付けで行っている。半田バンプのサ
イズは、例えば、５０〜５００μｍ角，１０〜５０μｍ
の厚みで形成されている。形成したポリイミド多層配線
基板の最上層はＬＳＩチップを半田接続する接続用パッ
ド１９が銅メッキで形成されている。なお図１におい
て、２は接地および接続層を、２３はガラス転移点を有
するポリイミドを示している。
一実施例の断面図である。本実施例で使用しているセラ
ミック基板は、入出力ピン８が基板裏面にありモリブデ
ン金属の内部配線層を持つ同時焼成アルミナセラミック
基板９である。ポリイミド多層配線層部分の構成は次の
通りである。信号配線層５は線幅２５μｍ，配線厚７μ
ｍの金メッキ配線である。信号配線はＸ方向とＹ方向を
１組としその上下を接地配線層ではさみインピーダンス
の調整およびクロストークノイズの低減を行っている。
使用しているポリイミド樹脂はガラス転移点を持つポリ
イミド（非感光性なら日立化成工業株式会社製のＰＩ
Ｑ、デュポンジャパンリミテッド製のＰＹＲＡＬＩＮ、
東レ株式会社製のセミコファイン等、感光性なら日立化
成工業株式会社製のＰＬ−１２００、デュポンジャパン
リミテッド製のＰＩ−２７０２Ｄ、東レ株式会社製のフ
ォトニース、旭化成工業株式会社のＰＩＭＥＬ等）で各
配線層間の膜厚は２０μｍである。信号配線層数は８層
（４組）である。１組の信号配線層と１層の接地配線層
を、積層時に用いたブロック２４の基本構成とした。よ
って、本実施例は４個のブロックで構成されている。ま
た、各ブロックが完成した時点で電気検査を行い、良品
ブロックを選別し、次工程のブロック間接続工程に進
む。各々のブロック間の電気的接続は金錫半田バンプ
７，２８同士のろう付けで行っている。半田バンプのサ
イズは、例えば、５０〜５００μｍ角，１０〜５０μｍ
の厚みで形成されている。形成したポリイミド多層配線
基板の最上層はＬＳＩチップを半田接続する接続用パッ
ド１９が銅メッキで形成されている。なお図１におい
て、２は接地および接続層を、２３はガラス転移点を有
するポリイミドを示している。
【００１５】図２〜図５は、本発明のポリイミド多層配
線基板の製造方法の第１の実施例を工程順に図示したも
のである。本実施例で製造するポリイミド多層配線基板
のポリイミド多層配線層部分の構成は図１の実施例と同
じである。ポリイミド樹脂にはガラス転移点約２７０℃
の感光性ポリイミドを、配線金属には金を使用してい
る。
線基板の製造方法の第１の実施例を工程順に図示したも
のである。本実施例で製造するポリイミド多層配線基板
のポリイミド多層配線層部分の構成は図１の実施例と同
じである。ポリイミド樹脂にはガラス転移点約２７０℃
の感光性ポリイミドを、配線金属には金を使用してい
る。
【００１６】本実施例のポリイミド多層配線基板の製造
工程は以下の通りである。
工程は以下の通りである。
【００１７】まず、アルミニウムの平坦な板（以下、ア
ルミニウム平板と略す）上に一組の信号配線層と、ひと
つの接地および接続層を以下の方法で形成する。
ルミニウム平板と略す）上に一組の信号配線層と、ひと
つの接地および接続層を以下の方法で形成する。
【００１８】（１）図２（ａ）に示すように、アルミニ
ウム平板１上に接地および接続配線層をフォトレジスト
を用いたフォトリソグラフィーでパターン化し、電解金
メッキを行い接地および接続配線層２を形成する。
ウム平板１上に接地および接続配線層をフォトレジスト
を用いたフォトリソグラフィーでパターン化し、電解金
メッキを行い接地および接続配線層２を形成する。
【００１９】（２）図２（ｂ）に示すように、感光性ポ
リイミドワニス４を工程（１）で接地および接続層を形
成したアルミニウム平板上に塗布し、露光・現像を行い
所定の位置にヴィアホール３を形成し、キュアを行う。
リイミドワニス４を工程（１）で接地および接続層を形
成したアルミニウム平板上に塗布し、露光・現像を行い
所定の位置にヴィアホール３を形成し、キュアを行う。
【００２０】（３）図２（ｃ）に示すように、一組の信
号配線層５を層間絶縁に感光性ポリイミドを使用して形
成する。形成方法は、工程（１）において接地および接
続層を形成した方法で信号配線層を形成し、工程（２）
において絶縁層を形成した方法で信号層間絶縁層を形成
する。
号配線層５を層間絶縁に感光性ポリイミドを使用して形
成する。形成方法は、工程（１）において接地および接
続層を形成した方法で信号配線層を形成し、工程（２）
において絶縁層を形成した方法で信号層間絶縁層を形成
する。
【００２１】（４）図２（ｄ）に示すように、工程
（３）で形成した信号配線層上にポリイミドワニスを塗
布し、露光・現像を行い所定の位置にヴィアホール６を
形成し、キュアを行う。
（３）で形成した信号配線層上にポリイミドワニスを塗
布し、露光・現像を行い所定の位置にヴィアホール６を
形成し、キュアを行う。
【００２２】（５）図２（ｅ）に示すように、工程
（４）で形成した多層配線層の最上層に、下記（６）以
降の工程で形成する多層配線層と電気的接続を行う位置
に接続用金錫半田バンプ７を形成する。金錫半田バンプ
はフォトレジストを使用したフォトリソグラフィーでパ
ターン化し、まず、厚さ３μｍの電解ニッケルメッキを
形成し、次に、電解錫メッキおよび電解金メッキの多層
メッキを形成する。ニッケルメッキは金錫半田の金配線
層への拡散防止層である。金と錫の多層メッキは、後工
程のポリイミド層接着工程時の熱で融解し金錫の合金半
田となる。また、金と錫の多層メッキは金対錫の重量比
が４対１になるように膜厚比を１０対７とし、各々の膜
厚は金メッキが１μｍ、錫メッキが０．７μｍで合計６
層（金錫多層メッキ部総膜厚１０．２μｍ）形成する。
（４）で形成した多層配線層の最上層に、下記（６）以
降の工程で形成する多層配線層と電気的接続を行う位置
に接続用金錫半田バンプ７を形成する。金錫半田バンプ
はフォトレジストを使用したフォトリソグラフィーでパ
ターン化し、まず、厚さ３μｍの電解ニッケルメッキを
形成し、次に、電解錫メッキおよび電解金メッキの多層
メッキを形成する。ニッケルメッキは金錫半田の金配線
層への拡散防止層である。金と錫の多層メッキは、後工
程のポリイミド層接着工程時の熱で融解し金錫の合金半
田となる。また、金と錫の多層メッキは金対錫の重量比
が４対１になるように膜厚比を１０対７とし、各々の膜
厚は金メッキが１μｍ、錫メッキが０．７μｍで合計６
層（金錫多層メッキ部総膜厚１０．２μｍ）形成する。
【００２３】次に、上記とは別に裏面に入出力ピンを有
するセラミック基板上に一組の信号配線層とそれをはさ
む一組の接地および接続層を形成する。
するセラミック基板上に一組の信号配線層とそれをはさ
む一組の接地および接続層を形成する。
【００２４】（６）図３（ａ）に示すように、入出力信
号ピンおよび電源ピン８が裏面にあるセラミック基板９
上に接地および接続配線層１０をフォトレジストを用い
たフォトリソグラフィーでパターン化し、電解金メッキ
を行い接地および接続配線層を形成する。
号ピンおよび電源ピン８が裏面にあるセラミック基板９
上に接地および接続配線層１０をフォトレジストを用い
たフォトリソグラフィーでパターン化し、電解金メッキ
を行い接地および接続配線層を形成する。
【００２５】（７）図３（ｂ）に示すように、感光性ポ
リイミドワニス１１を工程（６）で接地および接続層を
形成したセラミック基板上に塗布し、露光・現像を行い
所定の位置にヴィアホール１２を形成し、キュアを行
う。
リイミドワニス１１を工程（６）で接地および接続層を
形成したセラミック基板上に塗布し、露光・現像を行い
所定の位置にヴィアホール１２を形成し、キュアを行
う。
【００２６】（８）図３（ｃ）に示すように、一組の信
号配線層１３を層間絶縁に感光性ポリイミドを使用して
形成する。形成方法は、工程（１）において接地および
接続層を形成した方法で信号配線層を形成し、工程
（２）において絶縁層を形成した方法で信号層間絶縁層
を形成する。
号配線層１３を層間絶縁に感光性ポリイミドを使用して
形成する。形成方法は、工程（１）において接地および
接続層を形成した方法で信号配線層を形成し、工程
（２）において絶縁層を形成した方法で信号層間絶縁層
を形成する。
【００２７】（９）図３（ｄ）に示すように、感光性ポ
リイミドワニスを工程（８）で形成した信号配線上に塗
布し、露光・現像を行い所定の位置にヴィアホールを形
成し、キュアを行う。
リイミドワニスを工程（８）で形成した信号配線上に塗
布し、露光・現像を行い所定の位置にヴィアホールを形
成し、キュアを行う。
【００２８】（１０）図３（ｅ）に示すように、接地お
よび接続層１５を工程（６）において使用した方法で、
工程（９）で形成したポリイミド層上に形成する。
よび接続層１５を工程（６）において使用した方法で、
工程（９）で形成したポリイミド層上に形成する。
【００２９】（１１）図４（ｆ）に示すように、２層目
の接地および接続層１５の上に工程（９）と同じように
ヴィアホール１６が形成されたポリイミド層を形成す
る。
の接地および接続層１５の上に工程（９）と同じように
ヴィアホール１６が形成されたポリイミド層を形成す
る。
【００３０】（１２）図４（ｇ）に示すように、工程
（１１）で形成したポリイミド層上に金錫半田バンプ１
７を形成する。形成方法は、上述の工程（５）と同じで
ある。
（１１）で形成したポリイミド層上に金錫半田バンプ１
７を形成する。形成方法は、上述の工程（５）と同じで
ある。
【００３１】（１３）図５（ａ）に示すように、工程
（１）〜（５）で形成したアルミニウム平板上のポリイ
ミド多層配線層２５の工程（５）で形成した半田バンプ
を有するポリイミド層と、工程（６）〜（１２）で形成
したセラミック基板上の半田バンプを有するポリイミド
多層配線層２６を位置合わせを行った後重ね合わせ、加
圧およびポリイミド樹脂のガラス転移点を越える温度ま
で加熱を行いポリイミド膜を接着し固定する。この時、
金と錫の多層メッキは融解し金錫の合金半田となり、工
程（５）で形成した半田バンプも同時に融解して接合
し、ふたつの積層体が電気的に接続する。加圧および加
熱方法は次の通りである。加圧・加熱はオートクレーブ
型真空プレス装置を使用し、加圧気体は窒素ガスを使用
し、加圧は基板温度２５０℃までは３ｋｇ／ｃｍ2 、基
板温度２５０℃から３５０℃までは１４ｋｇ／ｃｍ2 で
行う。この時、基板はプラテン上に置かれポリイミドフ
ィルムを用いて密封し、真空ポンプを接続して内部を１
０Ｔｏｒｒ以下の減圧状態にする。
（１）〜（５）で形成したアルミニウム平板上のポリイ
ミド多層配線層２５の工程（５）で形成した半田バンプ
を有するポリイミド層と、工程（６）〜（１２）で形成
したセラミック基板上の半田バンプを有するポリイミド
多層配線層２６を位置合わせを行った後重ね合わせ、加
圧およびポリイミド樹脂のガラス転移点を越える温度ま
で加熱を行いポリイミド膜を接着し固定する。この時、
金と錫の多層メッキは融解し金錫の合金半田となり、工
程（５）で形成した半田バンプも同時に融解して接合
し、ふたつの積層体が電気的に接続する。加圧および加
熱方法は次の通りである。加圧・加熱はオートクレーブ
型真空プレス装置を使用し、加圧気体は窒素ガスを使用
し、加圧は基板温度２５０℃までは３ｋｇ／ｃｍ2 、基
板温度２５０℃から３５０℃までは１４ｋｇ／ｃｍ2 で
行う。この時、基板はプラテン上に置かれポリイミドフ
ィルムを用いて密封し、真空ポンプを接続して内部を１
０Ｔｏｒｒ以下の減圧状態にする。
【００３２】（１４）図５（ｂ）に示すように、１６％
塩酸水溶液に上記接着済み基板のアルミニウム平板部分
を浸漬し、アルミニウム平板１を溶解除去する。
塩酸水溶液に上記接着済み基板のアルミニウム平板部分
を浸漬し、アルミニウム平板１を溶解除去する。
【００３３】（１５）工程（１４）で新たに露出した工
程（１）で作成した接地および接続配線層２上に感光性
ポリイミドワニスを塗布し、露光・現像を行い所定の位
置にヴィアホールを形成し、キュアを行う。
程（１）で作成した接地および接続配線層２上に感光性
ポリイミドワニスを塗布し、露光・現像を行い所定の位
置にヴィアホールを形成し、キュアを行う。
【００３４】（１６）工程（１５）で形成したポリイミ
ド層上に金錫半田バンプ１８を形成する。形成方法は工
程（５）の工程と同じである。
ド層上に金錫半田バンプ１８を形成する。形成方法は工
程（５）の工程と同じである。
【００３５】（１７）図５（ｃ）に示すように、工程
（１）〜（１６）で形成したポリイミド配線層積層体上
に、工程（１）〜（５）で形成した別のポリイミド配線
層を工程（１３）〜（１６）の方法で積層一体化する。
（１）〜（１６）で形成したポリイミド配線層積層体上
に、工程（１）〜（５）で形成した別のポリイミド配線
層を工程（１３）〜（１６）の方法で積層一体化する。
【００３６】（１８）配線層数が８層になるまで工程を
繰り返す。
繰り返す。
【００３７】（１９）最後に、多層配線基板とＬＳＩチ
ップの配線とを接続する接続電極層１９を形成する。こ
の工程は工程（１８）において工程（１３）〜（１５）
を行い、次に工程（１５）で形成したポリイミド層上
に、ＬＳＩチップが封入されたチップキャリアのバンプ
と半田接続を行う接続電極パッド１９を形成する。この
時、ＬＳＩチップキャリアのバンプと接続電極パッド１
９をつなぐ半田には錫鉛共晶半田を使用し、接続電極パ
ッド１９は錫鉛半田食われのない銅メッキで形成する。
ップの配線とを接続する接続電極層１９を形成する。こ
の工程は工程（１８）において工程（１３）〜（１５）
を行い、次に工程（１５）で形成したポリイミド層上
に、ＬＳＩチップが封入されたチップキャリアのバンプ
と半田接続を行う接続電極パッド１９を形成する。この
時、ＬＳＩチップキャリアのバンプと接続電極パッド１
９をつなぐ半田には錫鉛共晶半田を使用し、接続電極パ
ッド１９は錫鉛半田食われのない銅メッキで形成する。
【００３８】図６および図７は本発明のポリイミド多層
配線基板の製造方法の第２の実施例を工程順に図示した
ものである。本実施例により製造されるポリイミド多層
配線基板のポリイミド多層配線層部分の構成は、図１の
実施例と同じである。ポリイミド樹脂にはガラス転移点
が無い低熱膨張率感光性ポリイミド（例えば、旭化成工
業株式会社のＴＬ（Ｅ）Ｘ１）を、接着剤には溶融硬化
型であるマレイミド樹脂を、配線金属には銅を使用して
いる。なお、本実施例で使用する感光性ポリイミドの感
光基は金属銅と反応しにくいものであり、よって配線層
は銅のみで形成することが可能である。
配線基板の製造方法の第２の実施例を工程順に図示した
ものである。本実施例により製造されるポリイミド多層
配線基板のポリイミド多層配線層部分の構成は、図１の
実施例と同じである。ポリイミド樹脂にはガラス転移点
が無い低熱膨張率感光性ポリイミド（例えば、旭化成工
業株式会社のＴＬ（Ｅ）Ｘ１）を、接着剤には溶融硬化
型であるマレイミド樹脂を、配線金属には銅を使用して
いる。なお、本実施例で使用する感光性ポリイミドの感
光基は金属銅と反応しにくいものであり、よって配線層
は銅のみで形成することが可能である。
【００３９】まず、アルミニウム平板上に一組の信号配
線層と、ひとつの接地および接続層を以下の方法で形成
する。
線層と、ひとつの接地および接続層を以下の方法で形成
する。
【００４０】（１）図６（ａ）に示すように、アルミニ
ウム平板１上に接地および接続配線層をフォトレジスト
を用いたフォトリソグラフィーでパターン化し、電解銅
メッキを行い接地および接続配線層２を形成する。
ウム平板１上に接地および接続配線層をフォトレジスト
を用いたフォトリソグラフィーでパターン化し、電解銅
メッキを行い接地および接続配線層２を形成する。
【００４１】（２）感光性ポリイミドワニスを工程
（１）で接地および接続層２を形成したアルミニウム平
板上に塗布し、露光・現像を行い所定の位置にヴィアホ
ールを形成し、キュアを行う。
（１）で接地および接続層２を形成したアルミニウム平
板上に塗布し、露光・現像を行い所定の位置にヴィアホ
ールを形成し、キュアを行う。
【００４２】（３）一組の信号配線層５を層間絶縁に感
光性ポリイミドを使用して形成する。形成方法は、工程
（１）において接地および接続層を形成した方法で信号
配線層を形成し、工程（２）で絶縁層を形成した方法で
信号層間絶縁層を形成する。
光性ポリイミドを使用して形成する。形成方法は、工程
（１）において接地および接続層を形成した方法で信号
配線層を形成し、工程（２）で絶縁層を形成した方法で
信号層間絶縁層を形成する。
【００４３】（４）工程（３）で形成した信号配線層上
にポリイミドワニスを塗布し、露光・現像を行い所定の
位置にヴィアホールを形成し、キュアを行う。
にポリイミドワニスを塗布し、露光・現像を行い所定の
位置にヴィアホールを形成し、キュアを行う。
【００４４】（５）工程（４）で形成した多層配線層の
最上層に、下記（６）の工程以降で形成する多層配線層
と電気的接続を行う位置に接続用バンプ２７を形成す
る。接続用バンプには錫鉛ビスマス系低温半田を用い
る。錫鉛ビスマス系低温半田バンプはフォトレジストを
使用したフォトリソグラフィー工程および真空蒸着によ
る錫鉛ビスマス合金析出工程を用いたリフトオフ法で形
成する。この時の半田層の膜厚は１０μｍである。
最上層に、下記（６）の工程以降で形成する多層配線層
と電気的接続を行う位置に接続用バンプ２７を形成す
る。接続用バンプには錫鉛ビスマス系低温半田を用い
る。錫鉛ビスマス系低温半田バンプはフォトレジストを
使用したフォトリソグラフィー工程および真空蒸着によ
る錫鉛ビスマス合金析出工程を用いたリフトオフ法で形
成する。この時の半田層の膜厚は１０μｍである。
【００４５】（６）図６（ｂ）に示すように、工程
（５）で形成した多層配線層の最上層に、マレイミド樹
脂ワニス２０を塗布し、熱風循環オープンで乾燥する。
（５）で形成した多層配線層の最上層に、マレイミド樹
脂ワニス２０を塗布し、熱風循環オープンで乾燥する。
【００４６】（７）工程（５）で形成したバンプ上にの
っているマレイミド樹脂２０を除去する。除去工程は次
の通りである。フォトレジストを使用したフォトリソグ
ラフィー工程およびスパッタによる銅薄膜形成工程を用
いたリフトオフ法で、工程（５）で形成したバンプ上以
外のマレイミド樹脂上に銅薄膜層を０．５μｍ形成し、
次に酸素ガスを用いたプラズマエッチング処理で露出し
ているマレイミド樹脂を除去し、工程（５）で形成した
接続用バンプを露出させ、次にウェットエッチング法で
マレイミド樹脂上の銅薄膜を除去する。
っているマレイミド樹脂２０を除去する。除去工程は次
の通りである。フォトレジストを使用したフォトリソグ
ラフィー工程およびスパッタによる銅薄膜形成工程を用
いたリフトオフ法で、工程（５）で形成したバンプ上以
外のマレイミド樹脂上に銅薄膜層を０．５μｍ形成し、
次に酸素ガスを用いたプラズマエッチング処理で露出し
ているマレイミド樹脂を除去し、工程（５）で形成した
接続用バンプを露出させ、次にウェットエッチング法で
マレイミド樹脂上の銅薄膜を除去する。
【００４７】次に、上記とは別に裏面に入出力ピンを有
するセラミック基板上に一組の信号配線層とそれをはさ
む一組の接地および接続層を以下の工程で形成する。
するセラミック基板上に一組の信号配線層とそれをはさ
む一組の接地および接続層を以下の工程で形成する。
【００４８】（８）図６（ｃ）に示すように、信号入出
力ピンおよび電源ピン８が裏面にあるセラミック基板９
に接地および接続配線層１０をフォトレジストを用いた
フォトリソグラフィーでパターン化し、電解銅メッキを
行い接地および接続配線層を形成する。
力ピンおよび電源ピン８が裏面にあるセラミック基板９
に接地および接続配線層１０をフォトレジストを用いた
フォトリソグラフィーでパターン化し、電解銅メッキを
行い接地および接続配線層を形成する。
【００４９】（９）感光性ポリイミドワニスを工程
（８）で接地および接続層１０を形成したセラミック基
板上に塗布し、露光・現像を行い所定の位置にヴィアホ
ールを形成し、キュアを行う。
（８）で接地および接続層１０を形成したセラミック基
板上に塗布し、露光・現像を行い所定の位置にヴィアホ
ールを形成し、キュアを行う。
【００５０】（１０）一組の信号配線層１３を層間絶縁
に感光性ポリイミドを使用して形成する。形成方法は、
工程（１）において接地および接続層を形成した方法で
信号配線層を形成し、工程（２）において絶縁層を形成
した方法で信号層間絶縁層を形成する。
に感光性ポリイミドを使用して形成する。形成方法は、
工程（１）において接地および接続層を形成した方法で
信号配線層を形成し、工程（２）において絶縁層を形成
した方法で信号層間絶縁層を形成する。
【００５１】（１１）感光性ポリイミドワニスを工程
（１０）で形成した信号配線上に塗布し、露光・現像を
行い所定の位置にヴィアホールを形成し、キュアを行
う。
（１０）で形成した信号配線上に塗布し、露光・現像を
行い所定の位置にヴィアホールを形成し、キュアを行
う。
【００５２】（１２）接地および接続層１５を工程
（８）において使用した方法で工程（１１）で形成した
ポリイミド層上に形成する。
（８）において使用した方法で工程（１１）で形成した
ポリイミド層上に形成する。
【００５３】（１３）２層目の接地および接続層１５の
上に工程（１１）と同じようにヴィアホールが形成され
たポリイミド層を形成する。
上に工程（１１）と同じようにヴィアホールが形成され
たポリイミド層を形成する。
【００５４】（１４）工程（１３）で形成したポリイミ
ド層上に錫鉛ビスマス系低温半田バンプ２１を形成す
る。錫鉛ビスマス系低温半田バンプは工程（５）の方法
で形成する。この時の半田層の膜厚は１０μｍである。
ド層上に錫鉛ビスマス系低温半田バンプ２１を形成す
る。錫鉛ビスマス系低温半田バンプは工程（５）の方法
で形成する。この時の半田層の膜厚は１０μｍである。
【００５５】（１５）図７（ｄ）に示すように、工程
（１）〜（７）で形成したアルミニウム平板上の接続用
半田バンプとマレイミド樹脂接着層２０を有するポリイ
ミド多層配線層２５と、工程（８）〜（１４）で形成し
たセラミック基板上の半田バンプを有するポリイミド多
層配線層２６を位置合わせを行った後重ね合わせ、加圧
およびマレイミド樹脂の流動温度まで加熱を行い互いの
ポリイミド多層配線層を接着し固定する。この時、錫鉛
ビスマス系低温半田バンプ２１，２７は融解，接合し、
ふたつの積層体が電気的に接続する。加圧および加熱方
法は次の通りである。加圧・加熱はオートクレーブ型真
空プレス装置を使用し、加圧気体は窒素ガスを使用し、
加圧は基板温度１３０℃までは３ｋｇ／ｃｍ2 、基板温
度１３０℃から１８０℃までは１４ｋｇ／ｃｍ2 で行
う。この時、基板はプラテン上に置かれポリイミドフィ
ルムを用いて密封し、真空ポンプを接続して内部を１０
Ｔｏｒｒ以下の減圧状態にする。
（１）〜（７）で形成したアルミニウム平板上の接続用
半田バンプとマレイミド樹脂接着層２０を有するポリイ
ミド多層配線層２５と、工程（８）〜（１４）で形成し
たセラミック基板上の半田バンプを有するポリイミド多
層配線層２６を位置合わせを行った後重ね合わせ、加圧
およびマレイミド樹脂の流動温度まで加熱を行い互いの
ポリイミド多層配線層を接着し固定する。この時、錫鉛
ビスマス系低温半田バンプ２１，２７は融解，接合し、
ふたつの積層体が電気的に接続する。加圧および加熱方
法は次の通りである。加圧・加熱はオートクレーブ型真
空プレス装置を使用し、加圧気体は窒素ガスを使用し、
加圧は基板温度１３０℃までは３ｋｇ／ｃｍ2 、基板温
度１３０℃から１８０℃までは１４ｋｇ／ｃｍ2 で行
う。この時、基板はプラテン上に置かれポリイミドフィ
ルムを用いて密封し、真空ポンプを接続して内部を１０
Ｔｏｒｒ以下の減圧状態にする。
【００５６】（１６）１６％塩酸水溶液に上記接着済み
基板のアルミニウム平板部分を浸漬し、アルミニウム平
板１を溶解除去する。
基板のアルミニウム平板部分を浸漬し、アルミニウム平
板１を溶解除去する。
【００５７】（１７）工程（１６）で新たに露出した工
程（１）で作成した接地および接続配線層２上に感光性
ポリイミドワニスを塗布し、露光・現像を行い所定の位
置にヴィアホールを形成し、キュアを行う。
程（１）で作成した接地および接続配線層２上に感光性
ポリイミドワニスを塗布し、露光・現像を行い所定の位
置にヴィアホールを形成し、キュアを行う。
【００５８】（１８）工程（１７）で形成したポリイミ
ド層上に錫鉛ビスマス系低温半田バンプを形成する。形
成方法は工程（５）と同じである。
ド層上に錫鉛ビスマス系低温半田バンプを形成する。形
成方法は工程（５）と同じである。
【００５９】（１９）工程（１）〜（１８）で形成した
折り配線層積層体上に工程（１）〜（７）で形成した別
のポリイミド配線層を、工程（１５）〜（１８）の方法
で配線層数が８層になるまで積層一体化工程を繰り返
し、最後に、図７（ｅ）に示すように多層配線基板とＬ
ＳＩチップの配線とを接続する接続電極層を形成する。
この工程は第１の実施例の工程（１９）と同じである。
本実施例では、接着剤に溶融硬化型であるマレイミド樹
脂を使用したが、この他に溶融がたのフッ化エチレンと
パーフルオロアルキルパーフルオロビニルエーテル共重
合体を使用することも可能である。
折り配線層積層体上に工程（１）〜（７）で形成した別
のポリイミド配線層を、工程（１５）〜（１８）の方法
で配線層数が８層になるまで積層一体化工程を繰り返
し、最後に、図７（ｅ）に示すように多層配線基板とＬ
ＳＩチップの配線とを接続する接続電極層を形成する。
この工程は第１の実施例の工程（１９）と同じである。
本実施例では、接着剤に溶融硬化型であるマレイミド樹
脂を使用したが、この他に溶融がたのフッ化エチレンと
パーフルオロアルキルパーフルオロビニルエーテル共重
合体を使用することも可能である。
【００６０】また、上述した第１および第２の実施例で
は、接着するふたつのポリイミド多層配線層のうちの一
方の表面層にのみ接着剤を塗布またはラミネートした
が、ポリイミド表面層の凹凸が大きい場合は、両方の表
面層に上述した製造方法の実施例と同じ方法で接着剤を
塗布またはラミネートし，接着面の凹凸の影響を軽減し
て接着を行う製造方法を使用する。
は、接着するふたつのポリイミド多層配線層のうちの一
方の表面層にのみ接着剤を塗布またはラミネートした
が、ポリイミド表面層の凹凸が大きい場合は、両方の表
面層に上述した製造方法の実施例と同じ方法で接着剤を
塗布またはラミネートし，接着面の凹凸の影響を軽減し
て接着を行う製造方法を使用する。
【００６１】また、上述した実施例ではセラミック基板
上にポリイミド多層配線層を形成したが、セラミック基
板の他に硬質有機樹脂基板、例えば、ポリイミド樹脂の
成形基板なども使用することができる。この場合の入出
力ピンは、ポリイミド樹脂成形基板に貫通スルーホール
を形成し入出力ピンを打ち込んで形成する。このポリイ
ミド樹脂成形基板を使用したポリイミド多層配線基板の
断面図を図８に示す。
上にポリイミド多層配線層を形成したが、セラミック基
板の他に硬質有機樹脂基板、例えば、ポリイミド樹脂の
成形基板なども使用することができる。この場合の入出
力ピンは、ポリイミド樹脂成形基板に貫通スルーホール
を形成し入出力ピンを打ち込んで形成する。このポリイ
ミド樹脂成形基板を使用したポリイミド多層配線基板の
断面図を図８に示す。
【００６２】入出力ピン３４がポリイミド成形基板３３
に打ち込まれている。その他の構成は、図１のポリイミ
ド多層配線基板と同じであり、同一の要素には同一の参
照番号を付して示している。本実施例の多層配線基板
は、土台となるポリイミド樹脂成形基板３３と配線層５
を有するポリイミド多層配線層の熱膨張係数を正確に合
わせることが可能であり、特に大面積高積層配線基板の
製造に適している。
に打ち込まれている。その他の構成は、図１のポリイミ
ド多層配線基板と同じであり、同一の要素には同一の参
照番号を付して示している。本実施例の多層配線基板
は、土台となるポリイミド樹脂成形基板３３と配線層５
を有するポリイミド多層配線層の熱膨張係数を正確に合
わせることが可能であり、特に大面積高積層配線基板の
製造に適している。
【００６３】
【発明の効果】以上説明したように本発明のポリイミド
多層配線基板は，ポリイミド多層配線層の構造を、複数
の配線層を含んだ積層体をひとつのブロックとした、複
数ブロック積層構造とし、各々のブロック間の電気的接
続は、半田バンプ同士のろう付けで行うことを特徴とす
ることにより、以下の効果がある。
多層配線基板は，ポリイミド多層配線層の構造を、複数
の配線層を含んだ積層体をひとつのブロックとした、複
数ブロック積層構造とし、各々のブロック間の電気的接
続は、半田バンプ同士のろう付けで行うことを特徴とす
ることにより、以下の効果がある。
【００６４】（１）従来の多層プリント配線基板で必要
であった貫通スルーホールが不必要となり、また、信号
配線層部分に微細配線パターンが形成できるため、高い
信号配線収容性と高多層・高密度配線を実現することが
できる。
であった貫通スルーホールが不必要となり、また、信号
配線層部分に微細配線パターンが形成できるため、高い
信号配線収容性と高多層・高密度配線を実現することが
できる。
【００６５】（２）従来の逐次積層方式のポリイミド・
セラミック多層配線基板は積層層数の回数のキュア工程
が必要であり、そのため、逐次積層工程の初期の積層工
程で形成したポリイミド層に多数回にわたるキュア工程
が加わり、ポリイミド樹脂の熱劣化が発生したが、本発
明の製造方法では、キュア工程は複数の配線層を含んだ
積層体を形成する工程のみであるため、多数回キュアに
よるポリイミド樹脂の熱劣化を防止できる。このこと
は、図１のポリイミド多層配線基板を例にすると次のよ
うになる。
セラミック多層配線基板は積層層数の回数のキュア工程
が必要であり、そのため、逐次積層工程の初期の積層工
程で形成したポリイミド層に多数回にわたるキュア工程
が加わり、ポリイミド樹脂の熱劣化が発生したが、本発
明の製造方法では、キュア工程は複数の配線層を含んだ
積層体を形成する工程のみであるため、多数回キュアに
よるポリイミド樹脂の熱劣化を防止できる。このこと
は、図１のポリイミド多層配線基板を例にすると次のよ
うになる。
【００６６】 従来の逐次積層方式のキュア工程回数＝１２回 本発明の方法のキュア工程回数 ＝ ３回 効果 … キュア工程回数が従来方式の１／４ また、本発明の製造方法は形成する配線層数に関係なく
キュア工程の回数が３回であるので、信号配線層数が増
えるほどその効果は大きくなる。
キュア工程の回数が３回であるので、信号配線層数が増
えるほどその効果は大きくなる。
【００６７】（３）従来の逐次積層方式のポリイミド多
層配線基板では、その製造工程中に不良が発生した場
合、それまで形成してきた下層配線層部分を含めて廃棄
となり、信号配線層数が増えるほど製造歩留まりの低下
が著しかったが、本発明のポリイミド多層配線基板では
複数の配線層を含んだ積層体ブロック単位で配線層の電
気検査ができるため、良品ブロックを選別して積層する
ことができるようになり、信号配線層数の増加に対して
製造歩留まりの低下を抑えることができる。このこと
は、図１のポリイミド多層配線基板を例にすると、次の
ようになる。
層配線基板では、その製造工程中に不良が発生した場
合、それまで形成してきた下層配線層部分を含めて廃棄
となり、信号配線層数が増えるほど製造歩留まりの低下
が著しかったが、本発明のポリイミド多層配線基板では
複数の配線層を含んだ積層体ブロック単位で配線層の電
気検査ができるため、良品ブロックを選別して積層する
ことができるようになり、信号配線層数の増加に対して
製造歩留まりの低下を抑えることができる。このこと
は、図１のポリイミド多層配線基板を例にすると、次の
ようになる。
【００６８】 信号または接地配線形成工程における１層当たりの歩留
まり＝９５％ 積層体ブロック接着工程における１回当たりの歩留まり
＝９５％ とすると、 従来の逐次積層方式における製造歩留まり 形成する配線層数＝信号層８層＋接地層５層＝１３層 製造歩留まり＝（０．９５）13＝０．５１ よって、製造歩留まりは５１％となる。
まり＝９５％ 積層体ブロック接着工程における１回当たりの歩留まり
＝９５％ とすると、 従来の逐次積層方式における製造歩留まり 形成する配線層数＝信号層８層＋接地層５層＝１３層 製造歩留まり＝（０．９５）13＝０．５１ よって、製造歩留まりは５１％となる。
【００６９】本発明の製造方法における製造歩留まり ひとつの積層体ブロックの構成＝信号層２層＋接地層１
層＝３層 ひとつの積層体ブロックの歩留まり＝（０．９５）3 ＝
０．８６ 積層体ブロック接着回数＝３ 積層体ブロック接着工程３回の歩留まり＝（０．９５）
3 ＝０．８６ 製造歩留まり＝０．８６×０．８６＝０．７４ よって、製造歩留まりは７４％となる。
層＝３層 ひとつの積層体ブロックの歩留まり＝（０．９５）3 ＝
０．８６ 積層体ブロック接着回数＝３ 積層体ブロック接着工程３回の歩留まり＝（０．９５）
3 ＝０．８６ 製造歩留まり＝０．８６×０．８６＝０．７４ よって、製造歩留まりは７４％となる。
【００７０】効果 製造歩留まりが２３％向上する。
【００７１】また、本発明の製造方法は信号配線層数が
増えるほどその効果が大きくなることは、上述の例で明
白である。
増えるほどその効果が大きくなることは、上述の例で明
白である。
【００７２】（４）従来の逐次積層方式のポリイミド多
層配線基板では、その製造期間が配線層数に比例して増
加していったが、本発明の製造方法では複数の配線層を
含んだ積層体ブロックを製造する期間とその積層体ブロ
ックを接着する工程の期間のみで製造することができる
ため、多層配線基板の製造日数を大幅に短縮することが
できる。このことは、図１のポリイミド多層配線基板を
例にすると、次のようになる。
層配線基板では、その製造期間が配線層数に比例して増
加していったが、本発明の製造方法では複数の配線層を
含んだ積層体ブロックを製造する期間とその積層体ブロ
ックを接着する工程の期間のみで製造することができる
ため、多層配線基板の製造日数を大幅に短縮することが
できる。このことは、図１のポリイミド多層配線基板を
例にすると、次のようになる。
【００７３】 １層の配線層を形成するのに必要な製造日数＝１日 １層の絶縁層を形成するのに必要な製造日数＝１日 １回の積層体ブロック接着工程に必要な製造日数＝１日 とすると、 従来の逐次積層方式における製造日数 形成する配線層数＝信号層８層＋接地層５層＝１３層 配線層形成に必要な日数＝１３日 形成する絶縁層数＝１３層 絶縁層形成に必要な日数＝１３日 よって、製造日数＝１３日＋１３日＝２６日 となる。
【００７４】本発明の製造方法における製造歩日数 ひとつの積層体ブロックの配線層数＝信号層２層＋接地
層１層＝３層 ひとつの積層体ブロックの絶縁層数＝３層 ひとつの積層体ブロック形成に必要な日数＝６日 積層体ブロック接着回数＝３回 積層体ブロック接着工程３回に必要な日数＝３日 よって、製造日数＝６日＋３日＝９日 となる。
層１層＝３層 ひとつの積層体ブロックの絶縁層数＝３層 ひとつの積層体ブロック形成に必要な日数＝６日 積層体ブロック接着回数＝３回 積層体ブロック接着工程３回に必要な日数＝３日 よって、製造日数＝６日＋３日＝９日 となる。
【００７５】効果 製造日数が６５％短縮される。また、本発明の折り多層
配線基板およびその製造方法は、信号配線層数が増える
ほどその効果が大きくなることは、上述の例で明白であ
る。
配線基板およびその製造方法は、信号配線層数が増える
ほどその効果が大きくなることは、上述の例で明白であ
る。
【００７６】以上のように、本発明は、高品質高多層高
配線密度ポリイミド多層配線基板を、短い製造日数で、
かつ、高い製造歩留まりで形成できるという効果があ
る。
配線密度ポリイミド多層配線基板を、短い製造日数で、
かつ、高い製造歩留まりで形成できるという効果があ
る。
【図１】本発明のポリイミド多層配線基板の構造の第１
の実施例を図示したものである。
の実施例を図示したものである。
【図２】本発明の製造方法の第１の実施例をその製造工
程順に図示したものである。
程順に図示したものである。
【図３】本発明の製造方法の第１の実施例をその製造工
程順に図示したものである。
程順に図示したものである。
【図４】本発明の製造方法の第１の実施例をその製造工
程順に図示したものである。
程順に図示したものである。
【図５】本発明の製造方法の第１の実施例をその製造工
程順に図示したものである。
程順に図示したものである。
【図６】本発明の製造方法の第２の実施例をその製造工
程順に図示したものである。
程順に図示したものである。
【図７】本発明の製造方法の第２の実施例をその製造工
程順に図示したものである。
程順に図示したものである。
【図８】本発明のポリイミド多層配線基板の構造の第２
の実施例を図示したものである。
の実施例を図示したものである。
１ アルミニウム平板 ２，１０ 接地および接続配線層 ３，６，１２，１４，１６ ヴィアホール ４，１１ ポリイミドワニス ５，１３ 信号配線層 ７，１７，１８ 金錫半田バンプ ８ 入出力ピン ９ セラミック基板 １５ 第２接地および接続層 １９ ＬＳＩ接続用パット ２０ マレイミド樹脂 ２１，２７ 錫鉛ビスマス系半田バンプ ２３ ガラス転移点のあるポリイミド ２４ ブロック ２５ アルミニウム平板上のポリイミド多層配線層 ２６ セラミック基板上のポリイミド多層配線層 ３３ ポリイミド成形基板 ３４ ポリイミド成形基板に打ち込まれた入出力ピン
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 23/14 Ｈ０５Ｋ 3/46 Ｎ 6921−4Ｅ Ｌ 6921−4Ｅ 7352−4Ｍ Ｈ０１Ｌ 23/14 Ｒ
Claims (4)
- 【請求項１】セラミック基板または硬質有機樹脂基板上
にポリイミド多層配線層を有する多層配線基板におい
て、ポリイミド多層配線層が、複数の配線層の積層体を
ひとつのブロックとし、このブロックの複数個の積層構
造であり、各々のブロック間の電気的接続は各ブロック
の積層体の表面上に形成された半田バンプ同士のろう付
けであることを特徴とするポリイミド多層配線基板。 - 【請求項２】複数個の配線層の積層体をひとつのブロッ
クとするポリイミド多層配線層を硬質な平板上に形成
し、そのポリイミド多層配線層の少なくとも最上層はガ
ラス転移点を有するポリイミド樹脂を使用し、そのポリ
イミド多層配線層の表面にヴィアホールを介して積層体
内部の配線層と電気的に接続した半田バンプを形成する
第１の工程と、 セラミックなどの硬質基板上に、複数個の配線層の積層
体をひとつのブロックとするポリイミド多層配線層を形
成し、そのポリイミド多層配線層の表面にヴィアホール
を介して積層体内部の配線層と電気的に接続した半田バ
ンプを形成する第２の工程と、 第１の工程で形成したポリイミド多層配線層のポリイミ
ド表面と、第２の工程で形成したポリイミド多層配線層
の表面とを位置合わせを行って重ね合わせたのち、加圧
・加熱条件下において、第１の工程で形成したポリイミ
ド多層配線層のポリイミド面と第２の工程で形成したポ
リイミド多層配線層のポリイミド面をガラス転移点を有
するポリイミド樹脂の自己接着性で接着し、同時に半田
バンプ同士をろう付けして、積層体間を電気的に接続
し、次に第１の工程でポリイミド多層配線層を形成する
ときに使用した硬質平板をポリイミド多層配線層から剥
離し、新たに露出したポリイミド表面上にヴィアホール
を介して積層体内部の配線層と電気的に接続した半田バ
ンプを形成する第３の工程と、 第１の工程と同じ方法で形成した別のポリイミド多層配
線層のポリイミド表面と、第３の工程で形成したポリイ
ミド多層配線層の表面とを、第３の工程と同じ方法を用
いてポリイミド多層配線層積層構造を形成する第４の工
程と、 第４の工程を複数回繰り返すことにより、ポリイミド多
層配線層積層構造を形成する第５の工程と、 を含むことを特徴とするポリイミド多層配線基板の製造
方法。 - 【請求項３】複数個の配線層の積層体をひとつのブロッ
クとするポリイミド多層配線層を硬質な平板上に形成
し、そのポリイミド多層配線層の最上層に溶融硬化型ま
たは溶融型接着剤を使用し、その接着剤層の表面にヴィ
アホールを介して積層体内部の配線層と電気的に接続し
た半田バンプを形成する第１の工程と、 セラミックなどの硬質基板上に、複数個の配線層の積層
体をひとつのブロックとするポリイミド多層配線層を形
成し、そのポリイミド多層配線層の表面にヴィアホール
を介して積層体内部の配線層と電気的に接続した半田バ
ンプを形成する第２の工程と、 第１の工程で形成したポリイミド多層配線層の接着剤層
と、第２の工程で形成したポリイミド多層配線層の表面
とを位置合わせを行って重ね合わせたのち、加圧・加熱
条件下において、第１の工程で形成したポリイミド多層
配線層の接着剤面と、第２の工程で形成したポリイミド
多層配線層のポリイミド面を接着剤で接着し、同時に半
田バンプ同士をろう付けして、積層体間を電気的に接続
し、次に第１の工程でポリイミド多層配線層を形成する
ときに使用した硬質平板をポリイミド多層配線層から剥
離し、新たに露出したポリイミド表面上にヴィアホール
を介して積層体内部の配線層と電気的に接続した半田バ
ンプを形成する第３の工程と、 第１の工程と同じ方法で形成した別のポリイミド多層配
線層の接着剤層と、第３の工程で形成したポリイミド多
層配線層の表面とを、第３の工程と同じ方法を用いてポ
リイミド多層配線層積層構造を形成する第４の工程と、 第４の工程を複数回繰り返すことにより、ポリイミド多
層配線層積層構造を形成する第５の工程と、 を含むことを特徴とするポリイミド多層配線基板の製造
方法。 - 【請求項４】位置合わせを行って重ね合わせを行うポリ
イミド面の両面に溶融硬化型または溶融型接着剤を使用
することを特徴とする請求項３または４記載のポリイミ
ド多層配線基板の製造方法。
Priority Applications (9)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3304755A JP3016292B2 (ja) | 1991-11-20 | 1991-11-20 | ポリイミド多層配線基板およびその製造方法 |
| CA002059020A CA2059020C (en) | 1991-01-09 | 1992-01-08 | Polyimide multilayer wiring board and method of producing same |
| US07/818,529 US5321210A (en) | 1991-01-09 | 1992-01-09 | Polyimide multilayer wiring board and method of producing same |
| EP92100269A EP0494668B1 (en) | 1991-01-09 | 1992-01-09 | Polyimide multilayer wiring board and method of producing same |
| DE69223657T DE69223657T2 (de) | 1991-01-09 | 1992-01-09 | Mehrschichtige Leiterplatte aus Polyimid und Verfahren zur Herstellung |
| EP19920119617 EP0543331B1 (en) | 1991-11-18 | 1992-11-17 | Polyimide multilayer interconnection board and method of making the same |
| CA 2083077 CA2083077C (en) | 1991-11-18 | 1992-11-17 | Polyimide multilayer interconnection board and method of making the same |
| DE1992613890 DE69213890T2 (de) | 1991-11-18 | 1992-11-17 | Mehrschichtige Leiterplatte aus Polyimid und Verfahren zur Herstellung |
| US08/070,923 US5426849A (en) | 1991-01-09 | 1993-07-28 | Method of producing a polyimide multilayer wiring board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3304755A JP3016292B2 (ja) | 1991-11-20 | 1991-11-20 | ポリイミド多層配線基板およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05144973A true JPH05144973A (ja) | 1993-06-11 |
| JP3016292B2 JP3016292B2 (ja) | 2000-03-06 |
Family
ID=17936840
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3304755A Expired - Fee Related JP3016292B2 (ja) | 1991-01-09 | 1991-11-20 | ポリイミド多層配線基板およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3016292B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0624904A2 (en) * | 1993-04-21 | 1994-11-17 | Nec Corporation | A multi-layer wiring board and a manufacturing method thereof |
| WO1994029897A1 (en) * | 1993-06-08 | 1994-12-22 | Minnesota Mining And Manufacturing Company | Method for providing electrical interconnections between adjacent circuit board layers of a multi-layer circuit board |
| JPH0923062A (ja) * | 1995-07-05 | 1997-01-21 | O K Print:Kk | 回路基板の製造方法 |
| WO2013119643A1 (en) * | 2012-02-08 | 2013-08-15 | Crane Electronics, Inc. | Multilayer electronics assembly and method for embedding electrical circuit components within a three dimensional module |
| US9230726B1 (en) | 2015-02-20 | 2016-01-05 | Crane Electronics, Inc. | Transformer-based power converters with 3D printed microchannel heat sink |
| US9888568B2 (en) | 2012-02-08 | 2018-02-06 | Crane Electronics, Inc. | Multilayer electronics assembly and method for embedding electrical circuit components within a three dimensional module |
-
1991
- 1991-11-20 JP JP3304755A patent/JP3016292B2/ja not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0624904A2 (en) * | 1993-04-21 | 1994-11-17 | Nec Corporation | A multi-layer wiring board and a manufacturing method thereof |
| EP0624904B1 (en) * | 1993-04-21 | 2002-11-20 | Nec Corporation | A multi-layer wiring board and a manufacturing method thereof |
| WO1994029897A1 (en) * | 1993-06-08 | 1994-12-22 | Minnesota Mining And Manufacturing Company | Method for providing electrical interconnections between adjacent circuit board layers of a multi-layer circuit board |
| JPH0923062A (ja) * | 1995-07-05 | 1997-01-21 | O K Print:Kk | 回路基板の製造方法 |
| WO2013119643A1 (en) * | 2012-02-08 | 2013-08-15 | Crane Electronics, Inc. | Multilayer electronics assembly and method for embedding electrical circuit components within a three dimensional module |
| US9888568B2 (en) | 2012-02-08 | 2018-02-06 | Crane Electronics, Inc. | Multilayer electronics assembly and method for embedding electrical circuit components within a three dimensional module |
| US11172572B2 (en) | 2012-02-08 | 2021-11-09 | Crane Electronics, Inc. | Multilayer electronics assembly and method for embedding electrical circuit components within a three dimensional module |
| US9230726B1 (en) | 2015-02-20 | 2016-01-05 | Crane Electronics, Inc. | Transformer-based power converters with 3D printed microchannel heat sink |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3016292B2 (ja) | 2000-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0543364B1 (en) | Method for manufacturing polyimide multilayer wiring substrate | |
| CA2053448C (en) | Multilayer printed wiring board and process for manufacturing the same | |
| JPH06310870A (ja) | 配線基板構造及びその製造方法 | |
| JP3429734B2 (ja) | 配線基板、多層配線基板、回路部品実装体及び、配線基板の製造方法 | |
| EP0526133B1 (en) | Polyimide multilayer wiring substrate and method for manufacturing the same | |
| KR100517009B1 (ko) | 다층배선기판및이의제조방법 | |
| JPH08148828A (ja) | 薄膜多層回路基板およびその製造方法 | |
| JP3016292B2 (ja) | ポリイミド多層配線基板およびその製造方法 | |
| JP2817530B2 (ja) | ポリイミド多層配線基板の製造方法 | |
| JPH07202424A (ja) | 多層配線基板の製造方法 | |
| JP2921223B2 (ja) | ポリイミド多層配線基板の製造方法 | |
| JP2616588B2 (ja) | ポリイミド多層配線基板およびその製造方法 | |
| JP2751678B2 (ja) | ポリイミド多層配線基板およびその製造方法 | |
| JP2776096B2 (ja) | ポリイミド多層配線基板の製造方法 | |
| JPH11163522A (ja) | 多層配線基板およびその製造方法 | |
| JPS60216573A (ja) | フレキシブル印刷配線板の製造方法 | |
| EP0543331B1 (en) | Polyimide multilayer interconnection board and method of making the same | |
| JPH11168279A (ja) | 多層回路基板及びその製造方法 | |
| JP3107535B2 (ja) | 配線基板、回路部品実装体、および配線基板の製造方法 | |
| JPH04312999A (ja) | ポリイミド多層配線基板およびその製造方法 | |
| JP2712936B2 (ja) | ポリイミド多層配線基板およびその製造方法 | |
| JP2638518B2 (ja) | ポリイミド多層配線基板の製造方法 | |
| JPH07109938B2 (ja) | 多層配線基板の製造方法 | |
| JP3429743B2 (ja) | 配線基板 | |
| JP3247888B2 (ja) | 電子部品パッケージ及び、電子部品のパッケージの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |