JP4915548B2 - 立体回路基板の製造方法 - Google Patents
立体回路基板の製造方法 Download PDFInfo
- Publication number
- JP4915548B2 JP4915548B2 JP2005369528A JP2005369528A JP4915548B2 JP 4915548 B2 JP4915548 B2 JP 4915548B2 JP 2005369528 A JP2005369528 A JP 2005369528A JP 2005369528 A JP2005369528 A JP 2005369528A JP 4915548 B2 JP4915548 B2 JP 4915548B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- resist film
- molded body
- forming
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
図1は本発明の第1の実施形態に係る立体回路基板の製造方法についてのフローチャートを示し、図2(a)〜(g)はその製造方法の主要な工程における立体回路基板を工程順に示す。本発明の製造方法は、成形体の表面に回路を備えた立体回路基板を製造する方法であって、図1に示すように、所望の立体形状の成形体を形成する成形体形成工程(S1)、成形体の表面にレジスト膜を形成するレジスト膜形成工程(S2)、レジスト膜から回路となる部位のレジスト膜をレーザ光を用いて除去してパターンを形成するパターン形成工程(S3)、レジスト膜を含む成形体の表面に下地膜となるチタン膜を形成する下地膜形成工程(S4)、レジスト膜を除去することによりレジスト膜の表面に形成されたチタン膜を除去する不要部除去工程(S5)、成形体の表面に残ったチタン膜の表面にめっきを施すことにより回路を形成するめっき膜形成工程(S6)、を含んでおり、この順番で実施される。以下、各工程毎に、断面図を参照して詳述する。
成形体は、立体回路基板の構造を形作るものであり、立体回路基板の使用目的、使用場所(取付場所)、使用方法などに応じて所定の立体形状を付与して成形される。図2(a)に成形体1の一部断面を示す。以下この図の成形体1の表面に、各工程における処理を施す様子を示す。成形体1の成形は、例えば、射出成形やプレス成形などの方法を用いて行われる。
図2(b)に示すように、上述の成形体1の表面にレジスト膜2が形成される。レジスト膜2は、後の工程(S5)で成形体1から除去する必要がある。そこで、成形体1の表面から除去可能な材料であって、後工程における耐熱性、耐食性などの条件を満たす材料を、レジスト膜2の形成に用いることができる。レジスト膜2の材料として、例えば、通常の半導体製造工程で用いられる有機系のレジストの他に、金属系材料を用いることができる。
図2(c)に示すように、レーザ光Lをレジスト膜2に照射して、回路部を形成する部分のレジスト膜2を除去する。レジスト膜2を除去して形成したパターンが、回路パターンを形成するパターンとなる。立体回路基板においては、レジスト膜2を除去する面が、一般に立体形状であり、従って、いわゆる露光法に用いる露光用マスクそのものの形成や、垂直立面への露光が困難であるので、マスクを用いる露光法は本工程に適用できない。
図2(d)に示すように、スパッタリング、イオンプレーティングなどの成膜方法により、下地膜となるチタン(Ti)膜3を形成する。チタン膜3の膜厚は、5nm〜200nm程度が望ましい。チタン膜3の形成は、上記パターン形成工程でレジスト膜2を除去した部分に形成するのが目的であるが、レジスト膜2の上面に成膜されてもかまわない。
図2(e)に示すように、レジスト膜2を成形体1の表面から剥離除去する。これにより、レジスト膜2の上のチタン膜3が除去される(リフトオフ法による不要部の除去)。レジスト膜2の除去によって、回路パターンを形成するチタン膜3の部分のみが成形体1の上に残される。レジスト膜2の除去は、レジスト膜2が有機系の場合、例えば、アルカリ溶液などを用いて行われる。レジスト膜2が金属系の場合、必要なチタン膜3を溶出しない剥離剤を選択して用いる必要がある。例えば、銅(Cu)膜をレジスト膜3とする場合、過硫酸アンモニウムなどを用いることができる。
図2(f)に示すように、回路パターンを形成しているチタン膜3をめっきの下地として、例えば、銅(Cu)のめっきを施して、膜厚5〜50μm程度の厚付けのめっき膜5を形成する。これにより、めっき膜5による電気回路のパターンが形成される。
図3は本発明の第2の実施形態に係る立体回路基板の製造方法についてのフローチャートを示し、図4(a)〜(h)はその製造方法の主要な工程における立体回路基板を工程順に示す。第2の実施形態の立体回路基板の製造方法は、成形体の表面に回路を備えた立体回路基板を製造する方法であって、図3に示すように、所望の立体形状の成形体を形成する成形体形成工程(S11)、成形体の表面にレジスト膜を形成するレジスト膜形成工程(S12)、レジスト膜から回路となる部位のレジスト膜をレーザ光を用いて除去してパターンを形成するパターン形成工程(S13)、レジスト膜を含む成形体の表面に下地膜となるチタン膜を形成する下地膜形成工程(S14)、チタン膜の上に銅膜を形成する銅膜形成工程(S15)、レジスト膜を除去することにより当該レジスト膜の表面に形成されたチタン膜と銅膜を除去する不要部除去工程(S16)、成形体の表面に残った銅膜の表面にめっきを施すことにより回路を形成するめっき膜形成工程(S17)、を含んでおり、この順番で実施される。
図4(e)に示すように、チタン膜3の上に銅膜4を形成する。この銅膜4の形成は、チタン膜3の形成に引き続いて、真空雰囲気で連続して行うことが望ましい。これは、チタン膜3の表面を一旦空気にさらしてしまうと、チタン膜3の表面に酸化膜が形成されて不活性状態となる。このような酸化膜が形成されると、チタン膜3とその上の銅膜4との密着性が悪くなってしまう。そこで、チタン膜3の形成に引き続いて、真空雰囲気で連続して銅膜4の形成を行うことによりチタン膜の酸化を回避できる。
図4(f)に示すように、レジスト膜2の剥離除去を行う。レジスト膜2上のチタン膜3と銅膜4とは、レジスト膜2と共に剥離除去され、回路パターンとなる部分のみが残される。レジスト膜2の除去は、レジスト膜2が有機系の場合、例えば、アルカリ溶液などを用いて行われる。レジスト膜2が金属系の場合、必要なチタン膜3と銅膜4を溶出しない剥離剤を選択して用いる必要がある。
2 レジスト膜
3 チタン膜
4 銅膜
5 めっき膜
Claims (2)
- 成形体の表面に回路を備えた立体回路基板の製造方法であって、
立体形状を有する成形体の表面にレジスト膜を形成する工程と、
前記レジスト膜から回路となる部位のレジスト膜をレーザ光を用いて除去した後、前記レジスト膜を含む成形体の表面にチタン膜を形成する工程と、
前記レジスト膜を除去することにより当該レジスト膜の表面に形成されたチタン膜を除去し、その後、前記成形体の表面に残ったチタン膜の表面にめっきを施すことにより回路を形成する工程と、を含み、
前記レジスト膜として金属系材料を用いることを特徴とする立体回路基板の製造方法。 - 成形体の表面に回路を備えた立体回路基板の製造方法であって、
立体形状を有する成形体の表面にレジスト膜を形成する工程と、
前記レジスト膜から回路となる部位のレジスト膜をレーザ光を用いて除去した後、前記レジスト膜を含む成形体の表面にチタン膜を形成する工程と、
前記チタン膜の上に銅膜を形成し、その後、前記レジスト膜を除去することにより当該レジスト膜の表面に形成されたチタン膜と銅膜を除去し、前記成形体の表面に残った銅膜の表面にめっきを施すことにより回路を形成する工程と、を含み、
前記レジスト膜として金属系材料を用いることを特徴とする立体回路基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005369528A JP4915548B2 (ja) | 2005-12-22 | 2005-12-22 | 立体回路基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005369528A JP4915548B2 (ja) | 2005-12-22 | 2005-12-22 | 立体回路基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007173546A JP2007173546A (ja) | 2007-07-05 |
JP4915548B2 true JP4915548B2 (ja) | 2012-04-11 |
Family
ID=38299685
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005369528A Expired - Fee Related JP4915548B2 (ja) | 2005-12-22 | 2005-12-22 | 立体回路基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4915548B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5463173B2 (ja) * | 2010-03-12 | 2014-04-09 | 日立オートモティブシステムズ株式会社 | 角速度検出装置 |
CN105899003B (zh) | 2015-11-06 | 2019-11-26 | 武汉光谷创元电子有限公司 | 单层电路板、多层电路板以及它们的制造方法 |
CN113133195A (zh) * | 2020-01-16 | 2021-07-16 | 武汉光谷创元电子有限公司 | 三维电路的制作方法和电子元件 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63284884A (ja) * | 1987-05-15 | 1988-11-22 | Toobi:Kk | パタ−ン形成方法 |
JPH06244532A (ja) * | 1993-02-19 | 1994-09-02 | Hitachi Ltd | レジストの剥離方法 |
JPH10261916A (ja) * | 1997-03-17 | 1998-09-29 | Toshiba Corp | リフレクタの製造方法 |
JP2001044603A (ja) * | 1999-07-15 | 2001-02-16 | Dokin Denshi Kogyo Kofun Yugenkoshi | 電気メッキにより直接基板に銅配線を形成するプロセス |
JP2003133669A (ja) * | 2001-10-23 | 2003-05-09 | Sony Corp | 電子回路基板及びその製造方法 |
JP2003347706A (ja) * | 2002-05-23 | 2003-12-05 | Murata Mfg Co Ltd | 導電膜の形成方法 |
JP4062022B2 (ja) * | 2002-09-03 | 2008-03-19 | 株式会社村田製作所 | 微細配線形成方法 |
JP2005277329A (ja) * | 2004-03-26 | 2005-10-06 | Kyocera Corp | 配線基板の製造方法 |
-
2005
- 2005-12-22 JP JP2005369528A patent/JP4915548B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007173546A (ja) | 2007-07-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5413707B2 (ja) | 金属−セラミック複合基板及びその製造方法 | |
US6232212B1 (en) | Flip chip bump bonding | |
JP2014241320A (ja) | 半導体装置、半導体装置の製造方法 | |
US6841877B2 (en) | Semiconductor device, metal laminated plate for fabricating circuit on semiconductor, and method of fabricating circuit | |
US20160262271A1 (en) | Method for manufacturing a double-sided printed circuit board | |
JP2011060875A5 (ja) | ||
JP2010529694A (ja) | 金属コア基材を備える回路アセンブリおよびこの回路アセンブリを作製するためのプロセス | |
JP4915548B2 (ja) | 立体回路基板の製造方法 | |
US6905915B2 (en) | Semiconductor device and method of manufacturing the same, and electronic instrument | |
JP2688446B2 (ja) | 多層配線基板およびその製造方法 | |
KR100764386B1 (ko) | 고온공정에 적합한 절연구조체 및 그 제조방법 | |
JP4525786B2 (ja) | 電子部品及び電子部品モジュール | |
US20090144972A1 (en) | Circuit board and process for fabricating the same | |
JP2005057264A (ja) | パッケージ化された電気構造およびその製造方法 | |
JP5608430B2 (ja) | 配線基板及び配線基板の製造方法 | |
JP4599132B2 (ja) | プリント基板の製造方法およびプリント基板 | |
US8623450B2 (en) | Method for producing a flexible circuit configuration | |
US7691276B2 (en) | Method for manufacturing an electrical connecting element, and a connecting element | |
JP4922251B2 (ja) | 半田バンプの製造方法 | |
JP2005129665A (ja) | 半導体装置およびその製造方法 | |
JP2968370B2 (ja) | 回路部品搭載用中間基板の製造法 | |
JP4401136B2 (ja) | 実装用回路基板とその製造方法 | |
JP2951021B2 (ja) | 混成集積回路 | |
JP3002307B2 (ja) | 回路部品試験用可撓性回路基板の製造法 | |
JP4755454B2 (ja) | プリント基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080911 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110208 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110411 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111213 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20120111 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150203 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |