JP2011060875A5 - - Google Patents

Description

上記目的を達成するために本発明の電子部品内蔵基板は、少なくとも、受動部品と、第１の配線と、前記受動部品と前記第１の配線とを接続する実装用材料と、第１の配線の表面に形成したソルダーレジストと、この実装用材料と、前記受動部品と、前記第１の配線と、前記ソルダーレジストと、を内蔵する絶縁層と、第１、第２の絶縁層と、を有する電子部品内蔵基板であって、前記第１、第２の絶縁層の界面を境界面とし、前記ソルダーレジストは、前記実装用材料をリング状に囲い、前記第１の配線と前記第２の絶縁層の境界を跨いで段差の無い平面状に形成されたものであり、前記ソルダーレジストは、前記受動部品と接続される前記境界面より前記第１の絶縁層側に形成され、かつ前記受動部品が前記第１の絶縁層内に形成され、前記第１の配線は前記境界面より第２の絶縁層内に埋め込まれ、前記第１の配線の前記第１の絶縁層側を粗面化した電子部品内蔵基板とするものである。

Claims (14)

1. 少なくとも、
   受動部品と、第１の配線と、前記受動部品と前記第１の配線とを接続する実装用材料と、第１の配線の表面に形成したソルダーレジストと、この実装用材料と、前記受動部品と、前記第１の配線と、前記ソルダーレジストと、を内蔵する第１、第２の絶縁層と、
   を有する電子部品内蔵基板であって、
   前記第１、第２の絶縁層の界面を境界面とし、
   前記ソルダーレジストは、前記実装用材料をリング状に囲い、前記第１の配線と前記第２の絶縁層の境界を跨ぐ段差の無い平面状に形成されたものであり、
   前記ソルダーレジストは、前記受動部品と接続される前記境界面より前記第１の絶縁層側に形成され、
   かつ前記受動部品が前記第１の絶縁層内に形成され、
   前記第１の配線は前記境界面より第２の絶縁層内に埋め込まれ、
   前記第１の配線の前記第１の絶縁層側を粗面化した電子部品内蔵基板。
2. 前記受動部品と基板電極とを電気的に接続する部位がはんだで構成された請求項１記載の電子部品内蔵基板。
3. 前記受動部品と接続されるランド実装面が銅箔と銅箔表面に形成した粗面化部を有し、前記接続部位であるはんだとの界面に略均一な厚みを有するＣｕＳｎ金属間化合物層を有している事を特徴とする請求項１記載の電子部品内蔵基板。
4. 前記粗面化部の瘤構造物の間隔が２μｍ以下であることを特徴とする請求項３記載の電子部品内蔵基板。
5. 前記はんだ材料がＳｎとＳｎよりも高融点の金属とからなる化合物により表面が覆われた前記金属の粒を含有する構成を有する請求項１記載の電子部品内蔵基板。
6. 基板に内蔵される受動部品と基板電極とを電気的に接続する部位がリング状に形成された第２の絶縁層に囲まれた構造において、前記第２の絶縁層と前記基板電極とが、重なる領域を有する請求項１記載の電子部品内蔵基板。
7. 前記受動部品がチップコンデンサである請求項１に記載の電子部品内蔵基板。
8. 前記受動部品がチップコンデンサとチップ抵抗である請求項１に記載の電子部品内蔵基板。
9. 請求項１〜３のいずれか１つに記載の受動部品を内蔵してなる電子部品内蔵基板の表層配線層に半導体を実装した半導体装置。
10. 複数層からなる前記配線はｎ層の偶数層からなり、前記半導体を実装する前記表層配線層を第１層として前記ｎ層まで各々の層を順番付けしたときｎ／２番目の層に前記受動部品が配置されている請求項９に記載の半導体装置。
11. 受動部品実装用として前記受動部品と基板電極とを電気的に接続する部位がリング状に形成されたソルダーレジストに囲まれた構造であり
    銅箔上に受動部品実装用材料を塗布する工程と、
    前記受動部品実装用材料上に受動部品を実装する工程と、
    前記受動部品を実装済みの前記銅箔上に前記受動部品より大きな空間を有する第１の絶縁材料を重ねる工程と、
    前記第１の絶縁材料上に第２の銅箔を重ねる工程と、
    前記銅箔及び前記第１の絶縁材料及び前記第２の銅箔を加熱しながら加圧して一体化させた後、前記銅箔を所望の第１配線パターンに加工するとともに前記第２の銅箔を所望の第２配線パターンに加工して２層配線板を形成する工程と、前記２層配線板を中心部に配置して上下に第２の絶縁材料を積層することにより前記基板電極が第２の絶縁材料に埋め込まれ、多層配線層を形成する工程とを備えた電子部品内蔵基板の製造方法。
12. 前記受動部品実装用として前記受動部品と電気的に接続する部位の基板電極の表面処理が無機酸および銅の酸化剤からなる主剤と、少なくとも一種のアゾール類および少なくとも一種のエッチング抑制剤からなる助剤とを含む水溶液からなる銅または銅合金のマイクロエッチング剤、ならびに前記マイクロエッチング剤により銅または銅合金の表面をエッチングし、粗化部の瘤形状のピッチが１．５μｍ以下となる微細粗化構造を形成する事を特徴とする請求項１１記載の電子部品内蔵基板の製造方法。
13. 前記受動部品実装用として前記受動部品と電気的に接続する部位の基板電極の表面処理が硫酸、過酸化水素からなる主剤と、テトラゾール化合物とホスホン酸系キレート剤からなる助剤とを含む銅または銅合金のマイクロエッチング剤、ならびに前記マイクロエッチング剤により銅または銅合金の表面をエッチングし、粗化部の瘤形状のピッチが２．０μｍ以下となる微細粗化構造を形成する事を特徴とする請求項１１記載の電子部品内蔵基板の製造方法。
14. 前記多層配線層はスルーホール接続により電気的に接続されている請求項１１に記載の電子部品内蔵基板の製造方法。