JP2011100792A5 - - Google Patents

Download PDF

Info

Publication number
JP2011100792A5
JP2011100792A5 JP2009253433A JP2009253433A JP2011100792A5 JP 2011100792 A5 JP2011100792 A5 JP 2011100792A5 JP 2009253433 A JP2009253433 A JP 2009253433A JP 2009253433 A JP2009253433 A JP 2009253433A JP 2011100792 A5 JP2011100792 A5 JP 2011100792A5
Authority
JP
Japan
Prior art keywords
metal layer
layer
wiring board
manufacturing
wiring pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009253433A
Other languages
English (en)
Other versions
JP2011100792A (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2009253433A priority Critical patent/JP2011100792A/ja
Priority claimed from JP2009253433A external-priority patent/JP2011100792A/ja
Publication of JP2011100792A publication Critical patent/JP2011100792A/ja
Publication of JP2011100792A5 publication Critical patent/JP2011100792A5/ja
Pending legal-status Critical Current

Links

Description

本配線基板の製造方法は、絶縁層の一方の面に第1金属層を積層する第1工程と、前記絶縁層の他方の面に、第2金属層及び前記第2金属層よりも厚いキャリア層が剥離可能な状態で積層されたキャリア付き金属層を、前記第2金属層が前記絶縁層の他方の面に向くように積層する第2工程と、前記第1金属層と前記第2金属層とを、前記絶縁層を貫通するビアにより電気的に接続する第3工程と、前記第1金属層をパターンニングして、前記第1金属層を含む第1配線パターンを形成する第4工程と、前記第2金属層と導通している前記第1配線パターン上に、前記第2金属層を給電のためのバスラインとして使用する電解めっき法により第3金属層を形成する第5工程と、前記第2金属層から前記キャリア層を剥離する第6工程と、前記第5工程及び前記第6工程よりも後に、前記第2金属層をパターンニングして、前記2金属層を含む第2配線パターンを形成する第7工程と、を有することを要件とする。

Claims (10)

  1. 絶縁層の一方の面に第1金属層を積層する第1工程と、
    前記絶縁層の他方の面に、第2金属層及び前記第2金属層よりも厚いキャリア層が剥離可能な状態で積層されたキャリア付き金属層を、前記第2金属層が前記絶縁層の他方の面に向くように積層する第2工程と、
    前記第1金属層と前記第2金属層とを、前記絶縁層を貫通するビアにより電気的に接続する第3工程と、
    前記第1金属層をパターンニングして、前記第1金属層を含む第1配線パターンを形成する第4工程と、
    前記第2金属層と導通している前記第1配線パターン上に、前記第2金属層を給電のためのバスラインとして使用する電解めっき法により第3金属層を形成する第5工程と、
    前記第2金属層から前記キャリア層を剥離する第6工程と、
    前記第5工程及び前記第6工程よりも後に、前記第2金属層をパターンニングして、前記2金属層を含む第2配線パターンを形成する第7工程と、を有する配線基板の製造方法。
  2. 前記第7工程は、前記第2金属層上に、前記第2金属層の前記第2配線パターンとなる部分を露出する開口部を有するレジスト層を形成する第7A工程と、
    前記第2金属層を給電のためのバスラインとして使用する電解めっき法により前記開口部内に露出する前記第2金属層上に第4金属層を形成する第7B工程と、
    前記レジスト層を除去後、前記第4金属層が形成されていない部分の前記第2金属層を除去し、前記第2金属層に前記第4金属層が積層された前記第2配線パターンを形成する第7C工程と、を有する請求項1記載の配線基板の製造方法。
  3. 前記第7B工程と前記第7C工程との間に、前記第2金属層を給電のためのバスラインとして使用する電解めっき法により前記開口部内に露出する前記第4金属層上に第5金属層を形成する第7D工程を有する請求項2記載の配線基板の製造方法。
  4. 前記第3金属層の少なくとも一部は、半導体チップと接続されるパッドであり、
    前記第2配線パターン又は前記第5金属層の少なくとも一部は、他の配線基板と接続されるパッドである請求項1乃至3の何れか一項記載の配線基板の製造方法。
  5. 前記第3金属層は、金(Au)を含む層である請求項1乃至4の何れか一項記載の配線基板の製造方法。
  6. 前記第5金属層は、金(Au)を含む層である請求項3記載の配線基板の製造方法。
  7. 前記第5工程は、前記第1配線パターンの一部を露出し他部を被覆する第1ソルダーレジスト層を形成する第5A工程と、
    前記第1ソルダーレジスト層から露出する前記第1配線パターン上に、前記第2金属層を給電のためのバスラインとして使用する電解めっき法により第3金属層を形成する第5B工程と、を有する請求項1乃至6の何れか一項記載の配線基板の製造方法。
  8. 前記絶縁層の他方の面に、前記第2配線パターンの一部を露出し他部を被覆する第2ソルダーレジスト層を形成する第8工程を有する請求項1又は2記載の配線基板の製造方法。
  9. 前記絶縁層の他方の面に、前記第5金属層の一部を露出し他部を被覆する第2ソルダーレジスト層を形成する第8工程を有する請求項3又は6記載の配線基板の製造方法。
  10. 前記第1工程は、第1金属層及び前記第1金属層よりも厚いキャリア層が剥離可能な状態で積層されたキャリア付き金属層を、前記第1金属層が前記絶縁層の一方の面に向くように積層する第1A工程と、
    前記キャリア付き金属層から、前記キャリア層を剥離する第1B工程と、を有する請求項1乃至9の何れか一項記載の配線基板の製造方法。
JP2009253433A 2009-11-04 2009-11-04 配線基板の製造方法 Pending JP2011100792A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009253433A JP2011100792A (ja) 2009-11-04 2009-11-04 配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009253433A JP2011100792A (ja) 2009-11-04 2009-11-04 配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2011100792A JP2011100792A (ja) 2011-05-19
JP2011100792A5 true JP2011100792A5 (ja) 2012-10-25

Family

ID=44191764

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009253433A Pending JP2011100792A (ja) 2009-11-04 2009-11-04 配線基板の製造方法

Country Status (1)

Country Link
JP (1) JP2011100792A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5523972B2 (ja) 2010-07-29 2014-06-18 三菱重工業株式会社 ターボ冷凍機の性能評価装置
JP2017191845A (ja) * 2016-04-13 2017-10-19 株式会社ジェイデバイス 半導体装置及び半導体装置の製造方法
JP7448309B2 (ja) * 2018-11-27 2024-03-12 日東電工株式会社 配線回路基板およびその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3704651B2 (ja) * 1994-10-18 2005-10-12 イビデン株式会社 プリント配線板及びその製造方法
JP2002111205A (ja) * 2000-07-27 2002-04-12 Sumitomo Bakelite Co Ltd 多層配線板の製造方法および多層配線板
JP2002353597A (ja) * 2001-05-29 2002-12-06 Nitto Denko Corp 金属転写シート、その製造方法および配線回路基板
JP4170266B2 (ja) * 2004-07-02 2008-10-22 日本特殊陶業株式会社 配線基板の製造方法

Similar Documents

Publication Publication Date Title
US8387239B2 (en) Manufacturing method of embedded circuit substrate
JP2005236244A5 (ja)
TWI474450B (zh) 封裝載板及其製作方法
JP2008263125A5 (ja)
JP2007013092A5 (ja)
JP2009200389A5 (ja)
JP2010129899A5 (ja)
JP2010045134A5 (ja)
JP2011060875A5 (ja)
JP2014067941A5 (ja)
TW200943508A (en) Multilayer package substrate and method for fabricating the same
US8415200B2 (en) Method for manufacturing semiconductor package
JP2011100792A5 (ja)
JP2008124339A5 (ja)
KR100772432B1 (ko) 인쇄 회로 기판 제조 방법
JP2018006466A5 (ja)
TW200926372A (en) Packing substrate and method for manufacturing the same
CN101472399B (zh) 内埋式线路板的制作方法
JP4672290B2 (ja) 回路基板、パッケージ基板の製造方法及びパッケージ基板
KR102141102B1 (ko) 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판
KR100917028B1 (ko) 아노다이징을 이용한 금속 기판 및 이의 제조방법
TW201244561A (en) Multilayer wiring board
JP2008004687A (ja) 半導体装置の製造方法
JP2009099782A5 (ja)
TWI572261B (zh) 線路結構及線路結構的製作方法