JP2018006466A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2018006466A5 JP2018006466A5 JP2016129022A JP2016129022A JP2018006466A5 JP 2018006466 A5 JP2018006466 A5 JP 2018006466A5 JP 2016129022 A JP2016129022 A JP 2016129022A JP 2016129022 A JP2016129022 A JP 2016129022A JP 2018006466 A5 JP2018006466 A5 JP 2018006466A5
- Authority
- JP
- Japan
- Prior art keywords
- connection terminal
- semiconductor element
- wiring
- electrode terminal
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims description 47
- 230000000149 penetrating Effects 0.000 claims description 3
- 239000011888 foil Substances 0.000 claims 17
- 239000002184 metal Substances 0.000 claims 17
- 239000000758 substrate Substances 0.000 claims 10
- 239000000969 carrier Substances 0.000 claims 7
- 239000000853 adhesive Substances 0.000 claims 6
- 230000001070 adhesive Effects 0.000 claims 6
- 238000004519 manufacturing process Methods 0.000 claims 6
- 230000002093 peripheral Effects 0.000 claims 2
- 238000005530 etching Methods 0.000 claims 1
- 238000010030 laminating Methods 0.000 claims 1
- 238000000059 patterning Methods 0.000 claims 1
Description
本発明の一観点によれば、それぞれ第1電極端子と第2電極端子を有する第1半導体素子と第2半導体素子が実装される配線基板であって、上面に前記第1半導体素子の第1電極端子が接続される第1接続端子と前記第2半導体素子の第1電極端子が接続される第2接続端子とが露出して形成され、下面に内部接続端子が形成され、前記第1半導体素子の第1電極端子と前記第2半導体素子の第1電極端子とを互いに接続する配線部品と、前記第1半導体素子の第2電極端子が接続される第3接続端子と、前記第2半導体素子の第2電極端子が接続される第4接続端子と、前記配線部品と前記第3接続端子と前記第4接続端子とが埋設された絶縁層と、前記絶縁層の下面に形成され、前記絶縁層を貫通するビア配線を有し、前記ビア配線により前記内部接続端子に直接接続された配線層と、を有し、前記第1〜前記第4接続端子の上面は同一の平面上に位置している。
本発明の別の一観点によれば、配線基板と、それぞれ第1電極端子と第2電極端子を有して前記配線基板に実装された第1半導体素子と第2半導体素子とを有し、前記配線基板は、上面に前記第1半導体素子の第1電極端子が接続される第1接続端子と前記第2半導体素子の第1電極端子が接続される第2接続端子とが露出して形成され、下面に内部接続端子が形成され、前記第1半導体素子の第1電極端子と前記第2半導体素子の第1電極端子とを互いに接続する配線部品と、前記第1半導体素子の第2電極端子が接続される第3接続端子と、前記第2半導体素子の第2電極端子が接続される第4接続端子と、前記配線部品と前記第3接続端子と前記第4接続端子とが埋設された絶縁層と、前記絶縁層の下面に形成され、前記絶縁層を貫通するビア配線を有し、前記ビア配線により前記内部接続端子に直接接続された配線層と、を有し、前記第1〜前記第4接続端子の上面は同一の平面上に位置している。
Claims (9)
- それぞれ第1電極端子と第2電極端子を有する第1半導体素子と第2半導体素子が実装される配線基板であって、
上面に前記第1半導体素子の第1電極端子が接続される第1接続端子と前記第2半導体素子の第1電極端子が接続される第2接続端子とが露出して形成され、下面に内部接続端子が形成され、前記第1半導体素子の第1電極端子と前記第2半導体素子の第1電極端子とを互いに接続する配線部品と、
前記第1半導体素子の第2電極端子が接続される第3接続端子と、
前記第2半導体素子の第2電極端子が接続される第4接続端子と、
前記配線部品と前記第3接続端子と前記第4接続端子とが埋設された絶縁層と、
前記絶縁層の下面に形成され、前記絶縁層を貫通するビア配線を有し、前記ビア配線により前記内部接続端子に直接接続された配線層と、を有し、
前記第1〜前記第4接続端子の上面は同一の平面上に位置していること、
を特徴とする配線基板。 - 前記第3接続端子と前記第4接続端子は前記絶縁層の厚さ方向に延びる柱状に形成され、前記絶縁層の厚さ方向において前記第3接続端子及び前記第4接続端子の長さは、前記配線部品の厚さに対応していること、を特徴とする請求項1に記載の配線基板。
- 前記絶縁層は、前記配線部品の外周側面から前記絶縁層の上面側に向かうにつれて拡開するテーパ状の開口部を有し、
前記開口部と前記配線部品の間に配設され、前記配線部品の側面の一部を覆う接着剤を備えていること、を特徴とする請求項1又は2に記載の配線基板。 - 配線基板と、それぞれ第1電極端子と第2電極端子を有して前記配線基板に実装された第1半導体素子と第2半導体素子とを有し、
前記配線基板は、
上面に前記第1半導体素子の第1電極端子が接続される第1接続端子と前記第2半導体素子の第1電極端子が接続される第2接続端子とが露出して形成され、下面に内部接続端子が形成され、前記第1半導体素子の第1電極端子と前記第2半導体素子の第1電極端子とを互いに接続する配線部品と、
前記第1半導体素子の第2電極端子が接続される第3接続端子と、
前記第2半導体素子の第2電極端子が接続される第4接続端子と、
前記配線部品と前記第3接続端子と前記第4接続端子とが埋設された絶縁層と、
前記絶縁層の下面に形成され、前記絶縁層を貫通するビア配線を有し、前記ビア配線により前記内部接続端子に直接接続された配線層と、を有し、
前記第1〜前記第4接続端子の上面は同一の平面上に位置していること、
を特徴とする半導体装置。 - 前記絶縁層は、前記配線部品の外周側面から前記絶縁層の上面側に向かうにつれて拡開するテーパ状の開口部を有し、
前記開口部と前記配線部品の間に配設され、前記配線部品の側面の一部を覆う接着剤を備えていること、を特徴とする請求項4に記載の半導体装置。 - それぞれ第1電極端子と第2電極端子を有する第1半導体素子と第2半導体素子が実装される配線基板の製造方法であって、
第1の面に前記第1半導体素子の第1電極端子が接続される第1接続端子と前記第2半導体素子の第1電極端子が接続される第2接続端子とが露出して形成され、前記第1の面とは反対側の第2の面に内部接続端子が形成され、前記第1半導体素子の第1電極端子と前記第2半導体素子の第1電極端子とを互いに接続する配線部品と、前記第1の面を覆う金属箔とを有する構造体を形成する工程と、
第1支持基板の上面に搭載凹部を形成する工程と、
前記金属箔の上面を前記第1支持基板の上面と同一高さとするように、前記搭載凹部に前記構造体の前記金属箔を埋設して接着層により前記構造体を接着する工程と、
前記第1支持基板の上面に第3接続端子と第4接続端子とを形成する工程と、
前記構造体と前記第3接続端子と前記第4接続端子とを覆う絶縁層を形成する工程と、
前記絶縁層の上面に、前記内部接続端子と前記第3接続端子と前記第4接続端子とにそれぞれ接続された配線層を形成する工程と、
前記第1支持基板を除去する工程と、
前記接着層を除去する工程と、
前記構造体の前記金属箔を除去する工程と、
を有する配線基板の製造方法。 - それぞれ第1電極端子と第2電極端子を有する第1半導体素子と第2半導体素子が実装される配線基板の製造方法であって、
第1の面に前記第1半導体素子の第1電極端子が接続される第1接続端子と前記第2半導体素子の第1電極端子が接続される第2接続端子とが露出して形成され、前記第1の面とは反対側の第2の面に内部接続端子が形成され、前記第1半導体素子の第1電極端子と前記第2半導体素子の第1電極端子とを互いに接続する配線部品と、前記第1の面を覆う金属箔とを有する構造体を形成する工程と、
第1支持基板の上面に、前記構造体の前記金属箔を接着層により接着する工程と、
前記第1支持基板の上面に、前記金属箔の上面と同一の高さの補助層を形成する工程と、
前記補助層の上に第3接続端子と第4接続端子とを形成する工程と、
前記構造体と前記第3接続端子と前記第4接続端子とを覆う絶縁層を形成する工程と、
前記絶縁層の上面に、前記内部接続端子と前記第3接続端子と前記第4接続端子とにそれぞれ接続された配線層を形成する工程と、
前記第1支持基板及び前記補助層を除去する工程と、
前記接着層を除去する工程と、
前記構造体の前記金属箔を除去する工程と、
を有する配線基板の製造方法。 - 前記第1支持基板は、支持体と、前記支持体の上面に接着されたキャリア板と、前記キャリア板の上面に剥離層を介して積層された金属箔とを含み、
前記第1支持基板を除去する工程では、前記キャリア板を前記金属箔から剥離して前記支持体と前記キャリア板とを除去した後、前記金属箔をエッチングにより除去すること、を特徴とする請求項6又は7に記載の配線基板の製造方法。 - 前記構造体を形成する工程は、
キャリア板と、前記キャリア板の上面に剥離層を介して積層された金属箔とを含む第2支持基板を用い、前記金属箔の上面に第1接続端子と第2接続端子とを形成する工程と、
前記金属箔の上面側に、絶縁層と配線層とを交互に積層する工程と、
最上層の前記配線層をパターニングして内部接続端子を形成する工程と、
最上層の前記絶縁層の上面に第1支持層を形成する工程と、
前記キャリア板を前記金属箔から剥離する工程と、
前記金属箔の下面に第2支持層を形成した後、前記第1支持層を除去する工程と、
を有し、
前記金属箔から前記第2支持層を除去して前記構造体を前記第1支持基板に接着すること、を特徴とする請求項6〜8のいずれか1項に記載の配線基板の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016129022A JP6625491B2 (ja) | 2016-06-29 | 2016-06-29 | 配線基板、半導体装置、配線基板の製造方法 |
US15/633,078 US10153177B2 (en) | 2016-06-29 | 2017-06-26 | Wiring substrate and semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016129022A JP6625491B2 (ja) | 2016-06-29 | 2016-06-29 | 配線基板、半導体装置、配線基板の製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2018006466A JP2018006466A (ja) | 2018-01-11 |
JP2018006466A5 true JP2018006466A5 (ja) | 2019-02-07 |
JP6625491B2 JP6625491B2 (ja) | 2019-12-25 |
Family
ID=60807724
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016129022A Active JP6625491B2 (ja) | 2016-06-29 | 2016-06-29 | 配線基板、半導体装置、配線基板の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US10153177B2 (ja) |
JP (1) | JP6625491B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7202785B2 (ja) | 2018-04-27 | 2023-01-12 | 新光電気工業株式会社 | 配線基板及び配線基板の製造方法 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI697078B (zh) * | 2018-08-03 | 2020-06-21 | 欣興電子股份有限公司 | 封裝基板結構與其接合方法 |
US11978699B2 (en) * | 2021-08-19 | 2024-05-07 | Texas Instruments Incorporated | Electronic device multilevel package substrate for improved electromigration preformance |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW256013B (en) * | 1994-03-18 | 1995-09-01 | Hitachi Seisakusyo Kk | Installation board |
US5841193A (en) * | 1996-05-20 | 1998-11-24 | Epic Technologies, Inc. | Single chip modules, repairable multichip modules, and methods of fabrication thereof |
US6538210B2 (en) * | 1999-12-20 | 2003-03-25 | Matsushita Electric Industrial Co., Ltd. | Circuit component built-in module, radio device having the same, and method for producing the same |
FI119215B (fi) * | 2002-01-31 | 2008-08-29 | Imbera Electronics Oy | Menetelmä komponentin upottamiseksi alustaan ja elektroniikkamoduuli |
WO2004015771A2 (en) * | 2002-08-09 | 2004-02-19 | Casio Computer Co., Ltd. | Semiconductor device and method of manufacturing the same |
JP4581768B2 (ja) | 2005-03-16 | 2010-11-17 | ソニー株式会社 | 半導体装置の製造方法 |
JP4838068B2 (ja) * | 2005-09-01 | 2011-12-14 | 日本特殊陶業株式会社 | 配線基板 |
US7741194B2 (en) * | 2008-01-04 | 2010-06-22 | Freescale Semiconductor, Inc. | Removable layer manufacturing method |
US8064224B2 (en) | 2008-03-31 | 2011-11-22 | Intel Corporation | Microelectronic package containing silicon patches for high density interconnects, and method of manufacturing same |
JP5330065B2 (ja) * | 2009-04-13 | 2013-10-30 | 新光電気工業株式会社 | 電子装置及びその製造方法 |
JP5563785B2 (ja) * | 2009-05-14 | 2014-07-30 | 新光電気工業株式会社 | 半導体パッケージ及びその製造方法 |
JP2013243227A (ja) | 2012-05-18 | 2013-12-05 | Ibiden Co Ltd | 配線板及びその製造方法 |
US20140131854A1 (en) | 2012-11-13 | 2014-05-15 | Lsi Corporation | Multi-chip module connection by way of bridging blocks |
US8901748B2 (en) | 2013-03-14 | 2014-12-02 | Intel Corporation | Direct external interconnect for embedded interconnect bridge package |
EP3155658B1 (en) * | 2014-06-16 | 2023-02-22 | Intel Corporation | Memory die with direct integration to logic die and method of manufacturing the same |
JP6473595B2 (ja) * | 2014-10-10 | 2019-02-20 | イビデン株式会社 | 多層配線板及びその製造方法 |
JP2016100599A (ja) * | 2014-11-17 | 2016-05-30 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | プリント回路基板、その製造方法、及び電子部品モジュール |
JP6752553B2 (ja) * | 2015-04-28 | 2020-09-09 | 新光電気工業株式会社 | 配線基板 |
JP6661232B2 (ja) * | 2016-03-01 | 2020-03-11 | 新光電気工業株式会社 | 配線基板、半導体装置、配線基板の製造方法及び半導体装置の製造方法 |
-
2016
- 2016-06-29 JP JP2016129022A patent/JP6625491B2/ja active Active
-
2017
- 2017-06-26 US US15/633,078 patent/US10153177B2/en active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7202785B2 (ja) | 2018-04-27 | 2023-01-12 | 新光電気工業株式会社 | 配線基板及び配線基板の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2011258772A5 (ja) | ||
JP2014239186A5 (ja) | ||
JP2012134500A5 (ja) | ||
JP2013004881A5 (ja) | ||
JP2013197382A5 (ja) | ||
JP2014049476A5 (ja) | ||
JP2011187800A5 (ja) | ||
JP2009130104A5 (ja) | ||
JP2010251395A5 (ja) | ||
JP2013069808A5 (ja) | ||
JP2010141204A5 (ja) | ||
JP2016207957A5 (ja) | ||
JP2012109566A5 (ja) | ||
JP2010186847A5 (ja) | ||
JP2011119502A5 (ja) | ||
JP2013069807A5 (ja) | ||
JP2013247353A5 (ja) | ||
JP2014049477A5 (ja) | ||
JP2016033967A5 (ja) | ||
JP2014239187A5 (ja) | ||
JP2018026437A5 (ja) | ||
JP2011060875A5 (ja) | ||
US20160079151A1 (en) | Package structure with an embedded electronic component and method of fabricating the package structure | |
JP2014110390A5 (ja) | ||
JP2014192386A5 (ja) |