TWI667945B - 包覆成型封裝結構及方法 - Google Patents

包覆成型封裝結構及方法 Download PDF

Info

Publication number
TWI667945B
TWI667945B TW108100408A TW108100408A TWI667945B TW I667945 B TWI667945 B TW I667945B TW 108100408 A TW108100408 A TW 108100408A TW 108100408 A TW108100408 A TW 108100408A TW I667945 B TWI667945 B TW I667945B
Authority
TW
Taiwan
Prior art keywords
pad
solder
height
electronic component
pads
Prior art date
Application number
TW108100408A
Other languages
English (en)
Other versions
TW202027567A (zh
Inventor
張竣傑
藍源富
柯志明
Original Assignee
力成科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力成科技股份有限公司 filed Critical 力成科技股份有限公司
Priority to TW108100408A priority Critical patent/TWI667945B/zh
Application granted granted Critical
Publication of TWI667945B publication Critical patent/TWI667945B/zh
Publication of TW202027567A publication Critical patent/TW202027567A/zh

Links

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本發明提供一種包覆成型封裝結構及一種包覆成型封裝方法。該包覆成型封裝結構包括：一基板；至少一個接墊，設置在該基板上；至少一個防焊塊，相應地設置在該至少一個接墊上；一電子元件，設置在該基板上方，該電子元件具有至少一端子，各該端子經由一導電焊料而電性連接到對應的該接墊上；及一封裝膠體，包覆該電子元件且填滿該電子元件與該基板之間的一空間；其中該電子元件與該基板之間的一間隔高度是由該接墊的一第一高度與位在該接墊上的該防焊塊的一第二高度來界定。

Description

包覆成型封裝結構及方法
本發明關於一種封裝技術，尤指一種包覆成型封裝結構及其包覆成型封裝方法。
系統級封裝(System-in-Package,SiP)是指將一個系統或子系統的全部或大部分電子元件焊接到印刷電路板的銅墊(Cu pad)上。在電子元件被焊接到印刷電路板的銅墊上後，需要對電子元件進行包覆成型封裝(overmolding encapsulation)，以保護電子元件免於受外界的水、氧、或其他物質入侵的影響。
隨著電子消費產品輕薄化的趨勢，電子元件的體積逐漸縮小，電子元件與印刷電路板之間的間隔高度(standoff height)亦逐漸減小。由於間隔高度甚小，注模化合物(overmolding compound)在包覆成型封裝過程中已無法完全且有效地被填入電子元件與印刷電路板之間的空間。例如，注模化合物中的填充劑(filler)難以被填充到所述空間，以致被填入到所述空間的注模化合物具有與原先預設成分比例不同的成分比例，這會導致所述空間中的注模化合物對電子元件的附著力變差而產生脫層(delamination)問 題，或造成錫橋(solder bridge)，進而影響產品良率。
本發明主要目的在於提供一種包覆成型封裝結構及其包覆成型封裝方法，其可避免包覆成型封裝技術的脫層問題或錫橋，有利於提升產品良率。
為達上述目的，本發明提供一種包覆成型封裝結構，包括：一基板；至少一個接墊，設置在該基板上；至少一個防焊塊，相應地設置在該至少一個接墊上；一電子元件，設置在該基板上方，該電子元件具有至少一個端子，各該端子經由一導電焊料而電性連接到對應的該接墊上；及一封裝膠體，包覆該電子元件且填滿該電子元件與該基板之間的一空間；其中該電子元件與該基板之間的一間隔高度是由該接墊的一第一高度與位在該接墊上的該防焊塊的一第二高度來界定。
在本發明的一較佳實施例中，該間隔高度介於20微米至150微米之間。
在本發明的一較佳實施例中，各該防焊塊與對應的該接墊的一外周緣保持有一間隙，且位在該接墊上的該防焊塊係為呈矩形塊狀。
在本發明的一較佳實施例中，該基板上設置有兩個該接墊，該兩個接墊上各自設置有一個該防焊塊，且該等防焊塊設置在該兩個接墊彼此相互靠近的一側上。
在本發明的一較佳實施例中，該電子元件具有兩個該端子分別經由該導電焊料而分別電性連接到該兩個接墊，各該端子與對應的該接墊之間具有一第三高度，該第三高度小於該第二高度。
在本發明的一較佳實施例中，該防焊塊抬升該電子元件使得該端子與對應的該接墊之間具有該第三高度，且各該防焊塊與對應的該端子之間保持有一水平距離，以確保及避免影響該防焊塊之設置不減少該端子與該導電焊料相結合的一接觸表面積。
本發明還提供一種包覆成型封裝方法，包括以下步驟：提供一基板，該基板上形成至少一個接墊；相應地形成至少一個防焊塊於該至少一個接墊上；將一電子元件之至少一個端子經由一導電焊料電性連接到對應的該接墊上；及形成一封裝膠體以包覆該電子元件且填滿該電子元件與該基板之間的一空間；其中該電子元件與該基板之間的一間隔高度是由該接墊的一第一高度與該接墊上的該防焊塊的一第二高度來界定。
在本發明的一較佳實施例中，該間隔高度介於20微米至150微米之間。
在本發明的一較佳實施例中，各該防焊塊與對應的該接墊的一外周緣保持有一間隙，且位在該接墊上的該防焊塊係為呈矩形塊狀。
在本發明的一較佳實施例中，該基板上設置有兩個該接墊，該兩個接墊上各自設置有一個該防焊塊，且該等防焊塊是形成在該兩個接 墊彼此相互靠近的一側上。
在本發明的一較佳實施例中，該電子元件具有兩個該端子分別經由該導電焊料而分別電性連接到該兩個接墊，各該端子與對應的該接墊之間具有一第三高度，該第三高度小於該第二高度。
在本發明的一較佳實施例中，該防焊塊使得該電子元件之各該端子與對應的該接墊之間具有該第三高度，且各該防焊塊與對應的該端子之間保持有一水平距離，以確保該防焊塊之設置不減少該端子與該導電焊料相結合的一接觸表面積。
根據本發明，藉由相應地形成至少一個防焊塊於各該接墊上，使得電子元件與基板之間的間隔高度可被提高至介於20微米至150微米之間。因此，在包覆成型封裝過程中，注模化合物能完全地被填入電子元件與基板之間的空間，從而解決習知方案所產生的脫層問題或錫橋，提升產品良率。
101‧‧‧基板
102‧‧‧接墊
103‧‧‧防焊塊
103a‧‧‧防焊層
104‧‧‧電子元件
105‧‧‧導電焊料
106‧‧‧封裝膠體
107‧‧‧空間
109‧‧‧端子
d1‧‧‧水平距離
h1‧‧‧第一高度
h2‧‧‧第二高度
h3‧‧‧第三高度
H‧‧‧間隔高度
第1圖為根據本發明一實施例的一種包覆成型封裝結構的側面剖視圖。
第1A圖為第1圖的包覆成型封裝結構的局部放大圖。
第2A-2D圖為根據本發明一實施例的一種包覆成型封裝方法的製造流程剖面示意圖。
為了讓本發明之上述及其他目的、特徵、優點能更明顯易懂，下文將特舉本發明較佳實施例，並配合所附圖式，作詳細說明如下。再者，本發明所提到的方向用語，例如上、下、頂、底、前、後、左、右、內、外、側面、周圍、中央、水平、橫向、垂直、縱向、軸向、徑向、最上層或最下層等，僅是參考附加圖式的方向。因此，使用的方向用語是用以說明及理解本發明，而非用以限制本發明。
請參照第1及1A圖所示，其為根據本發明一實施例的一種包覆成型封裝結構的側面剖視圖。本發明的包覆成型封裝結構包括：一基板101；至少一個接墊102，設置在該基板101上；至少一個防焊塊(solder mask block)103，相應地設置在該至少一個接墊102上；一電子元件104，設置在該基板101上方，該電子元件104具有至少一個端子109，各該端子109並經由一導電焊料(solder paste)105而電性連接到對應的該接墊102上；及一封裝膠體106，包覆該電子元件104且填滿該電子元件104與該基板101之間的一空間107；其中該電子元件104的本體與該基板101之間的一間隔高度H是由該接墊102的一第一高度h1與位在該接墊102上的該防焊塊103的一第二高度h2來界定，也就是該間隔高度H等於該第一高度h1與該第二高度h2的總和。
在本實施例中，該電子元件104的本體與該基板101之間的距離是由該間隔高度H來界定，該間隔高度H等於該第一高度h1與該第二高度 h2的總和。根據本發明，該間隔高度H介於20微米至150微米之間，該第一高度h1介於5微米至70微米之間，及該第二高度h2介於5微米至100微米之間。另外，該封裝膠體106是由一注模化合物(overmolding compound)來形成，並且該封裝膠體或注模化合物通常包括填充劑、樹脂及其他添加劑，其中填充劑例如選自二氧化矽或三氧化二鋁的顆粒；樹脂例如為環氧樹脂；及添加劑例如包含硬化劑、硬化促進劑、低應力劑、難燃劑、耦合劑及離型劑中的一個或以上；然而，本發明不限於此，只要注模化合物可以被注入以包覆該電子元件104且填滿該電子元件104與該基板101之間的空間107即可。
在本實施例中，該等防焊塊103係可藉由在該基板101上形成一防焊層103a並對該防焊層103a進行曝光顯影圖案化，而在該等接墊102上形成該等防焊塊103，其中該防焊層103a的厚度等於該間隔高度H，該等防焊塊103在該等接墊102上的厚度則等於該第二高度h2。該等防焊塊103與該等接墊102的一外周緣保持有一間隙，且位在該等接墊102上的該等防焊塊103係為概呈矩形塊狀，其中各該等防焊塊103在對應的該接墊102上所佔用的面積為該接墊102之總面積的5%至95%之間。
在一實施方式中，該基板101上例如設置有兩個該接墊102，該兩個接墊102上各自設置有一個該防焊塊103，且該等防焊塊103設置在該兩個接墊102彼此相互靠近的一側上。又，該電子元件104例如具有兩個該端子109，其分別經由該導電焊料105而分別電性連接到該兩個接墊102，其中各該端子109與對應的該接墊102之間具有一第三高度h3，該第三高度h3小於該第二高度h2。再者，本發明除了利用該防焊塊103進一步使得該電子 元件104之該端子109與對應的該接墊102之間增加至該第三高度h3之外，亦設計使各該防焊塊103與對應的該端子109之間保持有一水平距離d1(例如，介於10微米至1900微米之間)，因此本發明可確保該防焊塊103之設置不影響、不減少該端子109與該導電焊料105相結合的一接觸表面積，因此該端子109可通過充份的導電焊料105與對應的該接墊102形成穩固的電性連接關係。
該基板101可以是一聚合物基板或由其他類似材料所製成的基板，例如聚醯亞胺(polyimide)基板，該基板101可以承載在其上所安裝的電子元件104，並能承受整個產品製造過程。
此外，根據電路設計與電性需求，該電子元件104可以是被動元件。舉例來說，被動元件可以是電阻器、電容器或是電感器等。在本發明的一實施例中，該電子元件104較佳係指晶片電阻。在本發明的另一實施例中，該電子元件104的數量也可以是一個、二個或多個，例如包含數個晶片電阻。然而，本發明並不限於此。
該等接墊102可以是由銅、鋁、銅合金或鋁合金的導電金屬製成。
根據本發明，藉由將至少一個防焊塊103相應地設置在該至少一個接墊102上，使得該電子元件104的本體與該基板101之間的間隔高度H可被提高至介於20微米至150微米之間。因此，在包覆成型封裝過程中，注模化合物能完全地被填入電子元件104與基板101之間的空間107，從而解決習知方案所產生的脫層問題或錫橋，有利於提升產品良率。
本發明還提供一種包覆成型封裝方法。請參照第2A-2D圖， 其為根據本發明一實施例的一種包覆成型封裝方法的製造流程剖面示意圖。本發明的包覆成型封裝方法包括以下步驟：首先，如第2A圖所示，提供一基板101，該基板101上形成有至少一個接墊102。
該基板101可以是一聚合物基板或由其他類似材料所製成的基板，例如聚醯亞胺(polyimide)基板，該基板101可以承載在其上所安裝的電子元件104，並能承受整個產品製造過程。
該等接墊102可以是由銅、鋁、銅合金或鋁合金的導電金屬製成。
其次，如第2B圖所示，相應地形成至少一個防焊塊(solder mask)103於該至少一個接墊102上。在一實施例中，本發明之該等防焊塊103係藉由下述方式製作：首先在該基板101上形成一防焊層103a，接著對該防焊層103a進行曝光顯影製程，以圖案化該防焊層103a，使得該防焊層103a形成對應數量之開口裸露該等接墊102，但同時保留部份的該防焊層103a材料於該等接墊102上，因而在該等接墊102上形成該等防焊塊103，其中該防焊層103a的厚度等於該間隔高度H，該等防焊塊103在該等接墊102上的厚度則等於該第二高度h2，該防焊層103a之上表面與該等防焊塊103之上表面係具有實質相同之水平。
然後，如第2C圖所示，將一電子元件104之至少一個端子109經由一導電焊料(solder paste)105電性連接到對應的該接墊102上。
在一實施方式中，該電子元件104是藉由導電焊料105被焊接到該等接墊102的至少一接墊。
此外，根據電路設計與電性需求，該電子元件104可以是被動元件。舉例來說，被動元件可以是電阻器、電容器或是電感器等。在本發明的一實施例中，該電子元件104較佳係指晶片電阻。在本發明的另一實施例中，該電子元件104的數量也可以是一個、二個或多個，例如包含數個晶片電阻。然而，本發明並不限於此。
最後，如第2D圖所示，形成一封裝膠體106以包覆該電子元件104且填滿該電子元件104與該基板101之間的一空間107。
在本實施例中，該封裝膠體106是由一注模化合物(overmolding compound)來形成，並且該封裝膠體或注模化合物包括填充劑、樹脂及其他添加劑，其中填充劑例如選自二氧化矽或三氧化二鋁的顆粒；樹脂例如為環氧樹脂；及添加劑例如包含硬化劑、硬化促進劑、低應力劑、難燃劑、耦合劑及離型劑中的一個或以上；然而，本發明不限於此，只要注模化合物可以被注入以包覆該電子元件104且填滿該電子元件104與該基板101之間的空間107即可。
如第2D圖所示，由此完成了包覆成型封裝結構，請再參照第1A圖所示，其中該電子元件104的本體與該基板101之間的一間隔高度H是由該等接墊102的一第一高度h1與該等接墊102上的該等防焊塊103的一第二高度h2來界定。亦即，該間隔高度H等於該第一高度h1與該第二高度h2的總和。根據本發明，該間隔高度H介於20微米至150微米之間，該第一高度h1介於5微米至70微米之間，及該第二高度h2介於5微米至100微米之間。
在本實施例中，該等防焊塊103與該等接墊102的一外周緣保持有一間隙，且位在該等接墊102上的該等防焊塊103係為概呈矩形塊狀， 其中各該等防焊塊103在對應的該接墊102上所佔用的面積為該接墊102之總面積的5%至95%之間。
在一實施方式中，該基板101上例如設置有兩個該接墊102，該兩個接墊102上各自設置有一個該防焊塊103，且該等防焊塊103設置在該兩個接墊102彼此相互靠近的一側上。又，該電子元件104例如具有兩個該端子109，其分別經由該導電焊料105而分別電性連接到該兩個接墊102，其中各該端子109與對應的該接墊102之間具有一第三高度h3，該第三高度h3小於該第二高度h2。再者，本發明除了利用該防焊塊103進一步使得該電子元件104之該端子109與對應的該接墊102之間增加至該第三高度h3之外，亦設計使各該防焊塊103與對應的該端子109之間保持有一水平距離d1(例如，介於10微米至1900微米之間)，因此本發明可確保該防焊塊103之設置不影響、不減少該端子109與該導電焊料105相結合的一接觸表面積，因此該端子109可通過充份的導電焊料105與對應的該接墊102形成穩固的電性連接關係。
根據本發明，藉由相應地形成至少一個防焊塊103於各該接墊102上，使得該電子元件104的本體與該基板101之間的間隔高度H可被提高至介於20微米至150微米之間。因此，在包覆成型封裝過程中，注模化合物能完全地被填入電子元件104與基板101之間的空間107，從而解決習知方案所產生的脫層問題或錫橋，提升產品良率。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利 範圍所界定者為準。

Claims (10)

  1. 一種包覆成型封裝結構，包括：一基板；至少一個接墊，設置在該基板上；至少一個防焊塊，相應地設置在該至少一個接墊上；一電子元件，設置在該基板上方，該電子元件具有至少一個端子，各該端子經由一導電焊料而電性連接到對應的該接墊上；及一封裝膠體，包覆該電子元件且填滿該電子元件與該基板之間的一空間；其中該電子元件與該基板之間的一間隔高度是由該接墊的一第一高度與位在該接墊上的該防焊塊的一第二高度來界定；其中各該防焊塊與對應的該端子之間保持有一水平距離，且各該防焊塊的一頂部接觸該電子元件的一本體及各該防焊塊的一底部接觸對應的該接墊，以確保不影響該端子與該導電焊料相結合的一接觸表面積。
  2. 如請求項1所述的包覆成型封裝結構，其中該間隔高度介於20微米至150微米之間。
  3. 如請求項1所述的包覆成型封裝結構，其中各該防焊塊與對應的該接墊的一外周緣保持有一間隙，且位在該接墊上的該防焊塊係為呈矩形塊狀。
  4. 如請求項3所述的包覆成型封裝結構，其中該基板上設置有兩個該接墊，該兩個接墊上各自設置有一個該防焊塊，且該等防焊塊設置在該兩個接墊彼此相互靠近的一側上。
  5. 如請求項4所述的包覆成型封裝結構，其中該電子元件具有兩個該端子分別經由該導電焊料而分別電性連接到該兩個接墊，各該端子與對應 的該接墊之間具有一第三高度，該第三高度小於該第二高度。
  6. 一種包覆成型封裝方法，包括以下步驟：提供一基板，該基板上形成至少一個接墊；相應地形成至少一個防焊塊於該至少一個接墊上；將一電子元件之至少一個端子經由一導電焊料電性連接到對應的該接墊上；及形成一封裝膠體以包覆該電子元件且填滿該電子元件與該基板之間的一空間；其中該電子元件與該基板之間的一間隔高度是由該接墊的一第一高度與該接墊上的該防焊塊的一第二高度來界定；其中各該防焊塊與對應的該端子之間保持有一水平距離，且各該防焊塊的一頂部接觸該電子元件的一本體及各該防焊塊的一底部接觸對應的該接墊，以確保不影響該端子與該導電焊料相結合的一接觸表面積。
  7. 如請求項6所述的包覆成型封裝方法，其中該間隔高度介於20微米至150微米之間，及該封裝膠體包括5至40重量百分比的填充劑和60至95重量百分比的樹脂。
  8. 如請求項6所述的包覆成型封裝方法，其中各該防焊塊與對應的該接墊的一外周緣保持有一間隙，且位在該接墊上的該防焊塊係為呈矩形塊狀。
  9. 如請求項8所述的包覆成型封裝方法，其中該基板上設置有兩個該接墊，該兩個接墊上各自設置有一個該防焊塊，且該等防焊塊是形成在該兩個接墊彼此相互靠近的一側上。
  10. 如請求項9所述的包覆成型封裝方法，其中該電子元件具有兩個該端子分別經由該導電焊料而分別電性連接到該兩個接墊，各該端子與對應 的該接墊之間具有一第三高度，該第三高度小於該第二高度。
TW108100408A 2019-01-04 2019-01-04 包覆成型封裝結構及方法 TWI667945B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW108100408A TWI667945B (zh) 2019-01-04 2019-01-04 包覆成型封裝結構及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108100408A TWI667945B (zh) 2019-01-04 2019-01-04 包覆成型封裝結構及方法

Publications (2)

Publication Number Publication Date
TWI667945B true TWI667945B (zh) 2019-08-01
TW202027567A TW202027567A (zh) 2020-07-16

Family

ID=68316447

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108100408A TWI667945B (zh) 2019-01-04 2019-01-04 包覆成型封裝結構及方法

Country Status (1)

Country Link
TW (1) TWI667945B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230049094A1 (en) * 2021-08-10 2023-02-16 Cyntec Co., Ltd. Electronic module

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200920197A (en) * 2007-10-26 2009-05-01 Panasonic Corp Part built-in printed wiring board, and its manufacturing method
JP2011060875A (ja) * 2009-09-08 2011-03-24 Panasonic Corp 電子部品内蔵基板及びその製造方法とこれを用いた半導体装置
JP2012124397A (ja) * 2010-12-10 2012-06-28 Cmk Corp 部品内蔵型多層プリント配線板
JP2013105969A (ja) * 2011-11-16 2013-05-30 Murata Mfg Co Ltd 電子部品の実装構造及び電子部品の実装方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200920197A (en) * 2007-10-26 2009-05-01 Panasonic Corp Part built-in printed wiring board, and its manufacturing method
JP2011060875A (ja) * 2009-09-08 2011-03-24 Panasonic Corp 電子部品内蔵基板及びその製造方法とこれを用いた半導体装置
JP2012124397A (ja) * 2010-12-10 2012-06-28 Cmk Corp 部品内蔵型多層プリント配線板
JP2013105969A (ja) * 2011-11-16 2013-05-30 Murata Mfg Co Ltd 電子部品の実装構造及び電子部品の実装方法

Also Published As

Publication number Publication date
TW202027567A (zh) 2020-07-16

Similar Documents

Publication Publication Date Title
JP5598787B2 (ja) 積層型半導体装置の製造方法
KR101302640B1 (ko) 전자 부품 내장 기판 및 전자 부품 내장 기판의 제조 방법
US9953931B1 (en) Semiconductor device package and a method of manufacturing the same
JP6737914B2 (ja) インパッケージ区画遮蔽を備えた半導体パッケージ及びその製造方法
CN105321902A (zh) 封装结构及其制法
TW201304018A (zh) 積層型半導體封裝及其製造方法
CN110459521B (zh) 覆晶封装基板和电子封装件
WO2023011640A1 (zh) 多层堆叠封装组件及多层组件的封装方法
KR101653563B1 (ko) 적층형 반도체 패키지 및 이의 제조 방법
TWI667945B (zh) 包覆成型封裝結構及方法
KR20150129348A (ko) 재배선층을 이용한 적층형 반도체 패키지 및 이의 제조 방법
CN109427725B (zh) 中介基板及其制法
JP2020088373A (ja) 半導体パッケージ及びその製造方法
CN105206595A (zh) 封装基板、包含该封装基板的覆晶封装电路及其制作方法
JP2009099816A (ja) 半導体装置とその製造方法および半導体装置の実装方法
TWI394252B (zh) 封裝基板結構
CN108447829A (zh) 封装结构及其制法
US10475765B2 (en) Interposer substrate and method for manufacturing the same
TWI474411B (zh) 半導體裝置結構及其製造方法
WO2019179145A1 (zh) 一种堆叠封装器件及其封装方法
CN102891118A (zh) 堆叠封装的下封装体构造及其制造方法
TWI629756B (zh) 封裝結構及其封裝基板
KR20100025436A (ko) 플립칩 패키지 및 그 제조방법
US20240213134A1 (en) Electronic package
TWI392072B (zh) 封裝基板及其製作方法