JP2013105969A

JP2013105969A - 電子部品の実装構造及び電子部品の実装方法

Info

Publication number: JP2013105969A
Application number: JP2011250282A
Authority: JP
Inventors: Yoshihiro Otsuka; 善弘大塚
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2011-11-16
Filing date: 2011-11-16
Publication date: 2013-05-30

Abstract

【課題】電子部品が損傷しにくい電子部品の実装構造及び電子部品の実装方法を提供する。
【解決手段】電子部品１の実装構造２は、第１のソルダーレジスト層３１と、第２のソルダーレジスト層３２と、第１のランド電極２１の第１のソルダーレジスト層３１よりも長さ方向Ｌの一方側部分と第１の外部電極１３とを接続している第１のはんだ層５１と、第２のランド電極２２の第２のソルダーレジスト層３２よりも長さ方向Ｌの他方側部分と第２の外部電極１４とを接続している第２のはんだ層５２とをさらに備えている。第１のソルダーレジスト層３１は、第１のランド電極２１の上において、第１の外部電極１３の長さ方向Ｌの他方側端部の下方に位置するように配されている。第２のソルダーレジスト層３２は、第２のランド電極２２の上において、第２の外部電極１４の長さ方向Ｌの一方側端部の下方に位置するように配されている。
【選択図】図１

Description

本発明は、電子部品の実装構造及び電子部品の実装方法に関し、特に、はんだを用いた電子部品の実装構造及びその製造方法に関する。

従来、コンデンサ等の電子部品が実装基板に実装された電子部品の実装構造が種々提案されている。例えば特許文献１には、図７に示される電子部品の実装構造が記載されている。図７に示すように、電子部品の実装構造１００は、一対のランド電極１０１ａ、１０１ｂを有する実装基板１０１を有する。実装基板１０１の上には、一対の外部電極１０２ａ、１０２ｂを有する電子部品１０２が実装されている。外部電極１０２ａ、１０２ｂは、ランド電極１０１ａ、１０１ｂに対してはんだにより電気的に接続されている。電子部品１０２は、実装基板１０１に対して、接着層１０３により接着されている。特許文献１には、電子部品１０２の実装を、フロー実装により行う旨が記載されている。

特開２００２−１９０６６８号公報

しかしながら、電子部品の実装構造１００では、製造時や使用時において、実装基板がたわむなどして電子部品１０２に応力が付加された場合に電子部品１０２が損傷しやすいという問題がある。

本発明は、電子部品が損傷しにくい電子部品の実装構造及び電子部品の実装方法を提供することを主な目的とする。

本発明に係る電子部品の実装構造は、実装基板と、電子部品とを備えている。実装基板は、基板本体と、第１及び第２のランド電極とを有する。第１及び第２のランド電極は、基板本体の上に配されている。電子部品は、実装基板に実装されている。電子部品は、直方体状の電子部品本体と、第１の外部電極と、第２の外部電極とを有する。電子部品本体は、第１及び第２の主面と、第１及び第２の側面と、第１及び第２の端面とを有する。第１及び第２の主面は、長さ方向及び幅方向に沿って延びている。第１及び第２の側面は、長さ方向及び厚み方向に沿って延びている。第１及び第２の端面は、幅方向及び厚み方向に沿って延びている。第１の端面が長さ方向の一方側に位置し、第２の端面が長さ方向の他方側に位置している。第１の外部電極は、第１の主面において、長さ方向の一方側部分の上に配されている。第２の外部電極は、第１の主面において、長さ方向の他方側部分の上に配されている。本発明に係る電子部品の実装構造は、第１のソルダーレジスト層と、第２のソルダーレジスト層と、第１のはんだ層と、第２のはんだ層とをさらに備えている。第１のソルダーレジスト層は、第１のランド電極の一部を覆うように、かつ、厚み方向において第１の外部電極の長さ方向の他方側端部と重なるように配されている。第２のソルダーレジスト層は、第２のランド電極の一部を覆うように、かつ、厚み方向において第２の外部電極の長さ方向の一方側端部と重なるように配されている。第１のはんだ層は、第１のランド電極の、第１のソルダーレジスト層に覆われていない部分と、第１の外部電極とを接続している。第２のはんだ層は、第２のランド電極の、第２のソルダーレジスト層に覆われていない部分と、第２の外部電極とを接続している。

本発明に係る電子部品の実装構造のある特定の局面では、電子部品の実装構造は、第１のソルダーレジスト層の長さ方向の一方側端部と第１の外部電極の長さ方向の他方側端部との間の長さ方向に沿った距離をＤ_１、第２のソルダーレジスト層の長さ方向の他方側端部と第２の外部電極の長さ方向の一方側端部との間の長さ方向に沿った距離をＤ_２とした際に、５０μｍ≦Ｄ_１及び５０μｍ≦Ｄ_２を満たす。

本発明に係る電子部品の実装構造の別の特定の局面では、電子部品の実装構造は、基板本体の第１の主面と対向している部分の上に配された第３のソルダーレジスト層をさらに備えている。

本発明に係る電子部品の実装構造の他の特定の局面では、電子部品の実装構造は、第３のソルダーレジスト層と第１の主面とを接着している接着層をさらに備えている。

本発明に係る電子部品の実装構造のさらに他の特定の局面では、第１〜第３のソルダーレジスト層は、一体に設けられている。

本発明に係る電子部品の実装構造のさらに他の特定の局面では、電子部品の外形寸法は、前記長さ方向に沿った寸法が１ｍｍ以下、前記幅方向に沿った寸法が０．５ｍｍ以下、前記厚み方向に沿った寸法が０．５ｍｍ以下である。

本発明に係る電子部品の実装方法では、基板本体と、基板本体の上に配された第１及び第２のランド電極とを有する実装基板を用意する。長さ方向及び幅方向に沿って延びる第１及び第２の主面と、長さ方向及び厚み方向に沿って延びる第１及び第２の側面と、幅方向及び厚み方向に沿って延びる第１及び第２の端面とを有し、第１の端面が長さ方向の一方側に位置し、第２の端面が長さ方向の他方側に位置している直方体状の電子部品本体と、第１の主面において、長さ方向の一方側部分の上に配された第１の外部電極と、第１の主面において、長さ方向の他方側部分の上に配された第２の外部電極とを有する電子部品を用意する。第１のランド電極の一部を覆うように第１のソルダーレジスト層を形成すると共に、第２のランド電極の一部を覆うように第２のソルダーレジスト層を形成するソルダーレジスト層形成工程を行う。第１の外部電極の長さ方向の他方側端部と第１のソルダーレジスト層とが厚み方向において重なると共に、第２の外部電極の長さ方向の一方側端部と第２のソルダーレジスト層とが厚み方向において重なるように電子部品を実装基板に対して固定する固定工程を行う。第１のランド電極の、第１のソルダーレジスト層に覆われていない部分と、第１の外部電極と、が接続されるように第１のはんだ層を形成すると共に、第２のランド電極の、第２のソルダーレジスト層に覆われていない部分と、第２の外部電極と、が接続されるように第２のはんだ層を形成する工程を行う。

本発明に係る電子部品の実装方法のある特定の局面では、固定工程において、第１のソルダーレジスト層の長さ方向の一方側端部と第１の外部電極の長さ方向の他方側端部との間の長さ方向に沿った距離をＤ_１、第２のソルダーレジスト層の長さ方向の他方側端部と第２の外部電極の長さ方向の一方側端部との間の長さ方向に沿った距離をＤ_２とした際に、５０μｍ≦Ｄ_１及び５０μｍ≦Ｄ_２が満たされるように、電子部品を実装基板に対して固定する。

本発明に係る電子部品の実装方法の別の特定の局面では、ソルダーレジスト層形成工程において、基板本体の第１の主面と対向している部分の上に第３のソルダーレジスト層をさらに形成する。

本発明に係る電子部品の実装方法の他の特定の局面では、ソルダーレジスト層形成工程において、第１〜第３のソルダーレジスト層を一体に形成する。

本発明に係る電子部品の実装方法のさらに他の特定の局面では、固定工程において、第３のソルダーレジスト層の上に塗布した接着剤によって第３のソルダーレジスト層と第１の主面とを接着する。

本発明に係る電子部品の実装方法のさらに他の特定の局面では、接着剤は、スクリーン印刷によって塗布される。

本発明に係る電子部品の実装方法のさらに他の特定の局面では、電子部品の外形寸法は、前記長さ方向に沿った寸法が１ｍｍ以下、前記幅方向に沿った寸法が０．５ｍｍ以下、前記厚み方向に沿った寸法が０．５ｍｍ以下である。

本発明によれば、電子部品が損傷しにくい電子部品の実装構造及び電子部品の実装方法を提供することができる。

第１の実施形態に係る電子部品の実装構造の略図的断面図である。第１の実施形態における電子部品の略図的斜視図である。第１の実施形態に係る電子部品の実装構造の一部分を拡大した略図的断面図である。比較例に係る電子部品の実装構造の一部分を拡大した略図的断面図である。第２の実施形態に係る電子部品の実装構造の略図的断面図である。実施例における試験方向を説明するための模式図である。特許文献１に記載された電子部品の実装構造の略図的断面図である。

以下、本発明を実施した好ましい形態の一例について説明する。但し、下記の実施形態は、単なる例示である。本発明は、下記の実施形態に何ら限定されない。

また、実施形態等において参照する各図面において、実質的に同一の機能を有する部材は同一の符号で参照することとする。また、実施形態等において参照する図面は、模式的に記載されたものであり、図面に描画された物体の寸法の比率などは、現実の物体の寸法の比率などとは異なる場合がある。図面相互間においても、物体の寸法比率等が異なる場合がある。具体的な物体の寸法比率等は、以下の説明を参酌して判断されるべきである。

（第１の実施形態）
（電子部品１の実装構造２の構成）
図１は、第１の実施形態に係る電子部品の実装構造の略図的断面図である。図２は、第１の実施形態における電子部品の略図的斜視図である。

図１に示すように、電子部品の実装構造２は、実装基板２０と、実装基板２０に実装された電子部品１とを備えている。

実装基板２０は、基板本体２３を備えている。基板本体２３は、例えば樹脂や、ガラスセラミックスなどのセラミックスにより形成することができる。基板本体２３は、例えば、ガラスエポキシ、紙フェノールなどの樹脂複合材料により構成されていてもよい。

基板本体２３の主面２３ａの上には、電子部品１を実装するための第１及び第２のランド電極２１，２２が配されている。第１及び第２のランド電極２１，２２は、長さ方向Ｌに沿って配列されている。第１及び第２のランド電極２１，２２の長さ方向Ｌに沿った間隔は、０．６ｍｍ〜０．９ｍｍ程度とすることができる。

第１及び第２のランド電極２１，２２の厚みは、例えば、１０μｍ〜５０μｍ程度とすることができる。第１及び第２のランド電極２１，２２は、例えば、Ｃｕ，Ａｇ等の金属により形成することができる。

電子部品１の種類は、特に限定されない。電子部品１は、例えば、コンデンサ、インダクタ、サーミスタ、フィルタチップ等であってもよい。

電子部品１は、直方体状の電子部品本体１０を備えている。電子部品本体１０は、第１及び第２の主面１０ａ、１０ｂ、第１及び第２の側面１０ｃ、１０ｄ並びに第１及び第２の端面１０ｅ、１０ｆを有する。第１及び第２の主面１０ａ、１０ｂのそれぞれは、長さ方向Ｌ及び幅方向Ｗに沿って延びている。第１及び第２の主面１０ａ、１０ｂは、厚み方向Ｔにおいて対向している。第１及び第２の側面１０ｃ、１０ｄのそれぞれは、長さ方向Ｌ及び厚み方向Ｔに沿って延びている。第１及び第２の側面１０ｃ、１０ｄは、幅方向Ｗにおいて対向している。第１及び第２の端面１０ｅ、１０ｆのそれぞれは、幅方向Ｗ及び厚み方向Ｔに沿って延びている。第１及び第２の端面１０ｅ、１０ｆは、長さ方向Ｌにおいて対向している。第１の端面１０ｅは、長さ方向Ｌの一方側、すなわち、Ｌ１側に位置している。第２の端面１０ｆは、長さ方向Ｌの他方側、すなわち、Ｌ２側に位置している。

なお、本発明において、「直方体」には、角部や稜線部が面取り状またはＲ面取り状とされた直方体が含まれるものとする。

電子部品１の長さ方向Ｌに沿った寸法は、１．０ｍｍ以下であることが好ましい。電子部品１の幅方向Ｗに沿った寸法は、０．５ｍｍ以下であることが好ましい。電子部品１の厚み方向Ｔに沿った寸法は、０．５ｍｍ以下であることが好ましい。

電子部品本体１０は、例えば、適宜のセラミックスにより構成することができる。電子部品本体１０を構成するセラミックスの種類は、所望する電子部品１の特性に応じて適宜選択することができる。

例えば、電子部品１が、コンデンサである場合は、電子部品本体１０を誘電体セラミックスにより形成することができる。誘電体セラミックスの具体例としては、例えば、ＢａＴｉＯ_３、ＣａＴｉＯ_３、ＳｒＴｉＯ_３、ＣａＺｒＯ_３などが挙げられる。

例えば、電子部品１が、圧電部品である場合は、電子部品本体１０を圧電セラミックスにより形成することができる。圧電セラミックスの具体例としては、例えば、ＰＺＴ（チタン酸ジルコン酸鉛）系セラミックなどが挙げられる。

例えば、電子部品１が、サーミスタである場合は、電子部品本体１０を半導体セラミックスにより形成することができる。半導体セラミックスの具体例としては、例えば、スピネル系セラミックなどが挙げられる。

例えば、電子部品１が、インダクタである場合は、電子部品本体１０を磁性体セラミックスにより形成することができる。磁性体セラミックスの具体例としては、例えば、フェライトセラミックなどが挙げられる。

電子部品本体１０の内部には、例えば第１及び第２の内部電極が対向するように配されていてもよい。

電子部品１は、第１及び第２の外部電極１３，１４をさらに備えている。第１の外部電極１３は、第１の端面１０ｅの上に配された部分と、第１の主面１０ａの長さ方向ＬのＬ１側部分の上に配された部分１３ａと、第２の主面１０ｂの長さ方向ＬのＬ１側部分の上に配された部分と、第１及び第２の側面１０ｃ、１０ｄのそれぞれの長さ方向ＬのＬ１側部分の上に配された部分とを有する。もっとも、本発明において、第１の外部電極は、第１の主面において、長さ方向の一方側部分の上に配された部分を有するものである限りにおいて特に限定されない。第１の外部電極は、第１の主面において、長さ方向の一方側部分の上にのみ設けられていてもよい。

第２の外部電極１４は、第２の端面１０ｆの上に配された部分と、第１の主面１０ａの長さ方向ＬのＬ２側部分の上に配された部分１４ａと、第２の主面１０ｂの長さ方向ＬのＬ２側部分の上に配された部分と、第１及び第２の側面１０ｃ、１０ｄのそれぞれの長さ方向ＬのＬ２側部分の上に配された部分とを有する。もっとも、本発明において、第２の外部電極は、第１の主面において、長さ方向の他方側部分の上に配された部分を有するものである限りにおいて特に限定されない。第２の外部電極は、第１の主面において、長さ方向の他方側部分の上にのみ設けられていてもよい。

電子部品１は、電子部品本体１０の第１の主面１０ａが実装基板２０と対向するように配されている。第１の主面１０ａと実装基板２０とは、接着層４０によって接着されている。接着層４０は、例えば、エポキシ系樹脂等からなる樹脂接着剤の硬化物を含むものであってもよい。

第１の外部電極１３の部分１３ａは、第１のランド電極２１と対向している。一方、第２の外部電極１４の部分１４ａは、第２のランド電極２２と対向している。

第１のランド電極２１の上には、第１のランド電極２１の一部を覆うようにして、第１のソルダーレジスト層３１が配されている。第１のソルダーレジスト層３１は、全体が第１のランド電極２１の上に位置している。第１のソルダーレジスト層３１は、厚み方向において第１の外部電極１３の部分１３ａの長さ方向ＬのＬ２側端部と重なるように配されている。即ち、第１のソルダーレジスト層３１は、第１の外部電極１３の部分１３ａの長さ方向ＬのＬ２側端部と第１のランド電極２１の間に配されている。

第１のランド電極２１の、第１のソルダーレジスト層３１に覆われていない部分と、第１の外部電極１３とは、第１のはんだ層５１によって接続されている。第１のソルダーレジスト層３１が設けられているため、第１の外部電極１３の部分１３ａの長さ方向ＬのＬ２側端部には、第１のはんだ層５１は接合されていない。

第２のランド電極２２の上には、第２のランド電極２２の一部を覆うようにして、第２のソルダーレジスト層３２が配されている。第２のソルダーレジスト層３２は、全体が第２のランド電極２２の上に位置している。第２のソルダーレジスト層３２は、厚み方向において第２の外部電極１４の部分１４ａの長さ方向ＬのＬ１側端部と重なるように配されている。即ち、第２のソルダーレジスト層３２は、第２の外部電極１４の部分１４ａの長さ方向ＬのＬ１側端部と第２のランド電極２２の間に配されている。

第２のランド電極２２の、第２のソルダーレジスト層３２に覆われていない部分と、第２の外部電極１４とは、第２のはんだ層５２によって接続されている。第２のソルダーレジスト層３２が設けられているため、第２の外部電極１４の部分１４ａの長さ方向ＬのＬ１側端部には、第２のはんだ層５２は接合されていない。

電子部品１は、５０μｍ≦Ｄ_１及び５０μｍ≦Ｄ_２を満たすことが好ましい。但し、Ｄ_１は、第１のソルダーレジスト層３１の長さ方向ＬのＬ１側端部と第１の外部電極１３の部分１３ａの長さ方向ＬのＬ２側端部との間の長さ方向Ｌに沿った距離である。Ｄ_２は、２のソルダーレジスト層３２の長さ方向ＬのＬ２側端部と第２の外部電極１４の長さ方向ＬのＬ１側端部との間の長さ方向に沿った距離である。

また、電子部品１は、Ｄ_０−Ｄ_１≦２００μｍ及びＤ_０−Ｄ_２≦２００μｍを満たすことが好ましい。但し、Ｄ_０は、第１及び第２の外部電極１３，１４の部分１３ａ、１４ａの長さ方向Ｌに沿った寸法である。

なお、第１及び第２のレジスト層３１，３２は、例えば、エポキシ系樹脂により形成することができる。

第１及び第２のはんだ層５１，５２を構成するはんだの種類は、特に限定されず、例えば、Ｓｎ−Ｐｂ系はんだ、Ｓｎ−Ａｇ−Ｃｕ系はんだ、Ｓｎ−Ｃｕ系はんだ、Ｓｎ−Ｂｉ系はんだ等であってもよい。

（電子部品１の実装構造２の製造方法）
次に、電子部品１の実装構造２の製造方法の一例について説明する。

まず、上述の基板本体２３と第１及び第２のランド電極２１，２２とを有する実装基板２０と、電子部品１とを用意する。

実装基板２０の第１のランド電極２１の上に第１のソルダーレジスト層３１を形成すると共に、第２のランド電極２２の上に第２のソルダーレジスト層３２を形成する（ソルダーレジスト層形成工程）。第１及び第２のソルダーレジスト層３１，３２の形成は、例えば、スクリーン印刷法やフォトリソグラフィ法等により形成することができる。

次に、第１の外部電極１３の部分１３ａの長さ方向ＬのＬ２側端部と第１のソルダーレジスト層３１とが厚み方向Ｔにおいて重なると共に、第２の外部電極１４の部分１４ａの長さ方向ＬのＬ１側端部と第２のソルダーレジスト層３２とが厚み方向Ｔにおいて重なるように電子部品１を実装基板２０に対して固定する（固定工程）。電子部品１の実装基板２０への固定は、例えば、樹脂接着剤を用いて行うことができる。

５０μｍ≦Ｄ_１及び５０μｍ≦Ｄ_２を満たすように固定工程を行うことが好ましい。Ｄ_０−Ｄ_１≦２００μｍ及びＤ_０−Ｄ_２≦２００μｍを満たすように固定工程を行うことが好ましい。

次に、第１のランド電極２１の第１のソルダーレジスト層３１よりも長さ方向ＬのＬ１側部分と第１の外部電極１３とが接続されるように第１のはんだ層５１を形成すると共に、第２のランド電極２２の第２のソルダーレジスト層３２よりも長さ方向ＬのＬ２側部分と第２の外部電極１４とが接続されるように第２のはんだ層５２を形成する（はんだ層形成工程）。

この第１及び第２のはんだ層５１，５２の形成は、フローにより行うことができる。即ち、本実施形態では、電子部品１をフロー実装する。

ところで、図４に示すように、第２のソルダーレジスト層３２を設けない場合は、本実施形態とは異なり、第２のはんだ層２５２は、第２の外部電極２１４の部分２１４ａの長さ方向ＬのＬ１側端部にまで接合される。このため、電子部品本体２１０の第１の主面２１０ａの第２の外部電極２１４の部分２１４ａの長さ方向ＬのＬ１側端部と接触している部分Ｂが第２のはんだ層２５２によって強固に固定される。同様に、電子部品本体２１０の第１の主面２１０ａの第１の外部電極の長さ方向ＬのＬ２側端部と接触している部分が第１のはんだ層によって強固に固定される。ここで、電子部品に応力が加わった場合、電子部品本体には、電子部品本体の外部電極の端部と接触している部分に応力が集中しやすいため、この部分を起点としてクラックが生じやすい。このため、図４に示す比較例においては、このクラックの起点となりやすい、電子部品本体の外部電極の端部と接触している部分がはんだ層によって強固に固定されているため、電子部品に応力が加わった場合、外部電極の端部から電子部品本体にクラックが生じやすい。

それに対して本実施形態では、第１及び第２のソルダーレジスト層３１，３２が設けられていることにより、外部電極１３，１４の部分１３ａ、１４ａの端部Ａ，Ｂは、はんだ層５１，５２により直接固定されていない。このため、部分Ａ，Ｂに集中する応力を分散することができるため、この部分Ａ，Ｂを起点として電子部品本体２１０にクラックが生じ難い。即ち、電子部品１の実装構造２の製造時や、実装構造２の使用時などにおいて、電子部品１に応力が加わった場合であっても電子部品１が損傷しにくい。

特に、５０μｍ≦Ｄ_１及び５０μｍ≦Ｄ_２とされているため、電子部品１に応力が加わった際の電子部品１の損傷がより効果的に抑制されている。

以下、本発明の好ましい実施形態の他の例について説明する。以下の説明において、上記第１の実施形態と実質的に共通の機能を有する部材を共通の符号で参照し、説明を省略する。

（第２の実施形態）
図５は、第２の実施形態に係る電子部品の実装構造の略図的断面図である。

図５に示すように、第２の実施形態では、基板本体２３の第１の主面１０ａと対向している部分の上に第３のソルダーレジスト層３３が配されている。第１〜第３のソルダーレジスト層３１〜３３は、一体に設けられている。すなわち、第１のランド電極２１の上から、第２のランド電極２２の上に至るように、連続してソルダーレジスト層が設けられている。接着層４０は、第３のソルダーレジスト層３３と第１の主面１０ａとを接着している。かかる構成においても、上記第１の実施形態と同様の効果が奏される。

本実施形態に係る電子部品１の実装構造２ａを製造するに際しては、ソルダーレジスト層形成工程において、第１及び第２のソルダーレジスト層３１，３２と共に、第３のソルダーレジスト層３３を形成する。具体的には、第１〜第３のソルダーレジスト層３１〜３３を一体に形成する。そして、第３のソルダーレジスト層３３の上に塗布した接着剤によって第３のソルダーレジスト層３３と第１の主面１０ａとを接着する。接着剤は、例えば、スクリーン印刷によって塗布することができる。

このように、第３のソルダーレジスト層３３を設けておくことにより、第１の実施形態のように第３のソルダーレジスト層３３を設けない場合と比較して、主面２３ａと第１の主面１０ａとの隙間（段差）を解消することができる。このため、第３のソルダーレジスト層３３と電子部品１との接着性を向上させることが可能となり、電子部品１を強固に固定することができる。これは、第１〜第３のソルダーレジスト層３３が一体に形成されており、第１〜第３のソルダーレジスト層３３表面が平坦に形成されている。このため、スクリーン印刷時に使用されるメタルマスクと、第３のソルダーレジスト層３３表面と、を面接着させることができる。よって、スクリーン印刷時にスキージによって押し出された接着剤を確実に第３のソルダーレジスト層３３上に接触・塗布することが可能となるためである。例えば、第１の実施形態のように第３のソルダーレジスト層３３が設けられていない場合は、第１の主面１０ａと主面２３ａとの間に隙間（段差）が生じてしまうことになる。一般的に、電子部品１のサイズが大きく、第１のランド電極と第２のランド電極との間隔が比較的広い場合には、メタルマスクを支える支点間距離も広くなる。このため、スクリーン印刷で接着剤を塗布する場合、スキージによって接着剤をメタルマスクに押圧した際に、メタルマスクが湾曲し、主面２３ａと接触させ、接着剤を塗布することができる。しかし、長さ方向に沿った寸法が１ｍｍ以下、幅方向に沿った寸法が０．５ｍｍ以下、厚み方向に沿った寸法が０．５ｍｍ以下のサイズの小さな電子部品１を実装する場合には、第１のランド電極と第２のランド電極との間隔が狭くなる。このため、メタルマスクを支える支点間距離も狭くなり、スクリーン印刷時においてスキージによって接着剤をメタルマスクに押圧しても、メタルマスクは湾曲しにくく、主面２３ａと面接触しにくい。したがって、接着剤を主面２３ａの表面にまで接触させることができず、メタルマスクを取り除いた際に、主面２３ａには接着剤が塗布されず、電子部品１をうまく接着することができないことがある。このため、フロー実装に際して電子部品１が脱落してしまい、好適にフロー実装することが困難である。

それに対して本実施形態では、第３のソルダーレジスト層３３が設けられているため、第１の主面１０ａと主面２３ａとの隙間（段差）を解消することができるため、先に述べたような効果を得ることができ、電子部品１が非常に小型である場合にも電子部品１を強固に固定でき、フロー実装に際して電子部品１が脱落することを好適に防止することができる。

以下、本発明について、具体的な実施例に基づいて、さらに詳細に説明するが、本発明は以下の実施例に何ら限定されるものではなく、その要旨を変更しない範囲において適宜変更して実施することが可能である。

（実施例１〜５）
下記の条件で、第２の実施形態に係る電子部品１の実装構造２ａと実質的に同様の構成を有する電子部品の実装構造を、Ｄ_１，Ｄ_２を下記の表１に示すようにして、各条件につき２０個作製した。

（条件）
電子部品の長さ方向寸法：１．０ｍｍ
電子部品の幅方向寸法：０．５ｍｍ
電子部品の厚さ方向寸法：０．５ｍｍ
電子部品：２２０ｐＦの積層セラミックコンデンサ
基板本体：厚さ１．６ｍｍの紙フェノール基板
はんだ：Ｓｎ−３Ａｇ−０．５Ｃｕ
接着剤：ソマール社製ＩＲ−１３０

次に、図６のように、実装基板の長さ方向における両端を支持した状態で、実装基板を３ｍｍたわませた後、電子部品にクラックが発生したか否かを電子顕微鏡により観察した。結果を下記の表１に示す。

（比較例１）
Ｄ_１，Ｄ_２を０μｍとしたこと以外は、実施例１〜５と同様にして電子部品の実装構造を２０個作製し、実施例１〜５と同様の評価をした。結果を下記の表１に示す。

（比較例２）
第１のソルダーレジスト層のＬ２側端部を第１の外部電極のＬ２側端部よりも３００μｍさらにＬ２側に位置させると共に、第２のソルダーレジスト層のＬ１側端部を第２の外部電極のＬ１側端部よりも３００μｍさらにＬ１側に位置させたこと以外は、実施例１〜５と同様にして電子部品の実装構造を２０個作製し、実施例１〜５と同様の評価をした。結果を下記の表１に示す。

表１に示す結果から、第１及び第２のソルダーレジスト層を第１または第２の外部電極の長さ方向における端部と重なるように配することによって電子部品にクラックが生じることを効果的に抑制できることが分かる。また、Ｄ_１，Ｄ_２を５０μｍ以上とすることにより、電子部品にクラックが生じることをより効果的に抑制できることが分かる。また、実施例１〜５及び比較例１，２では、Ｄ_０が２５０μｍであったため、Ｄ_０−Ｄ_１≦２００μｍ及びＤ_０−Ｄ_２≦２００μｍとすることが好ましいことが分かる。

１…電子部品
２，２ａ…電子部品の実装構造
１０…電子部品本体
１０ａ…第１の主面
１０ｂ…第２の主面
１０ｃ…第１の側面
１０ｄ…第２の側面
１０ｅ…第１の端面
１０ｆ…第２の端面
１３…第１の外部電極
１４…第２の外部電極
２０…実装基板
２１…第１のランド電極
２２…第２のランド電極
２３…基板本体
２３ａ…主面
３１…第１のソルダーレジスト層
３２…第２のソルダーレジスト層
３３…第３のソルダーレジスト層
４０…接着層
５１…第１のはんだ層
５２…第２のはんだ層

Claims

基板本体と、前記基板本体の上に配された第１及び第２のランド電極とを有する実装基板と、
前記実装基板に実装された電子部品と、
を備え、
前記電子部品は、
長さ方向及び幅方向に沿って延びる第１及び第２の主面と、前記長さ方向及び厚み方向に沿って延びる第１及び第２の側面と、前記幅方向及び前記厚み方向に沿って延びる第１及び第２の端面とを有し、前記第１の端面が前記長さ方向の一方側に位置し、前記第２の端面が前記長さ方向の他方側に位置している直方体状の電子部品本体と、
前記第１の主面において、前記長さ方向の前記一方側部分の上に配された第１の外部電極と、
前記第１の主面において、前記長さ方向の前記他方側部分の上に配された第２の外部電極と、
を有し、
前記第１のランド電極の一部を覆うように、かつ、前記厚み方向において前記第１の外部電極の前記長さ方向の前記他方側端部と重なるように、配された第１のソルダーレジスト層と、
前記第２のランド電極の一部を覆うように、かつ、前記厚み方向において前記第２の外部電極の前記長さ方向の前記一方側端部と重なるように、配された第２のソルダーレジスト層と、
前記第１のランド電極の、前記第１のソルダーレジスト層に覆われていない部分と、前記第１の外部電極と、を接続している第１のはんだ層と、
前記第２のランド電極の、前記第２のソルダーレジスト層に覆われていない部分と、前記第２の外部電極と、を接続している第２のはんだ層と、
をさらに備える電子部品の実装構造。
前記第１のソルダーレジスト層の前記長さ方向の前記一方側端部と前記第１の外部電極の前記長さ方向の前記他方側端部との間の前記長さ方向に沿った距離をＤ_１、前記第２のソルダーレジスト層の前記長さ方向の前記他方側端部と前記第２の外部電極の前記長さ方向の前記一方側端部との間の前記長さ方向に沿った距離をＤ_２とした際に、５０μｍ≦Ｄ_１及び５０μｍ≦Ｄ_２を満たす、請求項１に記載の電子部品の実装構造。
前記基板本体の前記第１の主面と対向している部分の上に配された第３のソルダーレジスト層をさらに備える、請求項１または２に記載の電子部品の実装構造。
前記第３のソルダーレジスト層と前記第１の主面とを接着している接着層をさらに備える、請求項３に記載の電子部品の実装構造。
前記第１〜第３のソルダーレジスト層は、一体に設けられている、請求項３または４に記載の電子部品の実装構造。
前記電子部品の外形寸法は、前記長さ方向に沿った寸法が１ｍｍ以下、前記幅方向に沿った寸法が０．５ｍｍ以下、前記厚み方向に沿った寸法が０．５ｍｍ以下である、請求項１〜５のいずれか一項に記載の電子部品の実装構造。
基板本体と、前記基板本体の上に配された第１及び第２のランド電極とを有する実装基板を用意する工程と、
長さ方向及び幅方向に沿って延びる第１及び第２の主面と、前記長さ方向及び厚み方向に沿って延びる第１及び第２の側面と、前記幅方向及び前記厚み方向に沿って延びる第１及び第２の端面とを有し、前記第１の端面が前記長さ方向の一方側に位置し、前記第２の端面が前記長さ方向の他方側に位置している直方体状の電子部品本体と、前記第１の主面において、前記長さ方向の一方側部分の上に配された第１の外部電極と、前記第１の主面において、前記長さ方向の他方側部分の上に配された第２の外部電極とを有する電子部品を用意する工程と、
前記第１のランド電極の一部を覆うように第１のソルダーレジスト層を形成すると共に、前記第２のランド電極の一部を覆うように第２のソルダーレジスト層を形成するソルダーレジスト層形成工程と、
前記第１の外部電極の前記長さ方向の他方側端部と前記第１のソルダーレジスト層とが前記厚み方向において重なると共に、前記第２の外部電極の前記長さ方向の一方側端部と前記第２のソルダーレジスト層とが前記厚み方向において重なるように前記電子部品を前記実装基板に対して固定する固定工程と、
前記第１のランド電極の、前記第１のソルダーレジスト層に覆われていない部分と、前記第１の外部電極と、が接続されるように第１のはんだ層を形成すると共に、前記第２のランド電極の、前記第２のソルダーレジスト層に覆われていない部分と、前記第２の外部電極と、が接続されるように第２のはんだ層を形成する工程と、
を備える、電子部品の実装方法。
前記固定工程において、前記第１のソルダーレジスト層の前記長さ方向の前記一方側端部と前記第１の外部電極の前記長さ方向の前記他方側端部との間の前記長さ方向に沿った距離をＤ_１、前記第２のソルダーレジスト層の前記長さ方向の前記他方側端部と前記第２の外部電極の前記長さ方向の前記一方側端部との間の長さ方向に沿った距離をＤ_２とした際に、５０μｍ≦Ｄ_１及び５０μｍ≦Ｄ_２が満たされるように、前記電子部品を前記実装基板に対して固定する、請求項７に記載の電子部品の実装方法。
前記ソルダーレジスト層形成工程において、前記基板本体の前記第１の主面と対向している部分の上に第３のソルダーレジスト層をさらに形成する、請求項７または８に記載の電子部品の実装方法。
前記ソルダーレジスト層形成工程において、前記第１〜第３のソルダーレジスト層を一体に形成する、請求項９に記載の電子部品の実装方法。
前記固定工程において、前記第３のソルダーレジスト層の上に塗布した接着剤によって前記第３のソルダーレジスト層と前記第１の主面とを接着する、請求項９または１０に記載の電子部品の実装方法。
前記接着剤は、スクリーン印刷によって塗布される、請求項１１に記載の電子部品の実装方法。
前記電子部品の外形寸法は、前記長さ方向に沿った寸法が１ｍｍ以下、前記幅方向に沿った寸法が０．５ｍｍ以下、前記厚み方向に沿った寸法が０．５ｍｍ以下である、請求項７〜１２のいずれか一項に記載の電子部品の実装方法。