JP6036979B2 - 積層コンデンサ - Google Patents

積層コンデンサ Download PDF

Info

Publication number
JP6036979B2
JP6036979B2 JP2015239968A JP2015239968A JP6036979B2 JP 6036979 B2 JP6036979 B2 JP 6036979B2 JP 2015239968 A JP2015239968 A JP 2015239968A JP 2015239968 A JP2015239968 A JP 2015239968A JP 6036979 B2 JP6036979 B2 JP 6036979B2
Authority
JP
Japan
Prior art keywords
capacitor
multilayer
dimension
electrode
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015239968A
Other languages
English (en)
Other versions
JP2016054323A (ja
Inventor
藤井 裕雄
裕雄 藤井
良直 西岡
良直 西岡
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2012133215 priority Critical
Priority to JP2012133215 priority
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Publication of JP2016054323A publication Critical patent/JP2016054323A/ja
Application granted granted Critical
Publication of JP6036979B2 publication Critical patent/JP6036979B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/01Form of self-supporting electrodes
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • H01G4/302Stacked capacitors obtained by injection of metal in cavities formed in a ceramic body

Description

本発明は、積層コンデンサ、特に、複数の誘電体層を積層してなる積層体に複数のコンデンサ電極を誘電体層を介して互いに対向して配置し、積層体の表面に各コンデンサ電極と接続した外部電極を設けた積層コンデンサに関する。
誘電体層とコンデンサ電極とが積層されてなる積層コンデンサでは、電圧を印加すると容量部において電歪現象が発生し、積層体が伸縮する。近年、積層コンデンサの小型化・薄層化の進展に伴い、誘電体への印加電界が強くなり、電歪現象が無視できなくなってきた。基板に搭載(はんだ付け)された積層コンデンサにリップルを含む電圧、交流電圧又は交流成分が重畳された直流電圧が印加されると、積層体の伸縮が基板に伝搬されて基板が振動し、その振動数が可聴域である20Hz〜20kHzになると人間の耳に認識される。この現象は「鳴き(acoustic noise)」とも言われ、特に、テレビ、ノートパソコン、携帯電話機などで問題となっている。
このような「鳴き」を防止・低減するために従来様々な提案がなされている。例えば、特許文献1には、回路基板の表面と裏面にそれぞれ同等仕様のセラミックコンデンサを面対称となるように配置することを提案している。この技術では、一方のコンデンサから回路基板に伝達した振動と他方のコンデンサから回路基板に伝達した振動とが打ち消し合い、可聴音の発生を低減する。
しかしながら、特許文献1に記載の実装形態では、同等仕様の二つのコンデンサを回路基板の表裏面に実装する必要があるので、回路設計の自由度が損なわれるという問題点があった。
特開2000−232030号公報
本発明の目的は、回路設計において高い自由度を得つつ、鳴きを低減することのできる積層コンデンサを提供することにある。
本発明の一形態である積層コンデンサは、
複数の誘電体層を積層してなる六つの面を有する直方体形状をなし、実装面である第1面、該第1面に対向する第2面、第1面と第2面に直交して互いに対向する第3面と第4面、第1面から第4面に直交して互いに対向する第5面と第6面を有する積層体と、
前記積層体の内部において前記誘電体層を挟んで互いに対向する容量部と、該容量部から前記積層体の少なくとも一つの面に引き出された引出し部とを有する複数のコンデンサ電極と、
前記積層体の少なくとも一つの面に配置され、前記引出し部にそれぞれ接続された第1外部電極及び第2外部電極と、
を備え、
第1面から前記容量部までのギャップ寸法をG1、第2面から前記容量部までのギャップ寸法をG2としたとき、G1>G2であり、
前記第1外部電極は第1面から第5面にわたって形成され、前記第2外部電極は第1面から第6面にわたって形成されており、
前記第1外部電極の第5面に沿った高さ寸法及び前記第2外部電極の第6面に沿った高さ寸法は、第1面から前記容量部までのギャップ寸法G1よりも小さく、
前記コンデンサ電極は第1面及び第2面に対して水平に配置されていること、
を特徴とする。
前記積層コンデンサにおいては、第1面から容量部までのギャップ寸法G1を、第2面から容量部までのギャップ寸法G2よりも大きくしたため、コンデンサ電極が互いに対向する容量部で発生する電歪現象に起因する積層体の伸縮が、積層コンデンサが実装される基板に伝達されにくくなり、鳴きが低減される。
本発明によれば、単一の積層コンデンサのみで積層体の伸縮が基板に伝達されるのを抑制でき、回路設計において高い自由度を得つつ、鳴きを低減することができる。
本発明に係る積層コンデンサにおける積層体を示す斜視図である。 第1実施例である積層コンデンサを示し、(A)は(B)のA−A断面図、(B)は(A)のB−B断面図、(C)はコンデンサ電極の斜視図である。 第1実施例である積層コンデンサを回路基板上に実装した状態を示す断面図である。 第2実施例である積層コンデンサを示し、(A)は(B)のA−A断面図、(B)は(A)のB−B断面図、(C)はコンデンサ電極の斜視図である。 第2実施例である積層コンデンサを回路基板上に実装した状態を示す断面図である。 第3実施例である積層コンデンサを示し、(A)は(B)のA−A断面図、(B)は(C)のB−B断面図、(C)は(B)のC−C断面図、(D)はコンデンサ電極の斜視図である。 第4実施例である積層コンデンサを示し、(A)は(B)のA−A断面図、(B)は(A)のB−B断面図、(C)は(B)のC−C断面図である。 第5実施例である積層コンデンサの積層体を示し、(A)は(B)のA−A断面図、(B)は(A)のB−B断面図であって実装状態をも示し、(C)は(B)のC−C断面図である。 第6実施例である積層コンデンサを示し、(A)は(B)のA−A断面図、(B)は(A)のB−B断面図であって実装状態をも示し、(C)は(B)のC−C断面図である。 第7実施例である積層コンデンサを示し、(A)は(B)のA−A断面図、(B)は(A)のB−B断面図であって実装状態をも示し、(C)は(B)のC−C断面図である。 第7実施例である積層コンデンサの変形例を示す実装状態での断面図である。 第8実施例である積層コンデンサを示し、(A)は(B)のA−A断面図、(B)は(A)のB−B断面図であって実装状態をも示し、(C)は(B)のC−C断面図である。 音圧レベルの測定装置の構成図である。
以下、本発明に係る積層コンデンサの実施例について添付図面を参照して説明する。なお、各図面においては、同じ部材、部分に関しては共通の符号を付し、重複する説明は省略する。
(積層体の6面の定義、図1参照)
積層コンデンサを構成する積層体10は、図1に示すように、複数の誘電体層を積層してなる六つの面を有する直方体形状をなす。本明細書においては、実装面(下面)を第1面(1)、第1面に対向する上面を第2面(2)、第1面(1)と第2面(2)に直交して互いに対向する正面側を第3面(3)、背面側を第4面(4)、第1面(1)から第4面(4)に直交して互いに対向する左側を第5面(5)、右側を第6面(6)と定義する。
また、第1面(1)と第2面(2)とを結ぶ方向の寸法をT、第3面(3)と第4面(4)とを結ぶ方向の寸法をW、第5面(5)と第6面(6)とを結ぶ方向の寸法をLとする。なお、ここでの各種寸法には外部電極の厚みを含む。
(第1実施例、図2及び図3参照)
第1実施例である積層コンデンサ1Aは、積層体10の内部に誘電体層を挟んで互いに対向する複数の第1及び第2コンデンサ電極11,12を配置し、第1及び第2外部電極15,16を設けたもので、従来から周知の積層工法によって製造される。コンデンサ電極11,12は第1面及び第2面に対して垂直に配置されている。第1外部電極15は第1面から第5面の一部(下部)にわたって形成され、第2外部電極16は第1面から第6面の一部(下部)にわたって形成されている。第5面及び第6面に形成される第1及び第2外部電極15,16は、第1面から後述する容量部11a,12aまでのギャップ寸法G1より小さく形成されるのが好ましい。
第1及び第2コンデンサ電極11,12は、互いに対向する容量部11a,12aと、該容量部11a,12aから積層体10の第1面から第5面の下部又は第6面の下部に引き出された引出し部11b,12bとを有している。第1コンデンサ電極11の引出し部11bが第1外部電極15と接続され、第2コンデンサ電極12の引出し部12bが第2外部電極16と接続されている。そして、容量部11a,12aが誘電体層を挟んで対向する領域が容量領域CAとして機能する。
積層コンデンサ1Aにおいて、第1面から容量部11a,12aまでのギャップ寸法をG1、第2面から容量部までのギャップ寸法をG2としたとき、G1>G2の関係に設定されている。G1−G2は少なくとも10μmであることが好ましい。
より詳細には、高さ寸法Tと幅寸法WとはT>Wの関係を満足することが好ましい。また、長さ寸法Lと幅寸法WとはL>Wの関係を満足することが好ましい。積層体10の角部や稜線部には丸みが付けられていることが好ましい。
誘電体層としては、BaTiO3、CaTiO3、SrTiO3、CaZrO3などを主成分とする誘電体セラミックを好適に用いることができる。これらの主成分に、Mn化合物、Mg化合物、Si化合物、Co化合物、Ni化合物、希土類化合物などの副成分を添加したものを用いてもよい。容量領域CAにおける誘電体層の厚みは0.5〜10μmであることが好ましい。
第1及び第2コンデンサ電極11,12としては、Ni、Cu、Ag、Pd、Ag−Pd合金、Auなどを好適に用いることができ、その厚みは0.3〜2.0μmであることが好ましい。
外部電極15,16は、下地層とその上に形成されるめっき層とで構成されることが好ましい。下地層としては、Cu、Ni、Ag、Pd、Ag−Pd合金、Auなどを好適に用いることができ、導電性ペーストを焼き付けるなどして形成される。さらに、下地層は積層体10の表面にめっきによって直接的に形成されていてもよい。めっき層としては、Cu、Ni、Ag、Pd、Ag−Pd合金、Auなどを好適に用いることができ、複数層により形成されていてもよい。好ましくは、Niめっき及びSnめっきの2層構造である。外部電極15,16は、導電性樹脂層を含んでいてもよい。
前記構成からなる積層コンデンサ1Aは、図3に示すように、プリント回路基板50上に実装される。プリント回路基板50はガラスエポキシ基板が好適に用いられ、積層コンデンサ1Aのための図示しない回路が形成されている。
積層コンデンサ1Aは、プリント回路基板50上に形成された第1及び第2ランド51,52にはんだ55を介して実装される。即ち、ランド51,52上に塗布したはんだペーストをリフロー炉で加熱することにより、はんだペーストが濡れ広がってランド51,52が外部電極15,16とそれぞれ接合される。この場合、積層コンデンサ1Aはコンデンサ電極11,12がプリント回路基板50の表面に対して垂直になる向きに実装される。はんだペーストとしては、Sn−Pb共晶はんだやSn−Ag−Cuなどの鉛フリーはんだを好適に用いることができる。はんだに代えて導電性接着剤などを用いてもよい。
積層コンデンサ1Aにおいては、第1面から容量部11a,12aまでのギャップ寸法G1を、第2面から容量部11a,12aまでのギャップ寸法G2よりも大きくしたため、コンデンサ電極11,12が互いに対向する容量部11a,12aで発生する電歪現象に起因する積層体10の伸縮が、プリント回路基板50に伝達されにくくなり、鳴きが低減される。以下、このような効果を確認するために行われた実験について説明する。
表1に示すサイズ設計からなる試料1〜12を作製した。
各試料のサイズは以下のとおりである。
積層体の外形寸法:表1のとおり
容量:22μF
誘電体材料:BaTiO3を主成分とするセラミック
容量部の誘電体層厚み:0.94μm
コンデンサ電極材料:Ni
コンデンサ電極厚み:0.58μm
コンデンサ電極枚数:498
外部電極材料:Cu/Ni/Sn(めっきにより形成)
外部電極厚み:13μm
回路基板の表面から外部電極までのギャップ寸法:50μm
外部電極の高さ:フィレット高さX−50μm(フィレット高さXには前記ギャップ寸法50μmを含む)
フィレット高さX:表1のとおり
ギャップ寸法G1:表1のとおり
ギャップ寸法G2:表1のとおり
作製した試料の各寸法は以下のように測定した。長さ寸法Lは、第5面及び第6面のそれぞれの中央部の間隔を測定した20個の平均値である。幅寸法Wは、第3面及び第4面のそれぞれの中央部の間隔を測定した20個の平均値である。高さ寸法Tは、外部電極形成領域において第1面及び第2面の間隔を測定した20個の平均値である。これらの寸法は、後述する音圧レベルを測定する試料と同じ製造ロットの試料をマイクロメータで測定した。
フィレット高さXについては、第1及び第2外部電極15,16のそれぞれにおけるプリント回路基板50の表面からそれぞれのフィレットの頂点までの間隔を測定してその平均値をもとめ、さらに、3個分の平均値とした。フィレット高さの測定は、後述する音圧レベルを測定した後の試料の第3面から研磨して露出した幅方向中央部の断面を、金属顕微鏡で観察することにより行った。
次に、後述する音圧レベルを測定する試料と同じ製造ロットの別の3個の各試料について第5面から研磨し、長さ方向中央部分の断面を露出させた。
ギャップ寸法G1については、第1コンデンサ電極11の容量部11aから第1面までのギャップ寸法G1a、第2コンデンサ電極12の容量部12aから第1面までのギャップ寸法G1bをそれぞれ測定し、そのうちの大きい値をG1とした。ギャップ寸法G2については、第1コンデンサ電極11の容量部11aから第2面までのギャップ寸法G2a、第2コンデンサ電極12の容量部12aから第2面までのギャップ寸法G2bをそれぞれ測定し、そのうちの大きい値をG2とした。
ギャップ寸法G1a,G1b,G2a,G2bを測定する際には、幅方向の最左層、中央層、最右層の3点において、第1及び第2コンデンサ電極11,12から第1面及び第2面までのギャップ寸法を測定し、その平均値とした。このように1個の試料ごとに求めたG1,G2について3個分の平均値を求めて各試料のギャップ寸法G1,G2とした。なお、第1及び第2コンデンサ電極11,12が偶数個ある場合は、中央に最も近い層を中央層とした。
試料1〜12ごとに3個のコンデンサについて音圧レベルを測定し、その平均値を音圧とした。図13に音圧レベルの測定装置71を示す。試料1〜12のそれぞれを無響箱73内に設置し、試料(コンデンサ1)に対して、2.9kHzの周波数及び1Vppの電圧を有する交流電圧を印加した。そして、その際に発生する鳴きを集音マイク74で集音し、集音計76及びFFTアナライザ78(株式会社小野測器製 CF−5220)で集音された音の音圧レベルを測定した。集音マイク74は、プリント回路基板50から3mmだけ離して設置した。プリント回路基板50は、100mm×40mm、厚み1.6mmのサイズで、2.9kHzで共振する。
実験結果を表1に音圧(dB)として示す。G1=G2に設定された試料1,4,7,10に比べて、ギャップ寸法G1を大きく設定するほど、鳴きが低減することが確認された。G1−G2は少なくとも10μm以上であることが好ましい。
また、第1及び第2外部電極15,16の高さ寸法は、第1面から前記容量部11a,12aまでのギャップ寸法G1よりも小さいことが好ましい。この場合、第5面又は第6面から見て、伸縮が大きい領域である容量領域CAにフィレットが形成されていないので、振動の伝達が低減される。その結果、鳴きが低減される。
なお、本明細書において、音圧抑制効果の実験は第1実施例及び以下に説明する第8実施例に関してのみ説明しているが、他の実施例においても同様の実験を追試することは当業者にとって容易である。
(第2実施例、図4及び図5参照)
第2実施例である積層コンデンサ1Bは、図4に示すように、第1及び第2コンデンサ電極11,12の引出し部11b,12bを積層体10の第1面にのみ引き出したものであり、第1及び第2外部電極15,16は第1面にのみ形成されている。この積層コンデンサ1Bの実装状態は図5に示すとおりであり、第1及び第2外部電極15,16が第1及び第2ランド51,52にはんだ55を介して接続される。このとき、第1及び第2外部電極15,16が第1面にのみ形成されているため、はんだ55は、第5面及び第6面にはほとんど塗れ上がらない(フィレットレス)。このような第2実施例の積層コンデンサ1Bによれば、積層体10の振動が回路基板50に伝わりにくくなり、前記第1実施例の積層コンデンサ1Aに比べて鳴きを低減できる。
本積層コンデンサ1Bにおいても、ギャップ寸法G1はギャップ寸法G2よりも大きく設定されており、その作用効果は前記第1実施例で説明したのと同様である。
(第3実施例、図6参照)
第3実施例である積層コンデンサ1Cは、図6に示すように、第1コンデンサ電極11の容量部11aにおける高さ寸法は、第2コンデンサ電極12の容量部12aにおける高さ寸法に比べて大きく、かつ、容量部11a,12aが互いに引出し部11b,12bに重ならないように短くした。また、引出し部11b,12bが積層体10の第1面にのみ引き出され、第1及び第2外部電極15,16が積層体10の第1面にのみ形成されている点、及び、回路基板50への実装形態は前記第2実施例と同様である。
本積層コンデンサ1Cにおいても、ギャップ寸法G1はギャップ寸法G2よりも大きく設定されており、その作用効果は前記第1実施例で説明したのと同様である。特に、本第3実施例では、容量部11a,12aの高さ寸法に差を設けることで、例えば、積層体10の製造時に第1コンデンサ電極11又は第2コンデンサ電極12に積みずれを生じたとしても、容量部11a,12aの対向面積(容量値)が変化することはない。
第3面から見て、第1コンデンサ電極11の容量部11aが第2コンデンサ電極12の容量部12aと重ならない領域は、少なくとも、第1面側(実装面側)に設けられていることが好ましい。第1及び第2コンデンサ電極11,12が重なった領域と第1及び第2コンデンサ電極11,12が存在しない領域との厚みの差により、積層体10の素体形状において急激な段差が生じ、実装時において積層コンデンサの姿勢が不安定になりやすい。特に、高さ寸法Tと幅寸法Wとの関係がT>Wの場合、実装時の積層コンデンサの姿勢の不安定性が増す。しかし、実装面側に積層方向において第1コンデンサ電極11が第2コンデンサ電極12と重ならない領域を設けることで、前記段差が緩和され、T>Wの場合であっても、実装時の姿勢が安定しやすくなる。
さらに、第1コンデンサ電極11が実装面側で積層方向に第2コンデンサ電極12と重ならない領域を設け、かつ、実装面と反対側(第2面側)で、第1及び第2コンデンサ電極11,12の縁部を高さ方向に実質的に揃えることが、容量増加の観点から好ましい。
(第4実施例、図7参照)
第4実施例である積層コンデンサ1Dは、図7に示すように、第1及び第2コンデンサ電極11,12を積層体10の第1面及び第2面に対して水平に配置したものである。第1コンデンサ電極11は、ビアホール導体13を介して互いに接続され、かつ、ビアホール導体13が引出し部として第1外部電極15に接続されている。第2コンデンサ電極12は、ビアホール導体14を介して互いに接続され、かつ、ビアホール導体14が引出し部として第2外部電極16に接続されている。第1及び第2外部電極15,16が積層体10の第1面にのみ形成されている点、及び、回路基板50への実装形態は前記第2実施例と同様である。
本積層コンデンサ1Dにおいても、ギャップ寸法G1はギャップ寸法G2よりも大きく設定されており、その作用効果は前記第1実施例で説明したのと同様である。第1及び第2コンデンサ電極11,12が積層体10の第1面及び第2面に対して垂直に配置された場合に比べて、本第4実施例のごとく水平に配置された場合は、積層体10の第1面の変形が小さいため、鳴きを低減できる。
なお、本積層コンデンサ1Dにあっても、前記第1実施例のように、第1外部電極15は第1面から第5面の一部(下部)にわたって形成され、第2コンデンサ電極16は第1面から第6面の一部(下部)にわたって形成されていてもよい。この場合、第5面及び第6面に形成される第1及び第2外部電極15,16は、第1面から第1面に最も近いコンデンサ電極11又は12までのギャップ寸法G1より小さく形成されることが好ましい。
(第5実施例、図8参照)
第5実施例である積層コンデンサ1Eは、図8に示すように、第1コンデンサ電極11を積層体10の第5面に引き出して第1外部電極15に接続し、第2コンデンサ電極12を第6面に引き出して第2外部電極16に接続したものである。第1外部電極15は第5面から第1面及び第2面にわたって形成され、第2外部電極16は第6面から第1面及び第2面にわたって形成されている。実装形態は、図8(B)に示すように、プリント回路基板50上のランド51,52に対して第1面側でのみはんだ55を介して接続されるフィレットレスである。なお、第5面及び第6面にはんだフィレットを形成するように接続してもよい。
本積層コンデンサ1Eにおいても、ギャップ寸法G1はギャップ寸法G2よりも大きく設定されており、その作用効果は前記第1実施例で説明したのと同様である。
(第6実施例、図9参照)
第6実施例である積層コンデンサ1Fは、図9に示すように、第1コンデンサ電極11を積層体10の第5面に引き出して第1外部電極15に接続し、第2コンデンサ電極12を第6面に引き出して第2外部電極16に接続したものである。第1外部電極15は第5面から第1面及び第2面にわたって形成され、第2外部電極16は第6面から第1面及び第2面にわたって形成されている。また、第1及び第2外部電極15,16の表面にはめっき層17,18が設けられている。実装形態は、図9(B)に示すように、プリント回路基板50上のランド51,52に対して第5面及び第6面にはんだフィレットを形成するように接続している。なお、第1面側でのみはんだ55を介して接続されるフィレットレスでもよい。
本積層コンデンサ1Fにおいても、ギャップ寸法G1はギャップ寸法G2よりも大きく設定されており、その作用効果は前記第1実施例で説明したのと同様である。特に、本第6実施例では、さらに、第1コンデンサ電極11の容量部11aにおける高さ方向の寸法は、第2コンデンサ電極12の容量部12aにおける高さ方向の寸法に比べて大きく設定されている。これにて、積層体10の製造時に第1コンデンサ電極11又は第2コンデンサ電極12に積みずれを生じたとしても、容量部11a,12aの対向面積(容量値)が変化することはない。
第3面から見て、第1コンデンサ電極11の容量部11aが第2コンデンサ電極12の容量部12aと重ならない領域は、少なくとも、第1面側(実装面側)に設けられていることが好ましい。第1及び第2コンデンサ電極11,12が重なった領域と第1及び第2コンデンサ電極11,12が存在しない領域との厚みの差により、積層体10の素体形状において急激な段差が生じ、実装時において積層コンデンサの姿勢が不安定になりやすい。特に、高さ寸法Tと幅寸法Wとの関係がT>Wの場合、実装時の積層コンデンサの姿勢の不安定性が増す。しかし、実装面側に積層方向において第1コンデンサ電極11が第2コンデンサ電極12と重ならない領域を設けることで、前記段差が緩和され、T>Wの場合であっても、実装時の姿勢が安定しやすくなる。
さらに、第1コンデンサ電極11が実装面側で積層方向に第2コンデンサ電極12と重ならない領域を設け、かつ、実装面と反対側(第2面側)で、第1及び第2コンデンサ電極11,12の縁部を高さ方向に実質的に揃えることが、容量増加の観点から好ましい。
(第7実施例、図10参照)
第7実施例である積層コンデンサ1Gは、図10に示すように、第1コンデンサ電極11を積層体10の第5面に引き出して第1外部電極15に接続し、第2コンデンサ電極12を第6面に引き出して第2外部電極16に接続したものである。第1外部電極15は第5面から第1面及び第2面にわたって形成され、第2外部電極16は第6面から第1面及び第2面にわたって形成されている。また、第1及び第2外部電極15,16の表面にはめっき層17,18が設けられている。実装形態は、図10(B)に示すように、プリント回路基板50上のランド51,52に対して第5面及び第6面にはんだフィレットを形成するように接続している。なお、第1面側でのみはんだ55を介して接続されるフィレットレスでもよい。
本第7実施例においては、さらに、第1及び第2外部電極15,16の表面にめっき層17,18を介してはんだ55の濡れ上がりを規制するための第1及び第2保護膜21,22がそれぞれ設けられている。第1及び第2保護膜21,22は、少なくとも第1及び第2外部電極15,16の表面中央部に設けられており、第1及び第2外部電極15,16の第1面側(実装面側)及び第2面側には設けられていない。このように、第1及び第2外部電極15,16の一部が第1面上で外部に露出していることで、ランド51,52とのはんだ接続を阻害することはない。
前記保護膜21,22は樹脂レジスト膜を好適に用いることができる。樹脂レジスト膜であれば、塗布や貼り付けにて容易に設けることができる。保護膜21,22としては、樹脂レジスト膜に代えて、酸化金属膜やガラス膜なども用いることが可能である。酸化金属膜を用いる場合は、金属膜にレーザーを照射するなどによって形成することができる。ガラス膜を用いる場合は、厚膜上のめっき層17,18を部分的に剥がし、厚膜を露出させればよい。ここで、厚膜とはガラス成分を含む導電性ペーストを焼き付けることにより形成された膜を意味し、ガラス成分を含む導電性ペーストを焼き付けると、厚膜の外表面にガラス膜が形成される。なお、めっき層17,18は、保護膜21,22を設けた後に、第1及び第2外部電極15,16の露出面に設けてもよい。
本積層コンデンサ1Gにおいても、ギャップ寸法G1はギャップ寸法G2よりも大きく設定されており、その作用効果は前記第1実施例で説明したのと同様である。特に、本第7実施例では、さらに、はんだ55の濡れ上がりが保護膜21,22によって記載されるため、フィレットの形成が低く抑えられ、回路基板50の鳴きをより低減できる。
さらに、第1外部電極15が保護膜21から露出する領域の第5面に沿った高さ方向の寸法、及び、第2外部電極16が保護膜22から露出する領域の第6面に沿った高さ方向の寸法は、第1面から前記容量部11a,12aまでのギャップ寸法G1よりも小さいことが好ましい。この場合、第5面及び第6面から見て、電圧印加時の伸縮が大きい領域である容量領域CAにまでフィレットが濡れ上がることがないので、回路基板50への振動の伝達がより抑制される。その結果、回路基板50の鳴きがより低減される。
さらに、保護膜21,22は、積層体10の第3面または第4面に形成された第1及び第2外部電極15,16の表面に設けられていてもよい。例えば、保護膜21は第3面から第5面を経て第4面にわたり、第1面に沿って帯状に形成され、保護膜22は第3面から第6面を経て第4面にわたり、第1面に沿って帯状に形成されてもよい。この場合、第3面と第4面に形成された第1及び第2外部電極15,16にはんだ55が濡れ上がるのを抑制し、鳴きがより低減される。
また、さらに、保護膜21,22は、積層体10の第3面から第5面、第4面、第6面にわたって、積層コンデンサを囲うように帯状に周回して形成されていてもよい。即ち、保護膜21,22は、第2外部電極15,16の表面のみならず、第3面と第4面で露出する積層体10の表面にも形成されている。この場合、保護膜21,22が積層コンデンサを囲うように第3面と第4面に形成されているため、保護膜21,22が剥がれるのを抑制し、鳴きをより確実に低減させることができる。
(第7実施例の変形例、図11参照)
前記第7実施例において、保護膜21,22は外部電極15,16の第5面側及び第6面側の全面、あるいは、第2面側の全面に設けられていてもよい。このような変形例を図11に示す。ここでは、保護膜23を積層体10の第5面側及び第6面側から第2面の全面にわたって一体的に設けている。
(第8実施例、図12参照)
第8実施例である積層コンデンサ1Hは、図12に示すように、第1及び第2コンデンサ電極11,12を積層体10の第1面及び第2面に対して水平に配置したものである。第1コンデンサ電極11は積層体10の第5面に引き出して第1外部電極15に接続され、第2コンデンサ電極12は第6面に引き出して第2外部電極16に接続されている。第1外部電極15は第5面から第1面及び第2面にわたって形成され、第2外部電極16は第6面から第1面及び第2面にわたって形成されている。第1及び第2外部電極15,16の表面には、めっき層17,18が設けられている。
このような構造の積層コンデンサ1Hを、以下の表2に示すサイズにて28種類(試料13〜40)作製した。そして、試料13〜40のそれぞれを無響箱73(図13参照)内に設置し、試料(積層コンデンサ1H)に対して、0.5、2.9、4.8kHzの3水準の交流電圧を印加した。そして、その際に発生する鳴きを集音マイク74で集音し、集音計76及びFFTアナライザ78(株式会社小野測器製 CF−5220)で集音された音の音圧レベルを測定した。その結果を表2に示す。
第1実施例で示したときと同様、試料13〜40においてもギャップ寸法G1をギャップ寸法G2より大きくした場合、鳴きを低減できた。しかし、長さ寸法Lと幅寸法Wの比L/Wが1.8である試料13〜19の場合、音圧レベルを最小にできるギャップ寸法G1が、交流電圧の周波数によって異なる。一方、比L/Wが1.10、1.06である試料20〜33では、音圧レベルを最小にできるギャップ寸法G1と最小から2番目にできるギャップ寸法G1との範囲が交流電圧の周波数に依存することなく同一である。さらに、比L/Wが1.0である試料34〜40では、音圧レベルを最小にできるギャップ寸法G1が交流電圧の周波数に依存することなく同一である。
つまり、長さ寸法Lと幅寸法Wの比L/Wが1.1より大きい場合は、印加する交流電圧の周波数ごとにギャップ寸法G1の設計を変更する必要が生じることがある。しかし、比L/Wが1.1以下の場合は、印加する交流電圧の周波数に応じてギャップ寸法G1の設計を変更する必要がなくなる。即ち、寸法Lと寸法Wの比L/Wが1.1以下の場合は、ギャップ寸法G1の設計を簡略化できる。また、寸法Lと寸法Wの比L/Wが1.0に近づくほど、交流電圧の周波数によらず同じギャップ寸法G1で最小の音圧レベルに近づけられる。
また、寸法の対称性により、L/Wが1.0以下の場合も同様に、寸法Lと寸法Wの比L/Wが0.9以上の場合は、ギャップ寸法G1の設計を簡略化でき、寸法Lと寸法Wの比L/Wが1.0に近づくほど、交流電圧の周波数によらず同じギャップ寸法G1で最小の音圧レベルに近づけられる。
(他の実施形態)
なお、本発明に係る積層コンデンサは、前記実施例に限定するものではなく、その要旨の範囲内で種々に変更することができる。
特に、積層体やコンデンサ電極の細部の形状は任意である。コンデンサの容量も任意であるが、通常は1μF以上の容量のコンデンサが鳴くことが知られている。
以上のように、本発明は、積層コンデンサに有用であり、特に、回路設計において高い自由度を得つつ、鳴きを低減することができる点で優れている。
1A〜1H…積層コンデンサ
10…積層体
11,12…コンデンサ電極
11a,12a…容量部
11b,12b…引出し部
15,16…外部電極
21,22,23…保護膜
50…プリント回路基板
G1,G2…ギャップ寸法

Claims (4)

  1. 複数の誘電体層を積層してなる六つの面を有する直方体形状をなし、実装面である第1面、該第1面に対向する第2面、第1面と第2面に直交して互いに対向する第3面と第4面、第1面から第4面に直交して互いに対向する第5面と第6面を有する積層体と、
    前記積層体の内部において前記誘電体層を挟んで互いに対向する容量部と、該容量部から前記積層体の少なくとも一つの面に引き出された引出し部とを有する複数のコンデンサ電極と、
    前記積層体の少なくとも一つの面に配置され、前記引出し部にそれぞれ接続された第1外部電極及び第2外部電極と、
    を備え、
    第1面から前記容量部までのギャップ寸法をG1、第2面から前記容量部までのギャップ寸法をG2としたとき、G1>G2であり、
    前記第1外部電極は第1面から第5面にわたって形成され、前記第2外部電極は第1面から第6面にわたって形成されており、
    前記第1外部電極の第5面に沿った高さ寸法及び前記第2外部電極の第6面に沿った高さ寸法は、第1面から前記容量部までのギャップ寸法G1よりも小さく、
    前記コンデンサ電極は第1面及び第2面に対して水平に配置されていること、
    を特徴とする積層コンデンサ。
  2. 第1面と第2面とを結ぶ方向の寸法をT、第3面と第4面とを結ぶ方向の寸法をW、第5面と第6面とを結ぶ方向の寸法をLとしたとき、T>WかつL>Wであること、を特徴とする請求項1に記載の積層コンデンサ。
  3. 第3面と第4面とを結ぶ方向の寸法をW、第5面と第6面とを結ぶ方向の寸法をLとしたとき、1.0≦L/W≦1.1であること、
    を特徴とする請求項1又は請求項2のいずれかに記載の積層コンデンサ。
  4. G1−G2は少なくとも10μm以上であること、を特徴とする請求項1ないし請求項1ないし請求項3のいずれかに記載の積層コンデンサ。
JP2015239968A 2012-06-12 2015-12-09 積層コンデンサ Active JP6036979B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012133215 2012-06-12
JP2012133215 2012-06-12

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2013054027A Division JP5853976B2 (ja) 2012-06-12 2013-03-15 積層コンデンサ

Publications (2)

Publication Number Publication Date
JP2016054323A JP2016054323A (ja) 2016-04-14
JP6036979B2 true JP6036979B2 (ja) 2016-11-30

Family

ID=50111881

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2013054027A Active JP5853976B2 (ja) 2012-06-12 2013-03-15 積層コンデンサ
JP2015239968A Active JP6036979B2 (ja) 2012-06-12 2015-12-09 積層コンデンサ

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2013054027A Active JP5853976B2 (ja) 2012-06-12 2013-03-15 積層コンデンサ

Country Status (3)

Country Link
US (1) US9502178B2 (ja)
JP (2) JP5853976B2 (ja)
CN (1) CN203631324U (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103489639B (zh) * 2012-06-12 2016-07-06 株式会社村田制作所 层叠电容器
JP5998724B2 (ja) * 2012-08-03 2016-09-28 Tdk株式会社 積層セラミックコンデンサ
KR101462746B1 (ko) 2013-01-02 2014-11-17 삼성전기주식회사 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 실장 기판
JP6136916B2 (ja) * 2013-03-15 2017-05-31 株式会社村田製作所 積層コンデンサ
JP6237296B2 (ja) * 2014-02-07 2017-11-29 株式会社村田製作所 電子部品の実装構造体およびその製造方法
KR20140039016A (ko) * 2014-02-27 2014-03-31 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
JP6011573B2 (ja) * 2014-03-24 2016-10-19 株式会社村田製作所 電子部品
JP2016040816A (ja) 2014-08-13 2016-03-24 株式会社村田製作所 積層セラミックコンデンサ、これを含む積層セラミックコンデンサ連、および、積層セラミックコンデンサの実装体
JP2015008312A (ja) 2014-08-13 2015-01-15 株式会社村田製作所 積層セラミックコンデンサ、これを含む積層セラミックコンデンサ連、および、積層セラミックコンデンサの実装体
JP2014212352A (ja) 2014-08-13 2014-11-13 株式会社村田製作所 積層セラミックコンデンサ、これを含む積層セラミックコンデンサ連、および、積層セラミックコンデンサの実装体
JP2014212350A (ja) * 2014-08-13 2014-11-13 株式会社村田製作所 積層セラミックコンデンサ、これを含む積層セラミックコンデンサ連、および、積層セラミックコンデンサの実装体
JP2016040819A (ja) 2014-08-13 2016-03-24 株式会社村田製作所 積層セラミックコンデンサ、これを含む積層セラミックコンデンサ連、および、積層セラミックコンデンサの実装体
JP2016040817A (ja) 2014-08-13 2016-03-24 株式会社村田製作所 積層セラミックコンデンサ、これを含む積層セラミックコンデンサ連、および、積層セラミックコンデンサの実装体
JP2014212349A (ja) 2014-08-13 2014-11-13 株式会社村田製作所 積層セラミックコンデンサ、これを含む積層セラミックコンデンサ連、および、積層セラミックコンデンサの実装体
JP2015026844A (ja) 2014-08-13 2015-02-05 株式会社村田製作所 積層セラミックコンデンサ、これを含む積層セラミックコンデンサ連、および、積層セラミックコンデンサの実装体
JP2014220529A (ja) 2014-08-13 2014-11-20 株式会社村田製作所 積層セラミックコンデンサ、これを含む積層セラミックコンデンサ連、および、積層セラミックコンデンサの実装体
JP2014212351A (ja) 2014-08-13 2014-11-13 株式会社村田製作所 積層セラミックコンデンサ、これを含む積層セラミックコンデンサ連、および、積層セラミックコンデンサの実装体
JP2014232898A (ja) 2014-09-18 2014-12-11 株式会社村田製作所 積層セラミックコンデンサ、これを含む積層セラミックコンデンサ連、および、積層セラミックコンデンサの実装体
JP6390342B2 (ja) * 2014-10-24 2018-09-19 Tdk株式会社 電子部品
KR101698167B1 (ko) * 2015-01-02 2017-01-19 삼화콘덴서공업주식회사 적층 세라믹 커패시터
KR102183426B1 (ko) * 2015-07-17 2020-11-26 삼성전기주식회사 복합 전자부품 및 그 실장 기판
JP6747057B2 (ja) * 2016-05-24 2020-08-26 Tdk株式会社 積層セラミックコンデンサ
KR101843269B1 (ko) * 2016-07-13 2018-03-28 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
KR20180007865A (ko) * 2016-07-14 2018-01-24 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
JP2020043220A (ja) * 2018-09-11 2020-03-19 太陽誘電株式会社 積層セラミックコンデンサ、その包装体、および部品実装回路基板
CN112114001A (zh) * 2020-09-15 2020-12-22 吉林大学 一种CaZrO3电致伸缩效应在高压下的测试方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3612963A (en) * 1970-03-11 1971-10-12 Union Carbide Corp Multilayer ceramic capacitor and process
US4661884A (en) * 1986-03-10 1987-04-28 American Technical Ceramics Corp. Miniature, multiple layer, side mounting high frequency blocking capacitor
JPH02155209A (en) * 1988-12-07 1990-06-14 Nec Corp Chip part for surface mounting
JPH02125323U (ja) * 1989-03-24 1990-10-16
JPH0574644A (ja) * 1991-09-12 1993-03-26 Sony Corp チツプ形積層セラミツクコンデンサの実装方法
JPH0684687A (ja) * 1992-08-31 1994-03-25 Toshiba Corp セラミックチップ部品およびチップ部品実装構造
JPH06215978A (ja) * 1993-01-21 1994-08-05 Murata Mfg Co Ltd 積層型コンデンサ
JPH0855758A (ja) * 1994-08-10 1996-02-27 Sumitomo Metal Ind Ltd 積層コンデンサ
JPH08130160A (ja) * 1994-10-31 1996-05-21 Murata Mfg Co Ltd 積層セラミック電子部品の製造方法
JPH08236387A (ja) * 1995-02-22 1996-09-13 Matsushita Electric Ind Co Ltd 面実装電子部品とその製造方法
JPH09260184A (ja) * 1996-03-19 1997-10-03 Murata Mfg Co Ltd 積層セラミックコンデンサ
JPH11340106A (ja) * 1998-05-29 1999-12-10 Matsushita Electric Ind Co Ltd 積層セラミック電子部品とその選別方法
JP3805146B2 (ja) 1998-12-09 2006-08-02 太陽誘電株式会社 積層セラミックコンデンサの回路基板実装方法及び回路基板
JP3548821B2 (ja) * 1999-05-10 2004-07-28 株式会社村田製作所 積層コンデンサ、ならびにこれを用いた電子装置および高周波回路
JP2004179436A (ja) * 2002-11-27 2004-06-24 Kyocera Corp 積層セラミックコンデンサ
US6950300B2 (en) * 2003-05-06 2005-09-27 Marvell World Trade Ltd. Ultra low inductance multi layer ceramic capacitor
GB2426515B (en) * 2004-02-27 2007-10-24 Murata Manufacturing Co Dielectric ceramic composition and laminated ceramic condenser
DE102006054085A1 (de) 2006-11-16 2008-05-29 Epcos Ag Bauelement-Anordnung
KR100920614B1 (ko) 2007-02-05 2009-10-08 삼성전기주식회사 적층형 칩 커패시터
JP4953989B2 (ja) * 2007-08-29 2012-06-13 京セラ株式会社 積層コンデンサおよびコンデンサ実装基板
JP4900728B2 (ja) * 2008-08-04 2012-03-21 Tdk株式会社 積層型電子部品
JP5267268B2 (ja) 2009-03-26 2013-08-21 Tdk株式会社 薄膜コンデンサ及びその製造方法
JP5365545B2 (ja) 2010-02-25 2013-12-11 富士通オプティカルコンポーネンツ株式会社 光デバイス及び光デバイスの製造方法
JP2011249750A (ja) * 2010-04-27 2011-12-08 Kyocera Corp コンデンサおよび電子装置
JP5375877B2 (ja) * 2011-05-25 2013-12-25 Tdk株式会社 積層コンデンサ及び積層コンデンサの製造方法
JP5899699B2 (ja) * 2011-08-10 2016-04-06 Tdk株式会社 積層型コンデンサ
KR101309326B1 (ko) * 2012-05-30 2013-09-16 삼성전기주식회사 적층 칩 전자부품, 그 실장 기판 및 포장체
KR101452067B1 (ko) * 2012-12-14 2014-10-16 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판

Also Published As

Publication number Publication date
CN203631324U (zh) 2014-06-04
US9502178B2 (en) 2016-11-22
JP5853976B2 (ja) 2016-02-09
JP2016054323A (ja) 2016-04-14
US20140153155A1 (en) 2014-06-05
JP2014017470A (ja) 2014-01-30

Similar Documents

Publication Publication Date Title
JP6036979B2 (ja) 積層コンデンサ
JP6395002B2 (ja) 積層セラミックキャパシタの回路基板実装構造
JP5884653B2 (ja) 実装構造
JP5664597B2 (ja) 実装構造及び実装方法
KR100586863B1 (ko) 전자 부품
JP2015008270A (ja) セラミック電子部品
JP2012248581A (ja) 積層コンデンサ及び積層コンデンサの製造方法
KR101418453B1 (ko) 적층 콘덴서
JP2015037193A (ja) 積層セラミックキャパシター及びその実装基板
JP6136916B2 (ja) 積層コンデンサ
JP2012248846A (ja) 積層セラミックコンデンサの回路基板の実装構造
US10629372B2 (en) Laminated electronic component and mounting structure thereof
JP2020047908A (ja) 電子部品
JP2012033654A (ja) セラミックコンデンサ
JP6263849B2 (ja) 積層セラミックコンデンサ
JP2012033655A (ja) セラミックコンデンサ
JP2009059888A (ja) 積層セラミックコンデンサ
JP2018093051A (ja) 電子部品
JP2012094785A (ja) 電子部品
JP2016149479A (ja) 積層コンデンサ
JP2016219624A (ja) 積層型コンデンサおよびその実装構造体
JP2014187317A (ja) 積層セラミックコンデンサ
JP2020038983A (ja) 積層型コンデンサおよびその実装構造
JP2016001694A (ja) 積層コンデンサ、これを含む積層コンデンサ連および積層コンデンサ実装体
JP2020057752A (ja) 複合電子部品

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20160615

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160928

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161004

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161017

R150 Certificate of patent or registration of utility model

Ref document number: 6036979

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150