JP2020047908A - 電子部品 - Google Patents

Abstract

【課題】アコースティックノイズを低減できる電子部品を提供する。【解決手段】電子部品は、積層型キャパシタ１００に比べて長さと幅が小さいインターポーザ２００を有し、インターポーザの長さ方向の一端部から積層型キャパシタの長さ方向の一端部までの距離をＡ、長さ方向他端部での同様の距離をＡ'と定義する場合、長さ方向のずれである△Ｌ＝｜Ａ−Ａ'｜／２であり、積層型キャパシタの長さをＬと定義するとき、△Ｌ／Ｌが０．１００以下である。【選択図】図４

Description

本発明は、電子部品に関するものである。

高容量の積層型キャパシタ（ＭＬＣＣ）は、小型でかつ高容量の実現が可能であり、実装が容易であるため、様々な電子機器に使用されている。

上記積層型キャパシタは、複数の誘電体層の間に異なる極性の内部電極が交互に積層された構造を有する。

上記誘電体層は強誘電体を材料として使用し、上記強誘電体は圧電性を有するため、積層型キャパシタに直流または交流電圧が印加されると、内部電極間に圧電現象が発生して、周波数によってキャパシタ本体の体積を膨張及び収縮させながら周期的な振動を発生させる可能性がある。

このような振動は、上記積層型キャパシタの外部電極及び上記外部電極と基板とを連結するハンダを媒介として基板に伝達されて、上記基板全体が音響反射面となり、雑音となる振動音を発生させることがある。

このような振動音は、人に不快感を与える可聴周波数に該当する恐れがあり、このように人に不快感を与える振動音をアコースティックノイズ（ａｃｏｕｓｔｉｃ ｎｏｉｓｅ）という。

このような振動を低減するための方案として、積層型キャパシタと基板との間にインターポーザが配置される電子部品が開示されている。

しかし、電子機器の高性能化及び小型化に伴い、小型電子部品の必要性が次第に増加しており、これにより０８０４以下の小型サイズの積層型キャパシタでも振動音を効果的に減少させることができる技術に対する要求が増加している。

韓国登録特許第１０−１４７６３９１号公報 特許第６２４８６４４号公報

本発明の目的は、 小型サイズの積層型キャパシタでも一定水準以上のアコースティックノイズの低減効果が期待できる電子部品を提供することである。

本発明の一側面は、キャパシタ本体と、上記キャパシタ本体の両端にそれぞれ形成される一対の外部電極とを含む積層型キャパシタと、両面にそれぞれ溝が形成されたインターポーザ本体と、上記インターポーザ本体の両端にそれぞれ形成される一対の外部端子とを含み、上記積層型キャパシタに比べて長さと幅が小さく形成されるインターポーザとを含み、上記外部端子は、上記インターポーザ本体の上面に形成され、上記外部電極と接続する接合部、上記インターポーザ本体の下面に形成される実装部、及び上記インターポーザ本体の溝に上記接合部と実装部とを連結するように形成される連結部を含み、上記インターポーザの長さ方向の一端部から上記積層型キャパシタの長さ方向の一端部までの距離をＡ、上記インターポーザの長さ方向の他端部から上記積層型キャパシタの長さ方向の他端部までの距離をＡ'と定義する場合、長さ方向のずれである△Ｌは｜Ａ−Ａ'｜／２であり、上記積層型キャパシタの長さをＬと定義する場合、△Ｌ／Ｌが０．１００以下である電子部品を提供する。

本発明の他の側面は、キャパシタ本体と、上記キャパシタ本体の両端にそれぞれ形成される一対の外部電極とを含む積層型キャパシタと、両面にそれぞれ溝が形成されたインターポーザ本体と、上記インターポーザ本体の両端にそれぞれ形成される一対の外部端子とを含み、上記積層型キャパシタに比べて長さと幅が小さく形成されるインターポーザとを含み、上記外部端子は、上記インターポーザ本体の上面に形成され、上記外部電極と接続する接合部、上記インターポーザ本体の下面に形成される実装部、及び上記インターポーザ本体の溝に上記接合部と実装部とを連結するように形成される連結部を含み、上記インターポーザの幅方向の一端部から上記積層型キャパシタの幅方向の一端部までの距離をＢ、上記インターポーザの幅方向の他端部から上記積層型キャパシタの幅方向の他端部までの距離をＢ'と定義する場合、幅方向のずれである△Ｗは｜Ｂ−Ｂ'｜／２であり、上記積層型キャパシタの幅をＷと定義する場合、△Ｗ／Ｗが０．１６７以下である電子部品を提供する。

本発明の一実施形態において、上記積層型キャパシタは、長さが０．８ｍｍ以下であり、幅が０．４ｍｍ以下であることができる。

本発明の一実施形態において、上記積層型キャパシタの厚さは０．７ｍｍ以下であることができる。

本発明の一実施形態において、上記外部電極と上記外部端子との間に導電性接着部が形成されることができる。

本発明の一実施形態において、上記インターポーザ本体は、絶縁体からなることができる。

本発明の一実施形態において、上記キャパシタ本体は、互いに対向する第１及び第２面、第１及び第２面と連結し、互いに対向する第３及び第４面、第１及び第２面と連結し、且つ第３及び第４面と連結し互いに対向する第５及び第６面を含み、複数の誘電体層及び上記誘電体層を挟んで上記第１及び第２面を連結する方向に交互に配置される複数の第１及び第２内部電極を含み、上記第１及び第２内部電極の一端が第３及び第４面を通じてそれぞれ露出して上記一対の外部電極と接続することができる。

本発明の一実施形態において、上記外部電極は、上記キャパシタ本体の第３及び第４面にそれぞれ配置され、上記第１及び第２内部電極の一端とそれぞれ接続する頭部と、上記頭部から上記キャパシタ本体の第１面の一部まで延長し、上記外部端子の接合部と接続するバンド部とを含むことができる。

本発明の一実施形態において、上記積層型キャパシタから長さ方向に両側外部電極のバンド部の中心を結ぶ線をＬｃ、上記インターポーザの長さ方向の両面に形成された両溝に形成された連結部間の最短距離をＬｉと定義する場合、Ｌｃ≦Ｌｉであることができる。

本発明の一実施形態において、上記外部電極と上記外部端子の表面にそれぞれ形成されるめっき層をさらに含むことができる。

本発明の一実施形態によると、小型サイズの積層型キャパシタでも一定水準以上のアコースティックノイズの低減が期待できるという効果がある。

本発明の実施形態による電子部品を概略的に示す斜視図である。 図１の分離斜視図である。 （ａ）及び（ｂ）は図１における積層型キャパシタの第１及び第２内部電極をそれぞれ示す平面図である。 図１のＩ−Ｉ'線断面図である。 図４におけるインターポーザが積層型キャパシタの外周から外れた場合を示す断面図である。 図１の側面図である。 図６におけるインターポーザが積層型キャパシタの外周から外れた場合を示す側面図である。 図１の平面図である。 積層型キャパシタとインターポーザのＸ方向のずれ及びＹ方向のずれによるアコースティックノイズをそれぞれ示すグラフである。

以下では、添付の図面を参照して本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために拡大縮小表示（又は強調表示や簡略化表示）がされることがあり、図面上の同一の符号で示される要素は同一の要素である。

なお、同一思想の範囲内において機能が同一である構成要素に対しては同一の参照符号を用いて説明する。

さらに、明細書全体において、ある構成要素を「含む」というのは、特に反対である記載がない限り、他の構成要素を除外するのではなく、他の構成要素をさらに含むことができるということを意味する。

本発明の実施形態を明確に説明するために方向を定義すると、図面に表示されたＸ、Ｙ及びＺはそれぞれ、積層型キャパシタとインターポーザの長さ方向、幅方向及び厚さ方向を示す。

ここでＺ方向は、本実施形態において、誘電体層が積層される積層方向と同一の概念で使用されることができる。

図１は本発明の実施形態による電子部品を概略的に示す斜視図であり、図２は図１の分離斜視図であり、図３（ａ）及び（ｂ）は図１における積層型キャパシタの第１及び第２内部電極をそれぞれ示す平面図である。

本実施形態の電子部品は、積層型キャパシタと、上記積層型キャパシタに比べて長さと幅が小さく形成されるインターポーザとを含み、上記積層型キャパシタは、キャパシタ本体と、上記キャパシタ本体の両端にそれぞれ形成される一対の外部電極とを含み、上記インターポーザは、両面にそれぞれ溝が形成されたインターポーザ本体と、上記インターポーザ本体の両端にそれぞれ形成される一対の外部端子とを含む。

そして、上記インターポーザの長さ方向であるＸ方向の一端部から上記積層型キャパシタのＸ方向の一端部までの距離をＡ、上記インターポーザのＸ方向の他端部から上記積層型キャパシタのＸ方向の他端部までの距離をＡ'と定義する場合、Ｘ方向のずれである△Ｌは｜Ａ−Ａ'｜／２であり、上記積層型キャパシタの長さをＬと定義する場合、△Ｌ／Ｌは０．１００以下である。

また、上記インターポーザの幅方向であるＹ方向の一端部から上記積層型キャパシタのＹ方向の一端部までの距離をＢ、上記インターポーザのＹ方向の他端部から上記積層型キャパシタのＹ方向の他端部までの距離をＢ'と定義する場合、Ｙ方向のずれである△Ｗは｜Ｂ−Ｂ'｜／２であり、上記積層型キャパシタの幅をＷと定義する場合、△Ｗ／Ｗは０．１６７以下である。

図１〜図３（ｂ）を参照して、本実施形態の電子部品１０１に適用される積層型キャパシタ１００の構造について説明する。

本実施形態の積層型キャパシタ１００は、キャパシタ本体１１０と、キャパシタ本体１１０のＸ方向の両端にそれぞれ形成される第１及び第２外部電極１３１、１３２とを含む。

この際、積層型キャパシタ１００は、Ｘ方向の長さが０．８ｍｍ以下であり、Ｙ方向の幅が０．４ｍｍ以下であることができる。

また、積層型キャパシタ１００は、Ｚ方向の厚さが０．７ｍｍ以下であることができる。

キャパシタ本体１１０は、複数の誘電体層１１１をＺ方向に積層した後、焼成したものであり、キャパシタ本体１１０の互いに隣接する誘電体層１１１間の境界は、走査型電子顕微鏡（ＳＥＭ：Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）を利用せずには確認し難いほど一体化することができる。

また、キャパシタ本体１１０は、複数の誘電体層１１１と、誘電体層１１１を挟んでＹ方向に交互に配置される、異なる極性を有する第１及び第２内部電極１２１、１２２とを含む。

また、キャパシタ本体１１０は、キャパシタの容量形成に寄与する部分としてのアクティブ領域と、マージン部としてＹ方向にキャパシタ本体１１０の両側部とＺ方向に上記アクティブ領域の上下部にそれぞれ設けられるカバー領域１１２、１１３とを含むことができる。

このようなキャパシタ本体１１０は、その形状に特に制限はないが、立方体状であることができ、Ｚ方向に互いに対向する第１及び第２面１、２と、第１及び第２面１、２と互いに連結し、Ｘ方向に互いに対向する第３及び第４面３、４と、第１及び第２面１、２と連結し、且つ第３及び第４面３、４と連結し、互いに対向する第５及び第６面５、６とを含むことができる。

誘電体層１１１は、セラミック粉末、例えば、ＢａＴｉＯ_３系セラミック粉末などを含むことができる。

上記ＢａＴｉＯ_３系セラミック粉末は、ＢａＴｉＯ_３にＣａまたはＺｒなどが一部固溶された（Ｂａ_１−ｘＣａ_ｘ）ＴｉＯ_３、Ｂａ（Ｔｉ_１−ｙＣａ_ｙ）Ｏ_３、（Ｂａ_１−ｘＣａ_ｘ）（Ｔｉ_１−ｙＺｒ_ｙ）Ｏ_３またはＢａ（Ｔｉ_１−ｙＺｒ_ｙ）Ｏ_３などであることができるが、これに限定されるものではない。

また、誘電体層１１１には、上記セラミック粉末と共に、セラミック添加剤、有機溶剤、可塑剤、結合剤及び分散剤などがさらに添加されることができる。

上記セラミック添加剤には、例えば、遷移金属酸化物または遷移金属炭化物、希土類元素、マグネシウム（Ｍｇ）またはアルミニウム（Ａｌ）などが含まれることができる。

第１及び第２内部電極１２１、１２２は、互いに異なる極性が印加される電極であり、誘電体層１１１上に形成されてＺ方向に積層されることができ、一つの誘電体層１１１を挟んでキャパシタ本体１１０の内部にＺ方向に沿って互いに対向するように交互に配置されることができる。

この際、第１及び第２内部電極１２１、１２２は、中間に配置された誘電体層１１１によって互いに電気的に絶縁されることができる。

一方、本発明では、内部電極がＺ方向に積層された構造を図示して説明しているが、本発明はこれに限定されるものではなく、必要に応じて、内部電極がＹ方向に積層される構造にも適用することができる。

このような第１及び第２内部電極１２１、１２２は、一端がキャパシタ本体１１０の第３及び第４面３、４を通じてそれぞれ露出することができる。

このようにキャパシタ本体１１０の第３及び第４面３、４を通じて交互に露出する第１及び第２内部電極１２１、１２２の端部は、後述するキャパシタ本体１１０のＸ方向の両端部に配置される第１及び第２外部電極１３１、１３２とそれぞれ接続されて電気的に連結することができる。

上記のような構成により、第１及び第２外部電極１３１、１３２に所定の電圧が印加されると、第１及び第２内部電極１２１、１２２の間に電荷が蓄積される。

この際、積層型キャパシタ１００の静電容量は、上記アクティブ領域においてＺ方向に沿って互いに重畳する第１及び第２内部電極１２１、１２２のオーバーラップした面積と比例するようになる。

また、第１及び第２内部電極１２１、１２２を形成する材料は、特に制限されず、例えば、白金（Ｐｔ）、パラジウム（Ｐｄ）、パラジウム−銀（Ｐｄ−Ａｇ）合金などの貴金属材料及びニッケル（Ｎｉ）及び銅（Ｃｕ）のいずれか一つ以上の物質からなる導電性ペーストを使用して形成することができる。

この際、上記導電性ペーストの印刷方法は、スクリーン印刷法またはグラビア印刷法などを使用することができるが、本発明がこれに限定されるものではない。

第１及び第２外部電極１３１、１３２には、互いに異なる極性の電圧が提供され、第１及び第２外部電極１３１、１３２は、キャパシタ本体１１０のＸ方向の両端部に配置され、第１及び第２内部電極１２１、１２２の露出する端部とそれぞれ接続されて電気的に連結されることができる。

第１外部電極１３１は、第１頭部１３１ａと第１バンド部１３１ｂとを含むことができる。

第１頭部１３１ａは、キャパシタ本体１１０の第３面３に配置され、第１内部電極１２１のうちキャパシタ本体１１０の第３面３を通じて外部に露出する端部と接触して、第１内部電極１２１と第１外部電極１３１とを互いに電気的に連結する役割を果たす。

第１バンド部１３１ｂは、第１頭部１３１ａから本体１１０の第１面１の一部まで延長する部分として、インターポーザ２００の第１外部端子２２０と接続されて電気的に連結する役割を果たす。

この際、第１バンド部１３１ｂは、固着強度の向上などのために、第１頭部１３１ａから本体１１０の第２、第５及び第６面２、５、６の一部までさらに延長することができる。

第２外部電極１３２は、第２頭部１３２ａと第２バンド部１３２ｂとを含むことができる。

第２頭部１３２ａは、キャパシタ本体１１０の第４面４に配置され、第２内部電極１２２のうちキャパシタ本体１１０の第４面４を通じて外部に露出する端部と接触して、第２内部電極１２２と第２外部電極１３２とを互いに電気的に連結する役割を果たす。

第２バンド部１３２ｂは、第２頭部１３２ａから本体１１０の第１面１の一部まで延長する部分として、インターポーザ２００の第２外部端子２３０と接続されて電気的に連結する役割を果たす。

この際、第２バンド部１３２ｂは、固定強度の向上などのために、第２頭部１３２ａから本体１１０の第２、第５及び第６面２、５、６の一部までさらに延長することができる。

一方、第１及び第２外部電極１３１、１３２は、めっき層をさらに含むことができる。

上記めっき層は、第１及び第２ニッケル（Ｎｉ）めっき層と、上記第１及び第２ニッケルめっき層をそれぞれカバーする第１及び第２スズ（Ｓｎ）めっき層とを含むことができる。

本実施形態のインターポーザ２００は、インターポーザ本体２１０と、インターポーザ本体２１０のＸ方向の両端部にそれぞれ形成される第１及び第２外部端子２２０、２３０とを含む。

この際、インターポーザ２００は、Ｘ方向の長さとＹ方向の幅がそれぞれ、積層型キャパシタの長さ及び幅に比べて小さく形成されることができる。

インターポーザ本体２１０は、絶縁体からなることができる。

この際、インターポーザ本体２１０は、Ｘ方向の両面にそれぞれ溝が形成される。

第１及び第２外部端子２２０、２３０には、互いに異なる極性の電圧が提供され、第１及び第２外部端子２２０、２３０は、第１及び第２外部電極１３１、１３２の第１及び第２バンド部１３１ｂ、１３２ｂとそれぞれ接続され、電気的及び機械的に連結されることができる。

第１外部端子２２０は、第１接合部２２２、第１実装部２２１及び第１連結部２２３を含む。

第１接合部２２２は、インターポーザ本体２１０の上面に形成される部分として、一端がインターポーザ本体２１０のＸ方向の一面を通じて露出し、第１外部電極１３１の第１バンド部１３１ｂと接続する部分である。

第１実装部２２１は、インターポーザ本体２１０の下面に第１接合部２２１とＺ方向に向き合って形成される部分として、基板を実装する時に端子の役割を果たすことができる。

第１連結部２２３は、インターポーザ本体２１０のＸ方向の一端面に形成された溝に形成され、第１接合部２２２の端部と第１実装部２２１の端部とを接合する役割を果たす。

この際、第１接合部２２２と第１バンド部１３１ｂとの間には、第１導電性接着部３２１が配置され、第１接合部２２２と第１バンド部１３１ｂとを互いに接合することができる。

このような第１導電性接着部３２１は、高融点ハンダなどからなることができる。

第２外部端子２３０は、第２接合部２３２、第２実装部２３１及び第２連結部２３３を含む。

第２接合部２３２は、インターポーザ本体２１０の上面に形成される部分として、一端がインターポーザ本体２１０のＸ方向の他面を通じて露出し、第２外部電極１３２の第２バンド部１３２ｂと接続する部分である。

第２実装部２３１は、インターポーザ本体２１０の下面に第２接合部２３１とＺ方向に向き合って形成される部分として、基板を実装する時に端子の役割を果たすことができる。

第２連結部２３３は、インターポーザ本体２１０のＸ方向の他端面に形成された溝に形成され、第２接合部２３２の端部と第２実装部２３１の端部とを連結する役割を果たす。

この際、第２接合部２３２と第２バンド部１３２ｂとの間には、第２導電性接着部３２２が配置され、第２接合部２３２と第２実装部２３１とを互いに接合することができる。

このような第２導電性接着部３２２は、高融点ハンダなどからなることができる。

また、第１及び第２外部端子２２０、２３０の表面には、必要に応じて、めっき層がさらに形成されることができる。

上記めっき層は、ニッケルめっき層と、上記ニッケルめっき層をカバーするスズめっき層とを含むことができる。

電子部品１０１がハンダを通じて基板に実装された状態で、電子部品１０１に形成された第１及び第２外部電極１３１、１３２に極性の異なる電圧が印加されれば、誘電体層１１１の逆圧電効果（Ｉｎｖｅｒｓｅ ｐｉｅｚｏｅｌｅｃｔｒｉｃ ｅｆｆｅｃｔ）により、キャパシタ本体１１０はＺ方向に膨張及び収縮をすることになる。

そこで、第１及び第２外部電極１３１、１３２の両端部は、ポアソン効果（Ｐｏｉｓｓｏｎ ｅｆｆｅｃｔ）によってキャパシタ本体１１０のＺ方向の膨張及び収縮とは逆に収縮及び膨張をするようになり、このような収縮と膨張は振動を発生させる。

そして、上記振動は、第１及び第２外部電極１３１、１３２と第１及び第２外部端子２２０、２３０を通じて基板に伝達され、これにより基板から音響が放射されてアコースティックノイズになる。

本実施形態のインターポーザ２００は、積層型キャパシタ１００の実装方向の第１面側に付着して、積層型キャパシタ１００の振動が基板に伝達されることを防ぐ役割を果たし、積層型キャパシタ１００のアコースティックノイズを減少させることができる。
実験例１

一般的に、振動音を低減するためにインターポーザが使用される積層型キャパシタのサイズは、１００５〜１６０８である。

しかし、電子機器の高性能化及び小型化の流れにつれて、小型の積層型キャパシタの必要性が益々増加しており、これにより０８０４以下の小型サイズの積層型キャパシタでも振動音を効果的に低減する必要性が増加している。

一方、積層型キャパシタのサイズが小さくなるほど積層型キャパシタとインターポーザを接合する時の精度の管理が重要になる。

これは、接合精度が一定水準から外れると、積層型キャパシタのバランスが崩れながら、振動音が急激に増加するためである。

本実験は、０８０４以下の小型サイズの積層型キャパシタをインターポーザに接合する時に、振動音が急激に増加しない接合ズレの限界を確認するためのものである。

本実験で使用された積層型キャパシタは、Ｘ方向の長さが０．６ｍｍであり、Ｙ方向の幅が０．３ｍｍであり、２．２ｕＦの電気的特性を有する。

また、インターポーザは、Ｘ方向の長さが０．６ｍｍであり、Ｙ方向の幅が０．３４ｍｍであり、Ｚ方向の厚さが０．０６ｍｍのものである。

積層型キャパシタの下面にインターポーザをハンダで接合して電子部品のサンプルを製造し、各サンプル別に積層型キャパシタとインターポーザのＸ方向及びＹ方向のずれを測定して分類した後、それぞれのアコースティックノイズを測定した。

図４を参照すると、インターポーザ２００の長さ方向であるＸ方向の一端部から積層型キャパシタ１００のＸ方向の一端部までの距離をＡ、インターポーザ２００のＸ方向の他端部から積層型キャパシタ１００のＸ方向の他端部までの距離をＡ'と定義する場合、Ｘ方向のずれである△Ｌは、｜Ａ−Ａ'｜／２を通じて求めることができる。

この際、図５のように、インターポーザ２００が積層型キャパシタ１００の外周から外れた場合、Ａ'は負の値をとる。また、図４のＬは、積層型キャパシタ１００のＸ方向の長さを示す。

一方、一部のサンプルにおいて、幅方向であるＹ方向のずれが共に発生したが、その値が０．０１ｍｍ以下と非常に小さいため、本実験におけるＹ方向のずれは、アコースティックノイズに直接的な影響を与えないものとみなす。

表１及び図９を参照すると、Ｘ方向のずれは、後述するＹ方向のずれよりアコースティックノイズに及ぼす影響がさらに大きいことが分かる。

また、△Ｌ／Ｌが０．１００以下のサンプル１−１１の場合、アコースティックノイズが２１．８ｄＢ〜２３．３ｄＢと大きな変動を表さなかったが、△Ｌ／Ｌが０．１００を超えるサンプル１２の場合、アコースティックノイズが２５．９ｄＢと大幅な上昇を表し、その後、サンプル２０まで△Ｌ／Ｌが増加する度にアコースティックノイズも大幅に上昇して、最大３８．９ｄＢまで上昇することが確認できる。

従って、アコースティックノイズの低減効果が期待できるＸ方向の接合ずれの限界は、△Ｌ／Ｌが０．１００以下である。

図６を参照すると、インターポーザ２００の幅方向であるＹ方向の一端部から積層型キャパシタ１００のＹ方向の一端部までの距離をＢ、インターポーザ２００のＹ方向の他端部から積層型キャパシタ１００のＹ方向の他端部までの距離をＢ'と定義する場合、Ｙ方向のずれである△Ｗは、｜Ｂ−Ｂ'｜／２を通じて求めることができる。

この際、図７のように、インターポーザ２００が積層型キャパシタ１００の外周から外れた場合、Ｂ'は負の値をとる。また、図６のＷは、積層型キャパシタ１００のＹ方向の幅を示す。

一方、一部のサンプルにおいて、長さ方向であるＸ方向のずれが共に発生したが、その値が０．０１ｍｍ以下と非常に小さいため、本実験におけるＸ方向のずれは、アコースティックノイズに直接的な影響を与えないものとみなす。

表２及び図９を参照すると、△Ｗ／Ｗが０．１６７以下のサンプル２１−３１の場合、アコースティックノイズが２１．８ｄＢ〜２２．５ｄＢと大きな変動を表さなかったが、△Ｗ／Ｗが０．１６７を超えるサンプル３２の場合、アコースティックノイズが２４．８ｄＢと大幅な上昇を表し、その後、サンプル４０まで△Ｗ／Ｗが増加する度にアコースティックノイズも大幅に上昇して、最大３１．６ｄＢまで上昇することが確認できる。

従って、アコースティックノイズの低減効果が期待できるＹ方向の接合ずれの限界は、△Ｗ／Ｗが０．１６７以下である。
実験例２

接合ずれは、ハンダリフロー（ｒｅｆｌｏｗ）時に、ハンダの表面エネルギーを利用した自己整列（Ｓｅｌｆ−ａｌｉｇｎｍｅｎｔ）現象によって一定部分が改善可能である。

このような自己整列現象は、インターポーザのＸ方向の最短長さと積層型キャパシタの外部電極の中心点間の距離との一定範囲内で起こり、一定範囲から外れると、重さのバランスが崩れて逆に接合ずれが大きくなる。本実験は、この範囲を証明するためのものである。

本実験に使用された積層型キャパシタ１００は、Ｘ方向の長さが０．６ｍｍであり、Ｙ方向の幅が０．３ｍｍであり、２．２ｕＦの電気的特性を有する。

また、インターポーザ２００は、Ｘ方向の長さが０．６ｍｍであり、Ｙ方向の幅が０．３４ｍｍであり、Ｚ方向の厚さが０．０６ｍｍである。

そして、図８の積層型キャパシタ１００において、Ｘ方向に第１及び第２外部電極１３１、１３２の第１及び第２バンド部１３１ｂ、１３２ｂの中心部分Ｃを結ぶ線をＬｃと、図２において、インターポーザ本体２１０のＸ方向の両面に形成された両溝に形成された第１及び第２連結部２２３、２３３間の最短距離をＬｉと定義する。

この際、積層型キャパシタ１００は、Ｌｃを０．５８ｍｍに固定し、インターポーザ２００は、Ｌｉが０．５２ｍｍ〜０．６２ｍｍの範囲で多様に変更されるように製作する。

本実験は、上記のように設けられた積層型キャパシタ１００とインターポーザ２００とを接合し、設備の座標を任意に約６０μｍ外して接合しリフローした後、積層型キャパシタ１００のＸ方向ずれを測定したものである、この際、Ｘ方向ずれが６０μｍ以上の場合をＸ方向ずれＮＧと分類する。

表３を参照すると、Ｌｃ＜Ｌｉのサンプル１及び２の場合、全てのサンプルにおいて接合ずれが６０μｍ未満で発生し、Ｘ方向の接合ずれの不良が全く発生しなかった。

また、Ｌｃ＝Ｌｉのサンプル３の場合、Ｘ方向の接合ずれの不良が４％発生した。

そして、Ｌｃ＞Ｌｉのサンプル４−６の場合、多くのサンプルにおいて接合ずれが６０μｍ以上で発生し、Ｘ方向の接合ずれの不良が３６％以上と大きく発生した。

従って、重さのバランスが崩れることを防止して、自己整列によってＸ方向の接合ずれの不良が改善できるＬｃとＬｉの関係は、Ｌｃ≦Ｌｉであることが確認できる。

本発明は、上述の実施形態及び添付の図面によって限定されるものではなく、添付の特許請求の範囲によって限定される。

従って、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で当技術分野の通常の知識を有する者によって多様な形態の置換、変形及び変更が可能であり、これも本発明の範囲に属するといえる。

１００：積層型キャパシタ
１０１：電子部品
１１０：キャパシタ本体
１１１：誘電体層
１２１、１２２：第１及び第２内部電極
１３１、１３２：第１及び第２外部電極
１３１ａ、１３２ａ：第１及び第２頭部
１３１ｂ、１３２ｂ：第１及び第２バンド部
２００：インターポーザ
２１０：インターポーザ本体
２２０、２３０：第１及び第２外部端子
２２１、２３１：第１及び第２実装部
２２２、２３２：第１及び第２接合部
２２３、２３３：第１及び第２連結部
３２１、３２２：第１及び第２導電性接着部

Claims (10)

1. キャパシタ本体と、前記キャパシタ本体の両端にそれぞれ形成される一対の外部電極とを含む積層型キャパシタと、
   両面にそれぞれ溝が形成されたインターポーザ本体と、前記インターポーザ本体の両端にそれぞれ形成される一対の外部端子とを含み、前記積層型キャパシタに比べて長さと幅が小さく形成されるインターポーザとを含み、
   前記外部端子は、前記インターポーザ本体の上面に形成され、前記外部電極と接続する接合部、前記インターポーザ本体の下面に形成される実装部、及び前記インターポーザ本体の溝に前記接合部と実装部とを連結するように形成される連結部を含み、
   前記インターポーザの長さ方向の一端部から前記積層型キャパシタの長さ方向の一端部までの距離をＡ、前記インターポーザの長さ方向の他端部から前記積層型キャパシタの長さ方向の他端部までの距離をＡ'と定義する場合、長さ方向のずれである△Ｌは｜Ａ−Ａ'｜／２であり、前記積層型キャパシタの長さをＬと定義する場合、△Ｌ／Ｌが０．１００以下である電子部品。
2. キャパシタ本体と、前記キャパシタ本体の両端にそれぞれ形成される一対の外部電極とを含む積層型キャパシタと、
   両面にそれぞれ溝が形成されたインターポーザ本体と、前記インターポーザ本体の両端にそれぞれ形成される一対の外部端子とを含み、前記積層型キャパシタに比べて長さと幅が小さく形成されるインターポーザとを含み、
   前記外部端子は、前記インターポーザ本体の上面に形成され、前記外部電極と接続する接合部、前記インターポーザ本体の下面に形成される実装部、及び前記インターポーザ本体の溝に前記接合部と実装部とを連結するように形成される連結部を含み、
   前記インターポーザの幅方向の一端部から前記積層型キャパシタの幅方向の一端部までの距離をＢ、前記インターポーザの幅方向の他端部から前記積層型キャパシタの幅方向の他端部までの距離をＢ'と定義する場合、幅方向のずれである△Ｗは｜Ｂ−Ｂ'｜／２であり、前記積層型キャパシタの幅をＷと定義する場合、△Ｗ／Ｗが０．１６７以下である電子部品。
3. 前記積層型キャパシタは、長さが０．８ｍｍ以下であり、幅が０．４ｍｍ以下である請求項１または２に記載の電子部品。
4. 前記積層型キャパシタの厚さが０．７ｍｍ以下である請求項１から３のいずれか一項に記載の電子部品。
5. 前記外部電極と前記外部端子との間に導電性接着部が形成される請求項１から４のいずれか一項に記載の電子部品。
6. 前記インターポーザ本体が絶縁体からなる請求項１から５のいずれか一項に記載の電子部品。
7. 前記キャパシタ本体は、互いに対向する第１及び第２面、第１及び第２面と連結し、互いに対向する第３及び第４面、第１及び第２面と連結し、且つ第３及び第４面と連結し、互いに対向する第５及び第６面を含み、複数の誘電体層及び前記誘電体層を挟んで前記第１及び第２面を連結する方向に交互に配置される複数の第１及び第２内部電極を含み、
   前記第１及び第２内部電極の一端が第３及び第４面を通じてそれぞれ露出して前記一対の外部電極と接続する請求項１から６のいずれか一項に記載の電子部品。
8. 前記外部電極は、前記キャパシタ本体の第３及び第４面にそれぞれ配置され、前記第１及び第２内部電極の一端とそれぞれ接続する頭部と、
   前記頭部から前記キャパシタ本体の第１面の一部まで延長し、前記外部端子の接合部と接続するバンド部とを含む請求項７に記載の電子部品。
9. 前記積層型キャパシタから長さ方向に両側外部電極のバンド部の中心を結ぶ線をＬｃと、前記インターポーザの長さ方向の両面に形成された両溝に形成された連結部間の最短距離をＬｉと定義する場合、Ｌｃ≦Ｌｉである請求項８に記載の電子部品。
10. 前記外部電極と前記外部端子の表面にそれぞれ形成されるめっき層をさらに含む請求項１から９のいずれか一項に記載の電子部品。