JP6747057B2 - 積層セラミックコンデンサ - Google Patents

Description

本発明は、積層セラミックコンデンサに関する。

例えば特許文献１には、互いに対向する第一端面及び第二端面を外表面として有し、Ｃａ、Ｓｒ、又はＺｒを主成分とする複数の誘電体層とＮｉを主成分とする複数の内部電極とが交互に配置された素体と、素体の第一端面に配置された第一端子電極及び素体の第二端面に配置された第二端子電極と、を備えた積層セラミックコンデンサが記載されている。

この積層セラミックコンデンサにおいて、複数の内部電極は、第一端子電極に接続された複数の第一内部電極と、第二端子電極に接続された複数の第二内部電極とを有している。第一内部電極は、第一主電極部と、第一主電極部と第一端子電極との間を接続する第一引出部とを有している。第二内部電極は、第二主電極部と、第二主電極部と第二端子電極との間を接続する第二引出部とを有している。

特開２００５−３１７７７６号公報

上記特許文献１に記載された積層セラミックコンデンサでは、焼成時における複数の内部電極と複数の誘電体層との収縮の差を要因とする残留応力（以下、単に「残留応力」ともいう）が第一引出部及び第二引出部に集中する。このため、焼成後、第一引出部又は第二引出部を起点として、内部電極と誘電体層との界面に沿ってクラックが生じるおそれがある。

本発明は、クラックの発生を抑制することができる積層セラミックコンデンサを提供することを目的とする。

本発明に係る積層セラミックコンデンサは、第一方向で互いに対向する第一端面及び第二端面を外表面として有し、ＣａＺｒＯ_３又はＳｒＺｒＯ_３を主成分とする複数の誘電体層とＮｉを主成分とする複数の内部電極とが第二方向で交互に配置された素体と、素体の第一端面に配置された第一端子電極及び素体の第二端面に配置された第二端子電極と、を備え、複数の内部電極は、第一端子電極に接続された複数の第一内部電極と、第二端子電極に接続された複数の第二内部電極とを有し、第一内部電極は、第一主電極部と、第一主電極部と第一端子電極との間を接続する第一引出部とを有し、第二内部電極は、第二主電極部と、第二主電極部と第二端子電極との間を接続する第二引出部とを有し、第二方向で互いに隣り合う第一引出部における第一端子電極との第一接続端部は、第二方向から見て互いに重ならないように位置しており、第二方向で互いに隣り合う第二引出部における第二端子電極との第二接続端部は、第二方向から見て互いに重ならないように位置している。

この積層セラミックコンデンサによれば、第二方向で互いに隣り合う第一引出部の第一接続端部が第二方向から見て互いに重ならないように位置している。これにより、第一端面から見た場合に、当該第一接続端部が互い違いの列に並ぶため、当該第一接続端部が同一の列に並ぶ場合よりも、第一引出部に集中する残留応力が分散される。第二方向で互いに隣り合う第二引出部の第二接続端部が、第二方向から見て互いに重ならないように位置している。これにより、第二端面から見た場合に、当該第二接続端部が互い違いの列に並ぶため、当該第二接続端部が同一の列に並ぶ場合よりも、第二引出部に集中する残留応力が分散される。以上によって、第一引出部及び第二引出部に集中する残留応力が分散され、その結果、当該残留応力に起因するクラックの発生を抑制することができる。

本発明に係る積層セラミックコンデンサにおいて、第二方向で互いに隣り合う第一引出部の第一接続端部は、第一方向と第二方向とに直交する第三方向に互いに離間しており、第二方向で互いに隣り合う第一引出部の第一接続端部の第三方向での離間距離は、第一主電極部の第三方向での幅の０．１〜０．６倍であり、第二方向で互いに隣り合う第二引出部の前記第二接続端部は、第三方向に互いに離間しており、第二方向で互いに隣り合う第二引出部の第二接続端部の第三方向での離間距離は、第二主電極部の第三方向での幅の０．１〜０．６倍であってもよい。この場合、第一引出部及び第二引出部に集中する残留応力がより分散され、その結果、当該残留応力に起因するクラックの発生をより抑制することができる。

本発明に係る積層セラミックコンデンサにおいて、内部電極の厚みに対する誘電体層の厚みの比が１．５以上であってもよい。この場合、第一引出部及び第二引出部に集中する残留応力がより分散され、その結果、当該残留応力に起因するクラックの発生をより抑制することができる。

本発明に係る積層セラミックコンデンサにおいて、素体の表面粗さが３．０〜６．０μｍであってもよい。この場合、第一引出部及び第二引出部に集中する残留応力がより分散され、その結果、当該残留応力に起因するクラックの発生をより抑制することができる。

本発明に係る積層セラミックコンデンサにおいて、第一引出部は、第一端子電極に接続され、幅が第一主電極部よりも狭い第一幅狭部と、第一幅狭部と第一主電極部との間を接続し、幅が第一幅狭部よりも広い第一幅広部とを有していてもよく、第二引出部は、第二端子電極に接続され、幅が第二主電極部よりも狭い第二幅狭部と、第二幅狭部と第二主電極部との間を接続し、幅が第二幅狭部よりも広い第二幅広部とを有していてもよい。この場合に、第二方向から見て、第一幅広部は、第一主電極部と第二主電極部とが互いに重なっている領域と第一幅狭部が存在している領域との間に位置しており、且つ、第二幅広部は、第一主電極部と第二主電極部とが互いに重なっている領域と第二幅狭部が存在している領域との間に位置している。本形態では、内部電極の厚みによる段差に起因するクラックの発生を抑制することができる。

素体には、第一主電極部と第二主電極部とが第二方向から見て互いに重なっている領域と、第二方向から見て当該領域に近接している領域との間に、第一主電極部及び第二主電極部の厚みによる局所的な段差が発生する可能性がある。この局所的な段差は、クラックの要因の一つとなり得る。

上記形態では、第二方向から見て、第一主電極部と第二主電極部とが互いに重なっている領域に近接して、第一幅広部が存在している領域と、第二幅広部が存在している領域とが位置している。このため、第一主電極部と第二主電極部とが第二方向から見て互いに重なっている領域と、第二方向から見て当該領域に近接している領域との間に発生する段差が緩やかになっている。したがって、この段差はクラックの要因の一つとなり難く、その結果、クラックの発生を抑制することができる。

本発明に係る積層セラミックコンデンサにおいて、第一主電極部は、幅が第一引出部よりも広い第三幅広部と、第三幅広部と第一引出部との間を接続し、幅が第三幅広部よりも狭い第三幅狭部とを有していてもよく、第二主電極部は、幅が第二引出部よりも広い第四幅広部と、第四幅広部と第二引出部との間を接続し、幅が第四幅広部よりも狭い第四幅狭部とを有していてもよい。この場合に、第三幅狭部は、第四幅広部よりも幅が狭く、第四幅狭部は、第三幅広部よりも幅が狭く、第二方向から見て、第三幅狭部は、第四幅広部と重なっており、且つ、第四幅狭部は、第三幅広部と重なっている。本形態では、内部電極の厚みによる段差に起因するクラックの発生を抑制することができる。

上記形態では、第二方向から見て、第一主電極部の第三幅広部に対して第二主電極部の第四幅狭部が重なっており、第二主電極部の第四幅広部に対して第一主電極部の第三幅狭部が重なっている。これにより、第二方向から見て、第一主電極部の第三幅広部と第二主電極部の第四幅広部とが互いに重なっている領域に近接して、第三幅広部同士が第四幅狭部を介することなく互いに重なっている領域と、第四幅広部同士が第三幅狭部を介することなく互いに重なっている領域とが位置している。このため、第三幅広部と第四幅広部とが第二方向から見て互いに重なっている領域と、第二方向から見て当該領域に近接している領域との間に発生する段差が緩やかになっている。したがって、この段差はクラックの要因の一つとなり難く、その結果、クラックの発生を抑制することができる。

本発明によれば、クラックの発生を抑制することができる積層セラミックコンデンサを提供することができる。

第１実施形態に係る積層セラミックコンデンサを示す斜視図である。 図１に示すII−II線に沿った断面図である。 図１に示すIII−III線に沿った断面図である。 図１に示す素体に含まれる内部電極を示す平面図である。 図４に示す内部電極のＺ方向から見た重なり方を示す平面図である。 図４に示す内部電極のＺ方向から見た重なり方を示す平面図である。 素体の端面を示す平面図である。 素体の端面を示す平面図である。 第２実施形態に係る積層セラミックコンデンサの素体に含まれる内部電極を示す平面図である。 第３実施形態に係る積層セラミックコンデンサの素体に含まれる内部電極を示す平面図である。

以下、添付図面を参照して、本発明の実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。

（第１実施形態）
まず、図１〜図４を参照して、第１実施形態に係る積層セラミックコンデンサについて説明する。図１は、第１実施形態に係る積層セラミックコンデンサを示す斜視図である。図２は、図１に示すII−II線に沿った断面図である。図３は、図１に示すIII-III線に沿った断面図である。図４は、図１に示す素体内に含まれる内部電極を示す平面図である。

図１〜図３に示すように、積層セラミックコンデンサ１は、素体３と、素体３の外表面に配置される端子電極５，６とを備えている。

素体３は、略直方体形状を呈している。なお、略直方体形状とは、直方体形状だけでなく、例えば直方体形状の角が丸められた形状等も含む。素体３は、外表面として、Ｙ方向（第一方向）で互いに対向する端面３ａ，３ｂと、Ｚ方向（第二方向）で互いに対向する主面３ｅ，３ｆと、Ｘ方向（第三方向）で互いに対向する側面３ｃ，３ｄとを有している。なお、Ｘ方向、Ｙ方向、及びＺ方向は互いに直交する方向である。端面３ａ，３ｂは、主面３ｅと主面３ｆとの間を連結するようにＺ方向及びＸ方向に延びている。主面３ｅ，３ｆは、Ｘ方向及びＹ方向に延びている。側面３ｃ，側面３ｄは、主面３ｅと主面３ｆとを連結するようにＹ方向及びＺ方向に延びている。

素体３の表面粗さは、例えは３．０〜６．０μｍである。表面粗さは、例えば研磨剤を変える等、バレル研磨の条件を変えることによって制御される。表面粗さとしては、例えば最大高さ（Ｒｚ）が用いられる。最大高さ（Ｒｚ）は、ＪＩＳ Ｂ ０６０１：２００１（ＩＳＯ ４２８７：１９９７）に定義されている。

積層セラミックコンデンサ１では、素体３の主面３ｆが不図示の他の電子機器（例えば、回路基板や電子部品等）に対向する実装面となる。すなわち、積層セラミックコンデンサ１は、主面３ｆが他の電子機器と対向する状態で、はんだ付け等により実装される。

素体３は、主面３ｅ，３ｆの対向方向であるＺ方向に、複数の誘電体層４及び複数の内部電極１１，１２，１３，１４が積層されることによって形成されている。これにより、素体３内には、複数の誘電体層４と複数の内部電極１１〜１４とが交互に配置されている。複数の誘電体層４と複数の内部電極１１〜１４との積層方向は、主面３ｅ，３ｆの対向方向であるＺ方向と一致する。以下、複数の誘電体層４と複数の内部電極１１〜１４との積層方向をＺ方向とする。

各内部電極１１〜１４の厚みｄ１（すなわち、各内部電極１１〜１４のＺ方向での長さ）に対する各誘電体層４の厚みｄ２（すなわち、各誘電体層４のＺ方向での長さ）の比（ｄ２／ｄ１）は、例えば１．５以上である。なお、各誘電体層４の厚みｄ２が厚くなり過ぎると静電容量が低くなるため、例えば各誘電体層４の厚みｄ２は１．５〜２０．０μｍであることが好ましい。また、各内部電極１１〜１４の厚みｄ１が薄くなり過ぎると等価直列抵抗（ＥＳＲ：Equivalent Series Resistance）が高くなるため、例えば各内部電極１１〜１４の厚みｄ１は０．５〜３．０μｍであることが好ましい。

複数の誘電体層４は、常誘電体材料であるＣａＺｒＯ_３又はＳｒＺｒＯ_３を主成分として構成されている。複数の誘電体層４は、上記常誘電体材料を含むセラミックグリーンシートの焼結体から構成される。実際の素体３では、複数の誘電体層４は、各誘電体層４の間の境界が視認できない程度に一体化されている。

端子電極５（第一端子電極）は、端面３ａ（第一端面）に配置されている。端子電極５は、端面３ａと、主面３ｅ、主面３ｆ、側面３ｃ、及び側面３ｄのそれぞれにおける端面３ａ側の各部分とを覆うように形成されている。すなわち、端子電極５は、端面３ａの全面に位置する電極部分５ａと、主面３ｅにおける端面３ａ側の部分に位置する電極部分と、主面３ｆにおける端面３ａ側の部分に位置する電極部分と、側面３ｃにおける端面３ａ側の部分に位置する電極部分５ｃと、側面３ｄにおける端面３ａ側の部分に位置する電極部分５ｂとを有している。

端子電極６（第二端子電極）は、端面３ｂ（第二端面）に配置されている。端子電極６は、端面３ｂと、主面３ｅ、主面３ｆ、側面３ｃ、及び側面３ｄのそれぞれにおける端面３ｂ側の各部分とを覆うように形成されている。すなわち、端子電極６は、端面３ｂの全面に位置する電極部分６ａと、主面３ｅにおける端面３ｂ側の部分に位置する電極部分と、主面３ｆ側における端面３ｂ側の部分に位置する電極部分と、側面３ｃにおける端面３ｂ側の部分に位置する電極部分６ｃと、側面３ｄにおける端面３ｂ側の部分に位置する電極部分６ｂとを有している。

端子電極５，６は、焼付層及びめっき層によって構成されている。焼付層は、例えば導電性金属粉末及びガラスフリットを含む導電性ペーストを素体３の外表面に付与し、焼き付けることによって形成される。焼付層の導電性金属としては、例えばＣｕ又はＮｉ等が用いられる。めっき層は、焼付層の上にめっき法により形成される。めっき層としては、Ｎｉ、Ｃｕ、Ｓｎ、又はＡｕ等が用いられる。最外表面のめっき層としてＡｕ又はＳｎ等が用いられてもよい。端子電極５と端子電極６とは、素体３の外表面上において互いに異極性であり、電気的に絶縁されている。

複数の内部電極１１〜１４は、導電性材料であるＮｉを主成分として構成されている。複数の内部電極１１〜１４は、上記導電性材料を含む導電性ペーストの焼結体として構成される。複数の内部電極１１〜１４は、端子電極５に接続された複数の内部電極１１，１３（複数の第一内部電極）と、端子電極６に接続された複数の内部電極１２，１４（複数の第二内部電極）とを有している。本実施形態では、複数の内部電極１１〜１４は、内部電極１１、内部電極１２、内部電極１３、及び内部電極１４をそれぞれ五つずつ有している。Ｚ方向において、内部電極１１〜１４は、内部電極１１、内部電極１２、内部電極１３、内部電極１４の順で、誘電体層４を介して並んでいる。

図４の（ａ）は、内部電極１１を示している。図４の（ａ）に示すように、内部電極１１は、主電極部１１ａ（第一主電極部）と、引出部１１ｂ（第一引出部）とを有している。説明の便宜上、図４の（ａ）において主電極部１１ａと引出部１１ｂとの境界を点線で示しているが、主電極部１１ａと引出部１１ｂとは、一体的に形成されている。主電極部１１ａは、Ｘ方向に沿った短辺とＹ方向に沿った長辺とを有する矩形状を呈している。

引出部１１ｂは、主電極部１１ａから端面３ａ側に延びており、端面３ａに露出している。引出部１１ｂは、端面３ａに露出した部分において端子電極５と接続されている。すなわち、引出部１１ｂは、主電極部１１ａと端子電極５との間に位置し、主電極部１１ａと端子電極５とに接続されている。これにより、引出部１１ｂは、主電極部１１ａと端子電極５との間を電気的に接続している。引出部１１ｂは、Ｘ方向に沿った短辺とＹ方向に沿った長辺とを有する矩形状を呈している。引出部１１ｂの短辺の長さは、主電極部１１ａの短辺の長さよりも短い。すなわち、Ｘ方向において、引出部１１ｂは主電極部１１ａよりも幅狭となっている。

図４の（ｂ）は、内部電極１２を示している。図４の（ｂ）に示すように、内部電極１２は、主電極部１２ａ（第二主電極部）と、引出部１２ｂ（第二引出部）とを有している。説明の便宜上、図４の（ｂ）において主電極部１２ａと引出部１２ｂとの境界を点線で示しているが、主電極部１１ａと引出部１１ｂとは、一体的に形成されている。主電極部１２ａは、Ｘ方向に沿った短辺とＹ方向に沿った長辺とを有する矩形状を呈している。

引出部１２ｂは、主電極部１２ａから端面３ｂ側に延びており、端面３ｂに露出している。引出部１２ｂは、端面３ｂに露出した部分において端子電極６と接続されている。すなわち、引出部１２ｂは、主電極部１２ａと端子電極６との間に位置し、主電極部１２ａと端子電極６とに接続されている。これにより、引出部１２ｂは、主電極部１２ａと端子電極６との間を電気的に接続している。引出部１２ｂは、Ｘ方向に沿った短辺とＹ方向に沿った長辺とを有する矩形状を呈している。引出部１２ｂの短辺の長さは、主電極部１２ａの短辺の長さよりも短い。すなわち、Ｘ方向において、引出部１２ｂは主電極部１２ａよりも幅狭となっている。

図４の（ｃ）は、内部電極１３を示している。図４の（ｃ）に示すように、内部電極１３は、主電極部１３ａ（第一主電極部）と、引出部１３ｂ（第一引出部）とを有している。説明の便宜上、図４の（ｃ）において主電極部１３ａと引出部１３ｂとの境界を点線で示しているが、主電極部１３ａと引出部１３ｂとは、一体的に形成されている。主電極部１３ａは、Ｘ方向に沿った短辺とＹ方向に沿った長辺とを有する矩形状を呈している。

引出部１３ｂは、主電極部１３ａから端面３ａ側に延びており、端面３ａに露出している。引出部１３ｂは、端面３ａに露出した部分において端子電極５と接続されている。すなわち、引出部１３ｂは、主電極部１３ａと端子電極５との間に位置し、主電極部１３ａと端子電極５とに接続されている。これにより、引出部１３ｂは、主電極部１３ａと端子電極５との間を電気的に接続している。引出部１３ｂは、Ｘ方向に沿った短辺とＹ方向に沿った長辺とを有する矩形状を呈している。引出部１３ｂの短辺の長さは、主電極部１３ａの短辺の長さよりも短い。すなわち、Ｘ方向において、引出部１３ｂは主電極部１３ａよりも幅狭となっている。

図４の（ｄ）は、内部電極１４を示している。図４の（ｄ）に示すように、内部電極１４は、主電極部１４ａ（第二主電極部）と、引出部１４ｂ（第二引出部）とを有している。説明の便宜上、図４の（ｄ）において主電極部１４ａと引出部１４ｂとの境界を点線で示しているが、主電極部１１ａと引出部１１ｂとは、一体的に形成されている。主電極部１４ａは、Ｘ方向に沿った短辺とＹ方向に沿った長辺とを有する矩形状を呈している。

引出部１４ｂは、主電極部１４ａから端面３ｂ側に延びており、端面３ｂに露出している。引出部１４ｂは、端面３ｂに露出した部分において端子電極６と接続されている。すなわち、引出部１４ｂは、主電極部１４ａと端子電極６との間に位置し、主電極部１４ａと端子電極６とに接続されている。これにより、引出部１４ｂは、主電極部１４ａと端子電極６との間を電気的に接続している。引出部１４ｂは、Ｘ方向に沿った短辺とＹ方向に沿った長辺とを有する矩形状を呈している。引出部１４ｂの短辺の長さは、主電極部１４ａの短辺の長さよりも短い。すなわち、Ｘ方向において、引出部１４ｂは主電極部１４ａよりも幅狭となっている。

図４の（ａ）〜（ｄ）に示すように、Ｚ方向から見て、内部電極１１〜１４の主電極部１１ａ〜１４ａは、いずれも略同じ大きさを有しており、互いに重なっている。Ｚ方向で隣り合う内部電極１１〜１４の主電極部１１ａ〜１４ａは、誘電体層４（図２及び図３参照）を介して互いに対向している。主電極部１１ａと主電極部１２ａとが対向する領域、主電極部１２ａと主電極部１３ａとが対向する領域、主電極部１３ａと主電極部１４ａとが対向する領域、及び主電極部１４ａと主電極部１１ａとが対向する領域には、それぞれ容量成分が形成される。

以下、図５〜図８を参照して、内部電極１１と内部電極１３とのＺ方向から見た重なり方、及び、内部電極１２と内部電極１４とのＺ方向から見た重なり方について詳細に説明する。図５は、内部電極１１と内部電極１３とのＺ方向から見た重なり方を示す平面図である。図６は、内部電極１２と内部電極１４とのＺ方向から見た重なり方を示す平面図である。図７は、素体３の端面３ａを示す平面図である。図８は、素体３の端面３ｂを示す平面図である。

図５に示すように、Ｚ方向から見て、内部電極１１の主電極部１１ａの形成領域と内部電極１３の主電極部１３ａの形成領域とは、全体的に一致している。これに対し、Ｚ方向から見て、内部電極１１の引出部１１ｂの形成領域と内部電極１３の引出部１３ｂの形成領域とは、全体的に異なっている。

具体的に、Ｚ方向から見て、端子電極５が配置された端面３ａと主電極部１１ａとの間において、引出部１１ｂは側面３ｃ側に位置しており、且つ、引出部１３ｂは側面３ｄ側に位置している。これにより、引出部１１ｂにおける端子電極５との接続端部（第一接続端部）１１ｃと、引出部１３ｂにおける端子電極５との接続端部（第一接続端部）１３ｃとは、Ｚ方向から見て互いに重ならないように位置している。すなわち、Ｚ方向で互いに隣り合う引出部１１ｂ，１３ｂにおける接続端部１１ｃ，１３ｃが、Ｚ方向から見て互いに重ならないように位置している。

図７に示すように、端面３ａから見て、接続端部１１ｃはＸ方向で側面３ｃ側の位置でＺ方向に並んでおり、且つ、接続端部１３ｃはＸ方向で側面３ｄ側の位置でＺ方向に並んでいる。すなわち、接続端部１１ｃと接続端部１３ｃとは、互い違いの列に並んでおり、Ｘ方向に互いに離間している。

図５及び図７に示すように、接続端部１１ｃと接続端部１３ｃとのＸ方向での離間距離Ｌａ（すなわち接続端部１１ｃと接続端部１３ｃとのＸ方向での間隔）は、主電極部１１ａ，１３ａのＸ方向での幅Ｌｂ（すなわち主電極部１１ａ，１３ａの短辺長さ）よりも小さい。例えば、接続端部１１ｃと接続端部１３ｃとの離間距離Ｌａは、主電極部１１ａ，１３ａの幅Ｌｂの０．１〜０．６倍である。

図６に示すように、Ｚ方向から見て、内部電極１２の主電極部１２ａの形成領域と内部電極１４の主電極部１４ａの形成領域とは、全体的に一致している。これに対し、Ｚ方向から見て、内部電極１２の引出部１２ｂの形成領域と内部電極１４の引出部１４ｂの形成領域とは、全体的に異なっている。

具体的に、Ｚ方向から見て、端子電極６が配置された端面３ｂと主電極部１２ａとの間において、引出部１２ｂは側面３ｃ側に位置しており、且つ、引出部１４ｂは側面３ｄ側に位置している。これにより、引出部１２ｂにおける端子電極６との接続端部（第二接続端部）１２ｃと、引出部１４ｂにおける端子電極６との接続端部（第二接続端部）１４ｃとは、Ｚ方向から見て互いに重ならないように位置している。すなわち、Ｚ方向で互いに隣り合う引出部１２ｂ，１４ｂにおける接続端部１２ｃ，１４ｃが、Ｚ方向から見て互いに重ならないように位置している。

図８に示すように、端面３ｂから見て、接続端部１２ｃはＸ方向で側面３ｃ側の位置でＺ方向に並んでおり、且つ、接続端部１４ｃはＸ方向で側面３ｄ側の位置でＺ方向に並んでいる。すなわち、接続端部１２ｃと接続端部１４ｃとは、互い違いの列に並んでおり、Ｘ方向に互いに離間している。

図６及び図８に示すように、接続端部１２ｃと接続端部１４ｃとのＸ方向での離間距離Ｌａ（すなわち接続端部１２ｃと接続端部１４ｃとのＸ方向での間隔）は、主電極部１２ａ，１４ａのＸ方向での幅Ｌｂ（すなわち主電極部１２ａ，１４ａの短辺長さ）よりも小さい。例えば、接続端部１２ｃ，１４ｃの離間距離Ｌａは、主電極部１２ａ，１４ａの幅Ｌｂの０．１〜０．６倍である。

以上、本実施形態に係る積層セラミックコンデンサ１によれば、端面３ａから見た場合に、接続端部１１ｃ，１３ｃが互い違いの列に並ぶため、当該接続端部１１ｃ，１３ｃが同一の列に並ぶ場合よりも、引出部１１ｂ，１３ｂに集中する残留応力が分散される。端面３ｂから見た場合に、接続端部１２ｃ，１４ｃが互い違いの列に並ぶため、当該接続端部１２ｃ，１４ｃが同一の列に並ぶ場合よりも、引出部１２ｂ，１４ｂに集中する残留応力が分散される。以上によって、引出部１１ｂ〜１４ｂに集中する残留応力が分散され、その結果、当該残留応力に起因するクラックの発生を抑制することができる。

本実施形態に係る積層セラミックコンデンサ１によれば、接続端部１１ｃと接続端部１３ｃとのＸ方向での離間距離Ｌａが主電極部１１ａ，１３ａのＸ方向での幅Ｌｂの０．１〜０．６倍である。接続端部１２ｃと接続端部１４ｃとのＸ方向での離間距離Ｌａが主電極部１２ａ，１４ａのＸ方向での幅Ｌｂの０．１〜０．６倍である。これにより、引出部１１ｂ〜１４ｂに集中する残留応力がより分散され、その結果、当該残留応力に起因するクラックの発生をより抑制することができる。

本実施形態に係る積層セラミックコンデンサ１によれば、内部電極１１〜１４の厚みｄ１に対する誘電体層４の厚みｄ２の比（ｄ２／ｄ１）が１．５以上である。これにより、引出部１１ｂ〜１４ｂに集中する残留応力がより分散され、その結果、当該残留応力に起因するクラックの発生をより抑制することができる。

本実施形態に係る積層セラミックコンデンサ１によれば、素体３の表面粗さが３．０〜６．０μｍである。これにより、引出部１１ｂ〜１４ｂに集中する残留応力がより分散され、その結果、当該残留応力に起因するクラックの発生をより抑制することができる。

ここで、上記効果を説明すべく、本発明者が実施した実施例を説明する。なお、本発明は以下の実施例に限定されるものではない。以下の実施例では、上述した積層セラミックコンデンサ１の素体３を用いて、クラック発生率を測定した。クラック発生率の測定方法としては、端子電極５，６が形成される前の素体３を２００個準備し、当該素体３に対しプレッシャークッカー試験を行った。具体的には、温度が１２１℃で湿度が９５％ＲＨの環境下で素体３を３００時間放置し、素体３の外表面の外観を顕微鏡で確認し、クラックが発生した素体３を数えた。

実施例１〜９では、主電極部１１ａ，１３ａの幅Ｌｂに対する接続端部１１ｃと接続端部１３ｃとの離間距離Ｌａの比（Ｌａ／Ｌｂ）、及び、主電極部１２ａ，１４ａの幅Ｌｂに対する接続端部１２ｃと接続端部１４ｃとの離間距離Ｌａの比（Ｌａ／Ｌｂ）を、いずれも０．０５〜０．８の範囲で異ならせて、クラック発生率を測定した。実施例１〜９の測定結果を表１に示す。

表１に示すように、実施例１〜９のいずれの場合でも、クラック発生率が２５％以下となっており、クラックの発生を抑制することができた。特に、実施例２〜７の場合、すなわち比（Ｌａ／Ｌｂ）が０．１〜０．６の範囲の場合には、クラック発生率が１５％以下となっており、クラックの発生をより抑制することができた。以上のことから、接続端部１１ｃと接続端部１３ｃとの離間距離Ｌａが主電極部１１ａ，１３ａの幅Ｌｂの０．１〜０．６倍であり、且つ、接続端部１２ｃと接続端部１４ｃとの離間距離Ｌａが主電極部１２ａ，１４ａの幅Ｌｂの０．１〜０．６倍である場合に、クラックの発生をより抑制することができることが確認された。

続いて、実施例１０〜１７では、内部電極１１〜１４の厚みｄ１に対する誘電体層４の厚みｄ２の比（ｄ２／ｄ１）を、１〜１８の範囲で異ならせて、クラック発生率を測定した。実施例１０〜１７の測定結果を表２に示す。

表２に示すように、実施例１０〜１７のいずれの場合でも、クラック発生率が１５％以下となっており、クラックの発生を抑制することができた。特に、実施例１１〜１７の場合、すなわち比（ｄ２／ｄ１）が１．５以上の範囲の場合には、クラック発生率が９％以下となっており、クラックの発生をより抑制することができた。以上のことから、内部電極１１〜１４の厚みｄ２に対する誘電体層４の厚みｄ１の比が１．５以上である場合に、クラックの発生をより抑制することができることが確認された。

続いて、実施例１８〜２４では、素体３の表面粗さ（最大高さ）Ｒｚを、１．０〜７．０μｍの範囲で異ならせて、クラック発生率を測定した。実施例１８〜２４の測定結果を表３に示す。

表３に示すように、実施例１８〜２４のいずれの場合でも、クラック発生率が１５％以下となっており、クラックの発生を抑制することができた。特に、実施例２０〜２３（表面粗さＲｚが３.０〜６．０μｍ）の場合には、クラック発生率が１％以下となっており、クラックの発生をより抑制することができた。以上のことから、素体３の表面粗さＲｚが３．０〜６．０μｍである場合に、クラックの発生をより抑制することができることが確認された。

（第２実施形態）
次に、図９を参照して、第２実施形態に係る積層セラミックコンデンサについて説明する。なお、第２実施形態に係る積層セラミックコンデンサは、第１実施形態に係る積層セラミックコンデンサ１と同様の要素や構造を備えている。そのため、第１実施形態に係る積層セラミックコンデンサ１と同様の要素や構造には同一の符号を付して詳細な説明は省略し、第１実施形態と異なる部分について説明する。

図９は、上述した積層セラミックコンデンサ１の図４に対応する平面図である。図９に示すように、第２実施形態の積層セラミックコンデンサでは、内部電極１１〜１４の引出部１１ｂ〜１４ｂの形状が上述した積層セラミックコンデンサ１とは異なっており、矩形状ではなく略Ｌ字状を呈している。上記第１実施形態同様、説明の便宜上、図９の（ａ）〜（ｄ）において主電極部１１ａ〜１４ａと引出部１１ｂ〜１４ｂとの境界を点線で示している。

図９の（ａ）に示すように、引出部１１ｂは、幅（すなわち、Ｘ方向での長さ）が主電極部１１ａよりも狭い幅狭部１１ｂ_１（第一幅狭部）と、幅が幅狭部１１ｂ_１よりも広い幅広部１１ｂ_２（第一幅広部）とを有している。幅狭部１１ｂ_１は、端子電極５と幅広部１１ｂ_２との間に位置し、端子電極５と幅広部１１ｂ_２とに接続されている。これにより、幅狭部１１ｂ_１は、端子電極５と幅広部１１ｂ_２との間を電気的に接続している。幅狭部１１ｂ_１は、主電極部１１ａの幅の例えば１／２倍以下の幅を有する矩形状を呈している。幅広部１１ｂ_２は、幅狭部１１ｂ_１と主電極部１１ａとの間に位置し、幅狭部１１ｂ_１と主電極部１１ａとに接続されている。これにより、幅広部１１ｂ_２は、幅狭部１１ｂ_１と主電極部１１ａとの間を電気的に接続している。幅広部１１ｂ_２は、主電極部１１ａの幅と同じ幅を有する矩形状を呈している。

図９の（ｂ）に示すように、引出部１２ｂは、幅が主電極部１２ａよりも狭い幅狭部１２ｂ_１（第二幅狭部）と、幅が幅狭部１２ｂ_１よりも広い幅広部１２ｂ_２（第二幅広部）とを有している。幅狭部１２ｂ_１は、端子電極６と幅広部１２ｂ_２との間に位置し、端子電極６と幅広部１２ｂ_２とに接続されている。これにより、幅狭部１２ｂ_１は、端子電極６と幅広部１２ｂ_２との間を電気的に接続している。幅狭部１２ｂ_１は、主電極部１２ａの幅の例えば１／２倍以下の幅を有する矩形状を呈している。幅広部１２ｂ_２は、幅狭部１２ｂ_１と主電極部１２ａとの間に位置し、幅狭部１２ｂ_１と主電極部１２ａとに接続されている。これにより、幅広部１２ｂ_２は、幅狭部１２ｂ_１と主電極部１２ａとの間を電気的に接続している。幅広部１２ｂ_２は、主電極部１２ａの幅と同じ幅を有する矩形状を呈している。

図９の（ｃ）に示すように、引出部１３ｂは、幅が主電極部１３ａよりも狭い幅狭部１３ｂ_１（第一幅狭部）と、幅が幅狭部１３ｂ_１よりも広い幅広部１３ｂ_２（第一幅広部）とを有している。幅狭部１３ｂ_１は、端子電極５と幅広部１３ｂ_２との間に位置し、端子電極５と幅広部１３ｂ_２とに接続されている。これにより、幅狭部１３ｂ_１は、端子電極５と幅広部１３ｂ_２との間を電気的に接続している。幅狭部１３ｂ_１は、主電極部１３ａの幅の例えば１／２倍以下の幅を有する矩形状を呈している。幅広部１３ｂ_２は、幅狭部１３ｂ_１と主電極部１３ａとの間に位置し、幅狭部１３ｂ_１と主電極部１３ａとに接続されている。これにより、幅広部１３ｂ_２は、幅狭部１３ｂ_１と主電極部１３ａとの間を電気的に接続している。幅広部１３ｂ_２は、主電極部１３ａの幅と同じ幅を有する矩形状を呈している。

図９の（ｄ）に示すように、引出部１４ｂは、幅が主電極部１４ａよりも狭い幅狭部１４ｂ_１（第二幅狭部）と、幅が幅狭部１４ｂ_１よりも広い幅広部１４ｂ_２（第二幅広部）とを有している。幅狭部１４ｂ_１は、端子電極６と幅広部１４ｂ_２との間に位置し、端子電極６と幅広部１４ｂ_２とに接続されている。これにより、幅狭部１４ｂ_１は、端子電極６と幅広部１４ｂ_２との間を電気的に接続している。幅狭部１４ｂ_１は、主電極部１４ａの幅の例えば１／２倍以下の幅を有する矩形状を呈している。幅広部１４ｂ_２は、幅狭部１４ｂ_１と主電極部１４ａとの間に位置し、幅狭部１４ｂ_１と主電極部１４ａとに接続されている。これにより、幅広部１４ｂ_２は、幅狭部１４ｂ_１と主電極部１４ａとの間を電気的に接続している。幅広部１４ｂ_２は、主電極部１４ａの幅と同じ幅を有する矩形状を呈している。

上記第１実施形態では、Ｚ方向から見て、引出部１１ｂの形成領域と引出部１３ｂの形成領域とが全体的に異なっており、且つ、引出部１２ｂの形成領域と引出部１４ｂの形成領域とが全体的に異なっている。これに対し、本実施形態では、Ｚ方向から見て、引出部１１ｂの形成領域と引出部１３ｂの形成領域とが部分的に一致しており、且つ、引出部１２ｂの形成領域と引出部１４ｂの形成領域とが部分的に一致している。

具体的には、Ｚ方向から見て、幅狭部１１ｂ_１と幅狭部１３ｂ_１とが互いに重ならないように位置している一方で、幅広部１１ｂ_２と幅広部１３ｂ_２とが互いに重なるように位置している。Ｚ方向から見て、幅狭部１２ｂ_１と幅狭部１４ｂ_１とが互いに重ならないように位置している一方で、幅広部１２ｂ_２と幅広部１４ｂ_２とが互いに重なるように位置している。

Ｚ方向から見て、端子電極５が配置された端面３ａと幅広部１１ｂ_２との間において、幅狭部１１ｂ_１は側面３ｃ側に位置しており、且つ、幅狭部１３ｂ_１は側面３ｄ側に位置している。Ｚ方向から見て、端子電極６が配置された端面３ｂと幅広部１４ｂ_２との間において、幅狭部１２ｂ_１は側面３ｃ側に位置しており、且つ、幅狭部１４ｂ_１は側面３ｄ側に位置している。

これにより、上記第１実施形態同様、Ｚ方向で互いに隣り合う引出部１１ｂ〜１４ｂにおける接続端部１２ｃ〜１４ｃが、Ｚ方向から見て互いに重ならないように位置している。すなわち、端面３ａから見た場合に、接続端部１１ｃ，１３ｃが互い違いの列に並んでおり、且つ、端面３ｂから見た場合に、接続端部１２ｃ，１４ｃが互い違いの列に並んでいる。

Ｚ方向から見て、幅広部１１ｂ_２は、主電極部１１ａ〜１４ａが互いに重なっている領域（すなわち、主電極部１１ａ，１３ａと主電極部１２ａ，１４ａとが互いに重なっている領域）と、幅狭部１１ｂ_１が存在している領域との間に位置している。Ｚ方向から見て、幅広部１３ｂ_２は、主電極部１１ａ〜１４ａが互いに重なっている領域と、幅狭部１３ｂ_１が存在している領域との間に位置している。

つまり、Ｚ方向から見て、主電極部１１ａ〜１４ａが互いに重なっている領域に近接（本実施形態では、隣接）して、幅広部１１ｂ_２，１３ｂ_２が存在している領域が位置している。Ｚ方向から見て、幅広部１１ｂ_２と幅広部１３ｂ_２とは、幅広部１２ｂ_２，１４ｂ_２を介することなく互いに重なり合っている。よって、主電極部１１ａ〜１４ａがＺ方向から見て互いに重なっている領域と、Ｚ方向から見て当該領域に近接している領域との間に発生する段差が緩やかになっている。

Ｚ方向から見て、幅広部１２ｂ_２は、主電極部１１ａ〜１４ａが互いに重なっている領域と、幅狭部１２ｂ_１が存在している領域との間に位置している。Ｚ方向から見て、幅広部１４ｂ_２は、主電極部１１ａ〜１４ａが互いに重なっている領域と、幅狭部１４ｂ_１が存在している領域との間に位置している。

つまり、Ｚ方向から見て、主電極部１１ａ〜１４ａが互いに重なっている領域に近接（本実施形態では、隣接）して、幅広部１２ｂ_２，１４ｂ_２が存在している領域が位置している。Ｚ方向から見て、幅広部１２ｂ_２と幅広部１４ｂ_２とは、幅広部１１ｂ_２，１３ｂ_２を介することなく互いに重なり合っている。よって、主電極部１１ａ〜１４ａがＺ方向から見て互いに重なっている領域と、Ｚ方向から見て当該領域に近接している領域との間に発生する段差が緩やかになっている。

以上、本実施形態に係る積層セラミックコンデンサにおいても、端面３ａから見た場合に、接続端部１１ｃ，１３ｃが互い違いの列に並ぶため、当該接続端部１１ｃ，１３ｃが同一の列に並ぶ場合よりも、引出部１１ｂ，１３ｂに集中する残留応力が分散される。端面３ｂから見た場合に、接続端部１２ｃ，１４ｃが互い違いの列に並ぶため、当該接続端部１２ｃ，１４ｃが同一の列に並ぶ場合よりも、引出部１２ｂ，１４ｂに集中する残留応力が分散される。以上によって、引出部１１ｂ〜１４ｂに集中する残留応力が分散され、その結果、当該残留応力に起因するクラックの発生を抑制することができる。

素体３には、主電極部１１ａ〜１４ａがＺ方向から見て互いに重なっている領域と、Ｚ方向から見て当該領域に近接している領域との間に、主電極部１１ａ〜１４ａの厚みによる局所的な段差が発生する可能性がある。この局所的な段差は、クラックの要因の一つとなり得る。

本実施形態に係る積層セラミックコンデンサによれば、Ｚ方向から見て、主電極部１１ａ〜１４ａが互いに重なっている領域に近接して、幅広部１１ｂ_２，１３ｂ_２が存在している領域と、幅広部１２ｂ_２，１４ｂ_２が存在している領域とが位置している。このため、主電極部１１ａ〜１４ａがＺ方向から見て互いに重なっている領域と、Ｚ方向から見て当該領域に近接している領域との間に発生する段差が緩やかになっている。したがって、この段差はクラックの要因の一つとなり難く、その結果、クラックの発生を抑制することができる。

（第３実施形態）
次に、図１０を参照して、第３実施形態に係る積層セラミックコンデンサについて説明する。なお、第３実施形態に係る積層セラミックコンデンサは、第１実施形態に係る積層セラミックコンデンサ１と同様の要素や構造を備えている。そのため、第１実施形態に係る積層セラミックコンデンサ１と同様の要素や構造には同一の符号を付して詳細な説明は省略し、第１実施形態と異なる部分について説明する。

図１０は、上述した積層セラミックコンデンサ１の図４に対応する平面図である。図１０に示すように、第３実施形態の積層セラミックコンデンサでは、内部電極１１〜１４の主電極部１１ａ〜１４ａの形状が上述した積層セラミックコンデンサ１とは異なっており、矩形状ではなく略Ｌ字状を呈している。上記第１実施形態同様、説明の便宜上、図１０の（ａ）〜（ｄ）において主電極部１１ａ〜１４ａと引出部１１ｂ〜１４ｂとの境界を点線で示している。

図１０の（ａ）に示すように、主電極部１１ａは、幅が引出部１１ｂよりも広い幅広部１１ａ_１（第三幅広部）と、幅が幅広部１１ａ_１よりも狭い幅狭部１１ａ_２（第三幅狭部）とを有している。幅広部１１ａ_１は、幅狭部１１ａ_２に接続されている。幅広部１１ａ_１は、引出部１１ｂの幅よりも例えば２倍以上の幅を有する矩形状を呈している。幅狭部１１ａ_２は、幅広部１１ａ_１と引出部１１ｂとの間に位置し、幅広部１１ａ_１と引出部１１ｂとに接続されている。これにより、幅狭部１１ａ_２は、幅広部１１ａ_１と引出部１１ｂとの間を電気的に接続している。幅狭部１１ａ_２は、引出部１１ｂの幅と同じ幅を有する矩形状を呈している。

図１０の（ｂ）に示すように、主電極部１２ａは、幅が引出部１２ｂよりも広い幅広部１２ａ_１（第四幅広部）と、幅が幅広部１２ａ_１よりも狭い幅狭部１２ａ_２（第四幅狭部）とを有している。幅広部１２ａ_１は、幅狭部１２ａ_２に接続されている。幅広部１２ａ_１は、引出部１２ｂの幅よりも例えば２倍以上の幅を有する矩形状を呈している。幅狭部１２ａ_２は、幅広部１２ａ_１と引出部１２ｂとの間に位置し、幅広部１２ａ_１と引出部１２ｂとに接続されている。これにより、幅狭部１２ａ_２は、幅広部１２ａ_１と引出部１２ｂとの間を電気的に接続している。幅狭部１２ａ_２は、引出部１２ｂの幅と同じ幅を有する矩形状を呈している。

図１０の（ｃ）に示すように、主電極部１３ａは、幅が引出部１３ｂよりも広い幅広部１３ａ_１（第三幅広部）と、幅が幅広部１３ａ_１よりも狭い幅狭部１３ａ_２（第三幅狭部）とを有している。幅広部１３ａ_１は、幅狭部１３ａ_２に接続されている。幅広部１３ａ_１は、引出部１３ｂの幅よりも例えば２倍以上の幅を有する矩形状を呈している。幅狭部１３ａ_２は、幅広部１３ａ_１と引出部１３ｂとの間に位置し、幅広部１３ａ_１と引出部１３ｂとに接続されている。これにより、幅狭部１３ａ_２は、幅広部１３ａ_１と引出部１３ｂとの間を電気的に接続している。幅狭部１３ａ_２は、引出部１３ｂの幅と同じ幅を有する矩形状を呈している。

図１０の（ｄ）に示すように、主電極部１４ａは、幅が引出部１４ｂよりも広い幅広部１４ａ_１（第四幅広部）と、幅が幅広部１４ａ_１よりも狭い幅狭部１４ａ_２（第四幅狭部）とを有している。幅広部１４ａ_１は、幅狭部１４ａ_２に接続されている。幅広部１４ａ_１は、引出部１４ｂの幅よりも例えば２倍以上の幅を有する矩形状を呈している。幅狭部１４ａ_２は、幅広部１４ａ_１と引出部１４ｂとの間に位置し、幅広部１４ａ_１と引出部１４ｂとに接続されている。これにより、幅狭部１４ａ_２は、幅広部１４ａ_１と引出部１４ｂとの間を電気的に接続している。幅狭部１４ａ_２は、引出部１４ｂの幅と同じ幅を有する矩形状を呈している。

図１０の（ａ）〜（ｄ）に示すように、主電極部１１ａ，１３ａの幅狭部１１ａ_２，１３ａ_２は、主電極部１２ａ，１４ａの幅広部１２ａ_１，１４ａ_１よりも幅が狭い。主電極部１２ａ，１４ａの幅狭部１２ａ_２，１４ａ_２は、主電極部１１ａ，１３ａの幅広部１１ａ_１，１３ａ_１よりも幅が狭い。

上記第１実施形態では、Ｚ方向から見て、主電極部１１ａの形成領域と主電極部１３ａの形成領域とが全体的に一致しており、且つ、主電極部１２ａの形成領域と主電極部１４ａの形成領域とが全体的に一致している。これに対し、本実施形態では、Ｚ方向から見て、主電極部１１ａの形成領域と主電極部１３ａの形成領域とが部分的に異なっており、且つ、主電極部１２ａの形成領域と主電極部１４ａの形成領域とが部分的に異なっている。

具体的には、Ｚ方向から見て、幅広部１１ａ_１と幅広部１３ａ_１とが互いに重なるように位置している一方で、幅狭部１１ａ_２と幅狭部１３ａ_２とが互いに重ならないように位置している。Ｚ方向から見て、幅広部１２ａ_１と幅広部１４ａ_１とが互いに重なるように位置している一方で、幅狭部１２ａ_２と幅狭部１４ａ_２とが互いに重ならないように位置している。

Ｚ方向から見て、幅狭部１１ａ_２は、幅広部１１ａ_１，１３ａ_１と幅広部１２ａ_１，１４ａ_１とが互いに重なっている領域と、引出部１１ｂが存在している領域との間に位置している。Ｚ方向から見て、幅狭部１３ａ_２は、幅広部１１ａ_１，１３ａ_１と幅広部１２ａ_１，１４ａ_１とが互いに重なっている領域と、引出部１３ｂが存在している領域との間に位置している。

Ｚ方向から見て、幅狭部１１ａ_２，１３ａ_２は、幅広部１２ａ_１，１４ａ_１と重なっている。具体的に、Ｚ方向から見て、幅狭部１１ａ_２は、幅広部１２ａ_１，１４ａ_１における端面３ａ及び側面３ｃ側の領域と重なっており、幅狭部１３ａ_２は、幅広部１２ａ_１，１４ａ_１における端面３ａ及び側面３ｄ側の領域と重なっている。よって、Ｚ方向から見て、幅狭部１１ａ_２と幅狭部１３ａ_２の間において、幅広部１２ａ_１と幅広部１４ａ_１とが幅狭部１１ａ_２，１３ａ_２を介することなく互いに重なっている領域が形成されている。

つまり、Ｚ方向から見て、幅広部１１ａ_１，１３ａ_１と幅広部１２ａ_１，１４ａ_１とが互いに重なっている領域に近接（本実施形態では、隣接）して、幅広部１２ａ_１と幅広部１４ａ_１とが幅狭部１１ａ_２，１３ａ_２を介することなく互いに重なっている領域が位置している。よって、幅広部１１ａ_１，１３ａ_１と幅広部１２ａ_１，１４ａ_１とがＺ方向から見て互いに重なっている領域と、Ｚ方向から見て当該領域に近接している領域との間に発生する段差が緩やかになっている。

Ｚ方向から見て、幅狭部１２ａ_２は、幅広部１１ａ_１，１３ａ_１と幅広部１２ａ_１，１４ａ_１とが互いに重なっている領域と、引出部１２ｂが存在している領域との間に位置している。Ｚ方向から見て、幅狭部１４ａ_２は、幅広部１１ａ_１，１３ａ_１と幅広部１２ａ_１，１４ａ_１とが互いに重なっている領域と、引出部１４ｂが存在している領域との間に位置している。

Ｚ方向から見て、幅狭部１２ａ_２，１４ａ_２は、幅広部１１ａ_１，１３ａ_１と重なっている。具体的に、Ｚ方向から見て、幅狭部１２ａ_２は、幅広部１１ａ_１，１３ａ_１における端面３ｂ及び側面３ｃ側の領域と重なっており、幅狭部１４ａ_２は、幅広部１１ａ_１，１３ａ_１における端面３ｂ及び側面３ｄ側の領域と重なっている。よって、Ｚ方向から見て、幅狭部１２ａ_２と幅狭部１４ａ_２の間において、幅広部１１ａ_１と幅広部１３ａ_１とが幅狭部１２ａ_２，１４ａ_２を介することなく互いに重なっている領域が形成されている。

つまり、Ｚ方向から見て、幅広部１１ａ_１，１３ａ_１と幅広部１２ａ_１，１４ａ_１とが互いに重なっている領域に近接（本実施形態では、隣接）して、幅広部１１ａ_１と幅広部１３ａ_１とが幅狭部１２ａ_２，１４ａ_２を介することなく互いに重なっている領域が位置している。よって、幅広部１１ａ_１，１３ａ_１と幅広部１２ａ_１，１４ａ_１とがＺ方向から見て互いに重なっている領域と、Ｚ方向から見て当該領域に近接している領域との間に発生する段差が緩やかになっている。

以上、本実施形態に係る積層セラミックコンデンサにおいても、上記実施形態同様、引出部１１ｂ〜１４ｂに集中する残留応力が分散され、その結果、当該残留応力に起因するクラックの発生を抑制することができる。

さらに、本実施形態に係る積層セラミックコンデンサによれば、Ｚ方向から見て、主電極部１１ａ，１３ａの幅広部１１ａ_１，１３ａ_１に対して主電極部１２ａ，１４ａの幅狭部１２ａ_２，１４ａ_２が重なっており、主電極部１２ａ，１４ａの幅広部１２ａ_１，１４ａ_１に対して主電極部１１ａ，１３ａの幅狭部１１ａ_２，１３ａ_２が重なっている。これにより、Ｚ方向から見て、主電極部１１ａ，１３ａの幅広部１１ａ_１，１３ａ_１と主電極部１２ａ，１４ａの幅広部１２ａ_１，１４ａ_１とが互いに重なっている領域に近接して、幅広部１１ａ_１，１３ａ_１同士が幅狭部１２ａ_２，１４ａ_２を介することなく互いに重なっている領域と、幅広部１２ａ_１，１４ａ_１同士が幅狭部１１ａ_２，１３ａ_２を介することなく互いに重なっている領域とが位置している。このため、幅広部１１ａ_１，１３ａ_１と幅広部１２ａ_１，１４ａ_１とがＺ方向から見て互いに重なっている領域と、Ｚ方向から見て当該領域に近接している領域との間に発生する段差が緩やかになっている。したがって、この段差はクラックの要因の一つとなり難く、その結果、クラックの発生を抑制することができる。

以上、本発明の種々の実施形態について説明したが、本発明は上記実施形態に限定されるものではなく、各請求項に記載した要旨を変更しない範囲で変形し、又は他に適用したものであってもよい。

本発明の効果を奏する限り、各内部電極の積層方向での並び方は、上記実施形態での並び方に限られない。例えば、上記実施形態では、内部電極１１、内部電極１２、内部電極１３、内部電極１４の順に並んでいるが、内部電極１１、内部電極１４、内部電極１３、内部電極１２の順に並んでいてもよい。また、例えば、内部電極１１と内部電極１３とが連続して並んだ部分を有していてもよく、内部電極１２と内部電極１４とが連続して並んだ部分を有していてもよい。

内部電極１１〜１４の形状は、上記実施形態に限られない。例えば、一つの積層セラミックコンデンサ内において、上記第１実施形態で示す形状の内部電極１１〜１４に加えて、上記第２及び第３実施形態に示すような他の形状の内部電極１１〜１４が混在していてもよい。

接続端部１１ｃと接続端部１３ｃとのＸ方向での離間距離Ｌａは、主電極部１１ａ，１３ａのＸ方向での幅Ｌｂの０．１〜０．６倍でなくてもよい。接続端部１２ｃと接続端部１４ｃとのＸ方向での離間距離Ｌａは、主電極部１２ａ，１４ａのＸ方向での幅Ｌｂの０．１〜０．６倍でなくてもよい。

内部電極１１〜１４のＺ方向での厚みｄ１に対する誘電体層４の厚みｄ２の比（ｄ２／ｄ１）は、１．５以上でなくてもよい。

素体３の表面粗さは、３．０〜６．０μｍでなくてもよい。

１…積層セラミックコンデンサ、３…素体、３ａ，３ｂ…端面、４…誘電体層、５，６…端子電極、１１〜１４…内部電極、１１ａ，１２ａ，１３ａ，１４ａ…主電極部、１１ａ_１，１２ａ_１，１３ａ_１，１４ａ_１…幅広部、１１ａ_２，１２ａ_２，１３ａ_２，１４ａ_２…幅狭部、１１ｂ，１２ｂ，１３ｂ，１４ｂ…引出部、１１ｂ_１，１２ｂ_１，１３ｂ_１，１４ｂ_１…幅狭部、１１ｂ_２，１２ｂ_２，１３ｂ_２，１４ｂ_２…幅広部、１１ｃ，１２ｃ，１３ｃ，１４ｃ…接続端部、Ｌａ…離間距離、Ｌｂ…幅、ｄ１，ｄ２…厚み。

Claims (6)

1. 第一方向で互いに対向する第一端面及び第二端面を外表面として有し、ＣａＺｒＯ_３又はＳｒＺｒＯ_３を主成分とする複数の誘電体層とＮｉを主成分とする複数の内部電極とが第二方向で交互に配置された素体と、
   前記素体の前記第一端面に配置された第一端子電極及び前記素体の前記第二端面に配置された第二端子電極と、を備え、
   前記複数の内部電極は、前記第一端子電極に接続された複数の第一内部電極と、前記第二端子電極に接続された複数の第二内部電極とを有し、
   各前記第一内部電極は、第一主電極部と、前記第一主電極部と前記第一端子電極との間を接続すると共に前記第一端面に露出している第一引出部とを有し、
   各前記第二内部電極は、第二主電極部と、前記第二主電極部と前記第二端子電極との間を接続すると共に前記第二端面に露出している第二引出部とを有し、
   前記第二方向で互いに隣り合う前記第一引出部では、前記第一端子電極との第一接続端部は、前記第二方向から見て互いに重ならないように位置し、前記第二方向で一つおきの前記第一引出部では、前記第一端子電極との第一接続端部は、前記第二方向から見て互いに重なるように位置することにより、前記第一接続端部は、前記第一端面上において、互い違いに二つの列に並んでおり、
   前記第二方向で互いに隣り合う前記第二引出部では、前記第二端子電極との第二接続端部は、前記第二方向から見て互いに重ならないように位置し、前記第二方向で一つおきの前記第二引出部では、前記第二端子電極との第二接続端部は、前記第二方向から見て互いに重なるように位置することにより、前記第二接続端部は、前記第二端面上において、互い違いに二つの列に並んでいる、積層セラミックコンデンサ。
2. 前記第二方向で互いに隣り合う前記第一引出部の前記第一接続端部は、前記第一方向と前記第二方向とに直交する第三方向に互いに離間しており、前記第二方向で互いに隣り合う前記第一引出部の前記第一接続端部の前記第三方向での離間距離は、前記第一主電極部の前記第三方向での幅の０．１〜０．６倍であり、
   前記第二方向で互いに隣り合う前記第二引出部の前記第二接続端部は、前記第三方向に互いに離間しており、前記第二方向で互いに隣り合う前記第二引出部の前記第二接続端部の前記第三方向での離間距離は、前記第二主電極部の前記第三方向での幅の０．１〜０．６倍である、請求項１に記載の積層セラミックコンデンサ。
3. 前記内部電極の厚みに対する前記誘電体層の厚みの比が１．５以上である、請求項１又は２に記載の積層セラミックコンデンサ。
4. 前記素体の表面粗さが３．０〜６．０μｍである、請求項１〜３の何れか一項に記載の積層セラミックコンデンサ。
5. 前記第一引出部は、前記第一端子電極に接続され、幅が前記第一主電極部よりも狭い第一幅狭部と、前記第一幅狭部と前記第一主電極部との間を接続し、前記幅が前記第一幅狭部よりも広い第一幅広部とを有しており、
   前記第二引出部は、前記第二端子電極に接続され、幅が前記第二主電極部よりも狭い第二幅狭部と、前記第二幅狭部と前記第二主電極部との間を接続し、前記幅が前記第二幅狭部よりも広い第二幅広部とを有しており、
   前記第二方向から見て、前記第一幅広部は、前記第一主電極部と前記第二主電極部とが互いに重なっている領域と前記第一幅狭部が存在している領域との間に位置しており、且つ、前記第二幅広部は、前記第一主電極部と前記第二主電極部とが互いに重なっている領域と前記第二幅狭部が存在している領域との間に位置している、請求項１〜４の何れか一項に記載の積層セラミックコンデンサ。
6. 前記第一主電極部は、幅が前記第一引出部よりも広い第三幅広部と、前記第三幅広部と前記第一引出部との間を接続し、前記幅が前記第三幅広部よりも狭い第三幅狭部とを有しており、
   前記第二主電極部は、幅が前記第二引出部よりも広い第四幅広部と、前記第四幅広部と前記第二引出部との間を接続し、前記幅が前記第四幅広部よりも狭い第四幅狭部とを有しており、
   前記第三幅狭部は、前記第四幅広部よりも前記幅が狭く、前記第四幅狭部は、前記第三幅広部よりも前記幅が狭く、
   前記第二方向から見て、前記第三幅狭部は、前記第四幅広部と重なっており、且つ、前記第四幅狭部は、前記第三幅広部と重なっている、請求項１〜５の何れか一項に記載の積層セラミックコンデンサ。

Images