CN107424842A - 叠层陶瓷电容器 - Google Patents

叠层陶瓷电容器 Download PDF

Info

Publication number
CN107424842A
CN107424842A CN201710369382.9A CN201710369382A CN107424842A CN 107424842 A CN107424842 A CN 107424842A CN 201710369382 A CN201710369382 A CN 201710369382A CN 107424842 A CN107424842 A CN 107424842A
Authority
CN
China
Prior art keywords
width
narrow
broad
connecting portion
main electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710369382.9A
Other languages
English (en)
Other versions
CN107424842B (zh
Inventor
今枝拓也
井口俊宏
高原聪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Publication of CN107424842A publication Critical patent/CN107424842A/zh
Application granted granted Critical
Publication of CN107424842B publication Critical patent/CN107424842B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1236—Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/248—Terminals the terminals embracing or surrounding the capacitive element, e.g. caps

Abstract

本发明提供一种叠层陶瓷电容器，以CaZrO3或SrZrO3作为主成分的多个电介质层和以Ni作为主成分的多个内部电极在第二方向上交替配置。多个内部电极具有多个第一内部电极和多个第二内部电极。各第一内部电极具有第一连接部。各第一连接部连接第一主电极部和第一端子电极，并且具有连接于第一端子电极的第一端部。各第二内部电极具有第二连接部，各第二连接部连接第二主电极部和第二端子电极，并且具有连接于第二端子电极的第二端部。在第二方向上相互相邻的第一连接部的第一端部以从第二方向观察相互不重叠的方式配置。在第二方向上相互相邻的第二连接部的第二端部以从第二方向观察相互不重叠的方式配置。

Description

叠层陶瓷电容器
技术领域
本发明涉及一种叠层陶瓷电容器。
背景技术
日本特开2005-317776号公报公开有一种叠层陶瓷电容器。该叠层陶瓷电容器具备：具有相互对置的第一端面和第二端面的素体、配置于第一端面的第一端子电极、配置于第二端面的第二端子电极。素体中，将以Ca、Sr、或Zr作为主成分的多个电介质层和以Ni作为主成分的多个内部电极交替配置。
多个内部电极具有连接于第一端子电极的多个第一内部电极和连接于第二端子电极的多个第二内部电极。第一内部电极具有第一主电极部和第一连接部，该第一连接部连接第一主电极部和第一端子电极。第二内部电极具有第二主电极部和第二连接部，该第二连接部连接第二主电极部和第二端子电极。
发明内容
上述专利公报所记载的叠层陶瓷电容器中，残留应力集中于第一连接部及第二连接部。残留应力的集中来源于烧成时多个内部电极和多个电介质层的收缩之差。因此，烧成后，有可能以第一连接部或第二连接部为起点，沿着内部电极和电介质层的界面产生裂纹。
本发明一个实施方式的目的在于提供一种抑制裂纹的产生的叠层陶瓷电容器。
本发明一个实施方式提供一种叠层陶瓷电容器，具备：素体，其具有第一方向上相互对置的第一端面及第二端面；第一端子电极，其配置于素体的第一端面；以及第二端子电极，其配置于素体的第二端面。素体中，以CaZrO3或SrZrO3作为主成分的多个电介质层和以Ni作为主成分的多个内部电极在第二方向上交替配置。多个内部电极具有与第一端子电极连接的多个第一内部电极和与第二端子电极连接的多个第二内部电极。各第一内部电极具有第一主电极部和第一连接部，该第一连接部连接第一主电极部和第一端子电极，并且具有连接于第一端子电极的第一端部。各第二内部电极具有第二主电极部和第二连接部，该第二连接部连接第二主电极部和第二端子电极，并且具有连接于第二端子电极的第二端部。第二方向上相互相邻的第一连接部所具有的第一端部以从第二方向上观察相互不重叠的方式配置。第二方向上相互相邻的第二连接部的第二端部以从第二方向观察相互不重叠的方式配置。
上述一个实施方式的叠层陶瓷电容器中，第二方向上相互相邻的第一连接部的第一端部以从第二方向观察相互不重叠的方式配置。在观察第一端面的情况下，第一端部相互不同地排列成多列。因此，本实施方式中，与所有的第一端部排列成同一列的情况相比，集中于第一连接部的残留应力被分散。第二方向上相互相邻的第二连接部的第二端部以从第二方向观察相互不重叠的方式配置。在观察第二端面的情况下，第二端部相互不同地排列成多列。因此，本实施方式中，与所有的第二端部排列成同一列的情况相比，集中于第二连接部的残留应力被分散。集中于第一连接部及第二连接部的残留应力被分散的结果，在本实施方式中，能够抑制残留应力所引起的裂纹的产生。
上述一个实施方式的叠层陶瓷电容器中，第二方向上相互相邻的第一连接部所具有的第一端部可以在与第一方向和第二方向正交的第三方向上相互分开，第三方向上分开的第一端部的间隔可以是第一主电极部在第三方向上的宽度的0.1～0.6倍。第二方向上相互相邻的第二连接部所具有的第二端部可以在第三方向上相互分开，第三方向上分开的第二端部的间隔可以是第二主电极部在第三方向上的宽度的0.1～0.6倍。本实施方式中，集中于第一连接部及第二连接部的残留应力被进一步分散。因此，本实施方式中，能够更进一步抑制残留应力所引起的裂纹的产生。
上述一个实施方式的叠层陶瓷电容器中，电介质层的厚度相对于内部电极的厚度之比可以为1.5以上。本实施方式中，集中于第一连接部及第二连接部的残留应力被更进一步分散。因此，本实施方式中，能够更进一步抑制残留应力所引起的裂纹的产生。
上述一个实施方式的叠层陶瓷电容器中，素体的表面粗糙度可以为3.0～6.0μm。本实施方式中，集中于第一连接部及第二连接部的残留应力被进一步分散。因此，本实施方式中，能够更进一步抑制残留应力所引起的裂纹的产生。
上述一个实施方式的叠层陶瓷电容器中，第一连接部可以具有第一宽度狭窄部和第一宽度宽阔部。在该情况下，第一宽度狭窄部连接于第一端子电极，并且具有比第一主电极部的宽度更窄的宽度。第一宽度宽阔部连接第一宽度狭窄部和第一主电极部，并且具有比第一宽度狭窄部的宽度更宽的宽度。第二连接部可以具有第二宽度狭窄部和第二宽度宽阔部。在该情况下，第二宽度狭窄部连接于第二端子电极，并且具有比第二主电极部的宽度更窄的宽度。第二宽度宽阔部连接第二宽度狭窄部和第二主电极部，并且具有比第二宽度狭窄部的所述宽度更宽的宽度。从第二方向观察，第一宽度宽阔部可以位于第一主电极部和第二主电极部相互重叠的第一区域与第一宽度狭窄部所在的第二区域之间。从第二方向观察，第二宽度宽阔部可以位于第一区域与第二宽度狭窄部所在的第三区域之间。
素体中，可能在第一区域与从第二方向观察靠近第一区域的区域之间产生局部的高低差。局部的高低差的产生起因于第一主电极部和第二主电极部的厚度。局部的高低差可成为裂纹产生的主要原因之一。
上述实施方式中，从第二方向观察，第二区域和第三区域靠近第一区域而配置。因此，在第一区域与从第二方向观察靠近第一区域的区域之间产生的高低差平缓，高低差难以成为裂纹的主要原因之一。其结果，本实施方式中，能够抑制以高低差作为主要原因的裂纹的产生。
上述一个实施方式的叠层陶瓷电容器中，第一主电极部可以具有第三宽度宽阔部和第三宽度狭窄部。在该情况下，第三宽度宽阔部具有比第一连接部的宽度更宽的宽度。第三宽度狭窄部连接第三宽度宽阔部和第一连接部，并且具有比第三宽度宽阔部的宽度更窄的宽度。第二主电极部也可以具有第四宽度宽阔部和第四宽度狭窄部。在该情况下，第四宽度宽阔部具有比第二连接部的宽度更宽的宽度。第四宽度狭窄部连接第四宽度宽阔部和第二连接部，并且具有比第四宽度宽阔部的宽度更窄的宽度。第三宽度狭窄部的宽度也可以比第四宽度宽阔部的宽度小，第四宽度狭窄部的宽度也可以比第三宽度宽阔部的宽度小。从第二方向观察，第三宽度狭窄部也可以与第四宽度宽阔部重叠。从第二方向观察，第四宽度狭窄部也可以与第三宽度宽阔部重叠。本实施方式中，能够抑制以由内部电极的厚度所引起的高低差的产生为主要原因的裂纹的产生。
在从第二方向观察，第三宽度宽阔部与第四宽度狭窄部重叠，并且第四宽度宽阔部与第三宽度狭窄部重叠的情况下，从第二方向观察，第三宽度宽阔部彼此不经由第四宽度狭窄部而相互重叠的区域、和第四宽度宽阔部彼此不经由第三宽度狭窄部而相互重叠的区域靠近第三宽度宽阔部与第四宽度宽阔部相互重叠的区域而配置。因此，在第三宽度宽阔部与第四宽度宽阔部从第二方向观察相互重叠的区域、和从第二方向观察靠近该区域的区域之间产生的高低差平缓，高低差难以成为裂纹的主要原因之一。其结果，在本实施方式中，能够抑制以高低差为主要原因的裂纹的产生。
根据下面给出的详细描述和附图能够更充分地理解本发明，附图仅通过说明的方式给出，因此，不应认为是限定本发明。
从下面给出的详细描述中，本发明的进一步的适用范围将变得显而易见。但是，应当理解说明本发明的优选实施例的详细描述和具体示例，仅以说明的方式给出，对于本领域技术人员来说，显然可以在本发明的专利要求的范围内进行各种改变和修改。
附图说明
图1是表示第一实施方式的叠层陶瓷电容器的立体图；
图2是沿着图1所示的II-II线的截面图；
图3是沿着图1所示的III-III线的截面图；
图4A、图4B、图4C及图4D是表示内部电极的平面图；
图5是表示图4A所示的内部电极与图4C所示的内部电极重叠的状态的图；
图6是表示图4B所示的内部电极与图4D所示的内部电极重叠的状态的图；
图7是表示素体的端面的平面图；
图8是表示素体的端面的平面图；
图9A、图9B、图9C及图9D是表示第二实施方式的叠层陶瓷电容器所具备的内部电极的平面图；
图10A、图10B、图10C及图10D是表示第三实施方式的叠层陶瓷电容器所具备的内部电极的平面图。
具体实施方式
以下，参照附图详细地说明本发明的实施方式。此外，说明中，对相同要素或具有相同功能的要素使用相同符号并省略重复的说明。
(第一实施方式)
首先，参照图1～图3及图4A～图4D，说明第一实施方式的叠层陶瓷电容器1。图1是表示第一实施方式的叠层陶瓷电容器的立体图。图2是沿着图1所示的II-II线的截面图。图3是沿着图1所示的III-III线的截面图。图4A～图4D是表示内部电极的平面图。
如图1～图3所示，叠层陶瓷电容器1具备素体3和配置于素体3的一对端子电极5、6。
素体3呈长方体形状。长方体形状包括角部及棱线部被倒角了的长方体的形状、及将角部及棱线部被弄圆的长方体的形状。素体3具有Y方向上相互对置的一对端面3a、3b、Z方向上相互对置的一对主面3e、3f和X方向上相互对置的一对侧面3c、3d。X方向、Y方向及Z方向相互正交。各端面3a、3b沿着Z方向及X方向延伸，以连结主面3e和主面3f。各主面3e、3f沿着X方向及Y方向延伸。各侧面3c、侧面3d沿着Y方向及Z方向延伸，以连结主面3e和主面3f。
素体3的表面粗糙度例如为3.0～6.0μm。表面粗糙度通过改变滚筒研磨的条件而控制。滚筒研磨的条件通过例如改变使用的研磨剂而改变。表面粗糙度例如为最大高度(Rz)。最大高度(Rz)在JIS B 0601：2001(ISO 4287：1997)中定义。
主面3f或主面3e是例如将叠层陶瓷电容器1安装于未图示的其它电子设备(例如，电路基板或电子零件)的情况下，与其它电子设备相对的安装面。叠层陶瓷电容器1在例如主面3f与其它电子设备相对的状态下焊锡安装。
素体3通过将多个电介质层4及多个内部电极11、12、13、14沿着Z方向叠层而构成。即，素体3中，将多个电介质层4及多个内部电极11、12、13、14沿着Z方向叠层。多个电介质层4和多个内部电极11～14交替配置。多个电介质层4和多个内部电极11～14的叠层方向与Z方向(即主面3e与主面3f对置的方向)一致。多个电介质层4与多个内部电极11～14的叠层方向为Z方向。
各电介质层4的厚度d2相对于各内部电极11～14的厚度d1之比(d2/d1)例如为1.5以上。厚度d1是各内部电极11～14在Z方向上的长度。厚度d2是各电介质层4在Z方向上的长度。随着厚度d2变大，静電容量变小。因此，厚度d2例如为1.5～20.0μm。厚度d1变小时，等效串联电阻(ESR)变大。因此，厚度d1例如为0.5～3.0μm。
多个电介质层4的主成分是CaZrO3或SrZrO3。该主成分是指在全部成分中存在90重量％以上的成分。电介质层4可以由例如CaZrO3或SrZrO3构成。电介质层4也可以含有例如不可避免的杂质。CaZrO3或SrZrO3是顺电材料。多个电介质层4由含有上述顺电材料的陶瓷生坯片材的烧结体构成。实际的素体3中，多个电介质层4一体化成观察不到各电介质层4之间的边界的程度。
端子电极5配置于端面3a。端子电极5以覆盖主面3e、主面3f、侧面3c以及侧面3d的靠近端面3a的各部分和端面3a的方式而形成。端子电极5具有：位于端面3a的整个面的电极部分5a、位于主面3e中的靠近端面3a的部分的电极部分、位于主面3f中的靠近端面3a的部分的电极部分、位于侧面3c中的靠近端面3a的部分的电极部分5c和位于侧面3d中的靠近端面3a的部分的电极部分5b。
端子电极6配置于端面3b。端子电极6以覆盖主面3e、主面3f、侧面3c以及侧面3d的靠近端面3b的各部分和端面3b的方式而形成。端子电极6具有：位于端面3b的整个面的电极部分6a、位于主面3e中的靠近端面3b的部分的电极部分、位于主面3f中的靠近端面3b的部分的电极部分、位于侧面3c中的靠近端面3b的部分的电极部分6c和位于侧面3d中的靠近端面3b的部分的电极部分6b。
端子电极5、6具有烧结层和电镀层。烧结层通过例如将赋予在素体3的外表面上的导电性浆料进行烧结而形成。导电性浆料包含例如导电性金属粉末和玻璃粉。烧结层的导电性金属例如为Cu或Ni。烧结层为烧结金属层。电镀层通过电镀法形成于烧结层上。电镀层由例如Ni、Cu、Sn、或Au构成。电镀层也可以包含多个层。在该情况下，作为最外层的电镀层由例如Au或Sn构成。端子电极5和端子电极6分开，在素体3的外表面上相互电绝缘。端子电极5和端子电极6为相互异极性。
多个内部电极11～14的主成分为Ni。该主成分是指在全部成分中存在90重量％以上的成分。内部电极11～14也可以由例如Ni构成。内部电极11～14也可以含有例如不可避免的杂质。Ni为导电性材料。多个内部电极11～14作为含有Ni的导电性浆料的烧结体而构成。多个内部电极11～14具有连接于端子电极5的多个内部电极11、13和连接于端子电极6的多个内部电极12、14。本实施方式中，各内部电极11～14的数目为“5”。Z方向上，内部电极11～14按照内部电极11、内部电极12、内部电极13、内部电极14的顺序经由电介质层4排列。
图4A表示内部电极11。如图4A所示，内部电极11具有主电极部11a和连接部11b。主电极部11a和连接部11b一体形成。图4A中，以单点划线表示主电极部11a与连接部11b的界限。主电极部11a呈现例如具有沿着X方向的短边和沿着Y方向的长边的矩形状。
连接部11b露出于端面3a。连接部11b在主电极部11a和端面3a之间延伸。连接部11b在端面3a连接于端子电极5。连接部11b位于主电极部11a和端子电极5之间，并连接主电极部11a与端子电极5。连接部11b电连接主电极部11a和端子电极5。连接部11b呈现例如具有沿着X方向的短边和沿着Y方向的长边的矩形状。连接部11b的短边的长度比主电极部11a的短边的长度小。X方向上，连接部11b的宽度比主电极部11a的宽度窄。
图4B表示内部电极12。如图4A所示，内部电极12具有主电极部12a和连接部12b。主电极部11a和连接部11b一体地形成。图4B中，以单点划线表示主电极部12a与连接部12b的界限。主电极部12a呈现例如具有沿着X方向的短边和沿着Y方向的长边的矩形状。
连接部12b露出于端面3b。连接部12b在主电极部12a和端面3b之间延伸。连接部12b在端面3b连接于端子电极6。连接部12b位于主电极部12a和端子电极6之间，连接主电极部12a与端子电极6。连接部12b电连接主电极部12a和端子电极6。连接部12b呈现例如具有沿着X方向的短边和沿着Y方向的长边的矩形状。连接部12b的短边的长度比主电极部12a的短边的长度小。X方向上，连接部12b的宽度比主电极部12a的宽度窄。
图4C表示内部电极13。如图4C所示，内部电极13具有主电极部13a和连接部13b。主电极部13a和连接部13b一体地形成。图4C中，主电极部13a与连接部13b的界限以单点划线表示。主电极部13a呈现例如具有沿着X方向的短边和沿着Y方向的长边的矩形状。
连接部13b露出于端面3a。连接部13b在主电极部13a和端面3a之间延伸。连接部13b在端面3a连接于端子电极5。连接部13b位于主电极部13a和端子电极5之间，连接主电极部13a与端子电极5。连接部13b电连接主电极部13a和端子电极5。连接部13b呈现例如具有沿着X方向的短边和沿着Y方向的长边的矩形状。连接部13b的短边的长度比主电极部13a的短边的长度小。X方向上，连接部13b的宽度比主电极部13a的宽度窄。
图4D表示内部电极14。如图4D所示，内部电极14具有主电极部14a和连接部14b。主电极部11a和连接部11b一体地形成。图4D中，将主电极部14a与连接部14b的界限以单点划线表示。主电极部14a呈现例如具有沿着X方向的短边和沿着Y方向的长边的矩形状。
连接部14b露出于端面3b。连接部14b在主电极部14a和端面3b之间延伸。连接部14b在端面3b连接于端子电极6。连接部14b位于主电极部14a和端子电极6之间，连接主电极部14a与端子电极6。连接部14b电连接主电极部14a与端子电极6。连接部14b呈现例如具有沿着X方向的短边和沿着Y方向的长边的矩形状。连接部14b的短边的长度比主电极部14a的短边的长度小。X方向上，连接部14b的宽度比主电极部14a的宽度窄。
如图4A～图4D所示，从Z方向观察，主电极部11a～14a具有大致相同的大小，且相互重叠。Z方向上相邻的主电极部11a～14a经由电介质层4(参照图2及图3)相互对置。在主电极部11a与主电极部12a对置的区域、主电极部12a与主电极部13a对置的区域、主电极部13a与主电极部14a对置的区域、以及主电极部14a与主电极部11a对置的区域分别形成有容量成分。
以下，参照图5～图8，详细地说明内部电极11和内部电极13的从Z方向观察的重叠方式、以及内部电极12和内部电极14的从Z方向观察的重叠方式。图5是表示内部电极11和内部电极13重叠的状态的图。图6是表示内部电极12和内部电极14重叠的状态的图。图7是表示素体3的端面3a的平面图。图8是表示素体3的端面3b的平面图。
如图5所示，从Z方向观察，主电极部11a的形成区域的位置和主电极部13a的形成区域的位置整体上一致。从Z方向观察，主电极部11a的大致整体与主电极部13a的大致整体重叠。从Z方向观察，连接部11b的形成区域的位置和连接部13b的形成区域的位置整体上不同。从Z方向观察，连接部11b不与连接部13b重叠。
从Z方向观察，在配置有端子电极5的端面3a与主电极部11a之间，连接部11b靠近侧面3c配置，连接部13b靠近侧面3d配置。连接部11b具有连接于端子电极5的端部11c。连接部13b具有连接于端子电极5的端部13c。端部11c和端部13c露出于端面3a。端部11c和端部13c以从Z方向观察相互不重叠的方式配置。即，Z方向上相互相邻的连接部11b、13b以端部11c和端部13c从Z方向观察相互不重叠的方式配置。
如图7所示，在观察端面3a的情况下，各端部11c在X方向上靠近侧面3c的位置沿着Z方向排列，各端部13c在X方向上靠近侧面3d的位置沿着Z方向排列。端部11c和端部13c在Z方向上的位置不同。端部11c和端部13c相互不同地排列成两列，且在X方向上相互分开。
如图5及图7所示，端部11c与端部13c在X方向上的分开距离La1比主电极部11a、13a在X方向上的宽度Lb1小。分开距离La1是端部11c与端部13c在X方向上的间隔。宽度Lb1是主电极部11a、13a的短边长度。例如，分开距离La1为宽度Lb1的0.1～0.6倍。
如图6所示，从Z方向观察，主电极部12a的形成区域位置和主电极部14a的形成区域的位置整体上一致。从Z方向观察，主电极部12a的大致整体与主电极部14a的大致整体重叠。从Z方向观察，连接部12b的形成区域的位置和连接部14b的形成区域的位置整体上不同。从Z方向观察，连接部12b与连接部14b不重叠。
从Z方向观察，在配置有端子电极6的端面3b和主电极部12a之间，连接部12b靠近侧面3c配置，连接部14b靠近侧面3d配置。连接部12b具有连接于端子电极6的端部12c。连接部14b具有连接于端子电极6的端部14c。端部12c和端部12c露出于端面3b。端部12c和端部14c以从Z方向观察相互不重叠的方式配置。即，Z方向上相互相邻的连接部12b、14b以端部12c和端部14c从Z方向观察相互不重叠的方式配置。
如图8所示，在观察端面3b的情况下，各端部12c在X方向上靠近侧面3c的位置沿着Z方向排列，各端部14c在X方向上靠近侧面3d的位置沿着Z方向排列。端部12c和端部14c在Z方向上的位置不同。端部12c和端部14c相互不同地排列成两列，且X方向上相互分开。
如图6及图8所示，端部12c与端部14c在X方向上的分开距离La2比主电极部12a、14a在X方向上的宽度Lb2小。分开距离La2是端部12c与端部14c在X方向上的间隔。宽度Lb2是主电极部12a、14a的短边的长度。例如，分开距离La2是宽度Lb2的0.1～0.6倍。第一实施方式中，分开距离La1与分开距离La2相同，宽度Lb1与宽度Lb2相同。分开距离La1与分开距离La2可以不同，宽度Lb1与宽度Lb2也可以不同。
如以上所示，第一实施方式中，在观察端面3a的情况下，端部11c、13c相互不同地排列成多列。因此，叠层陶瓷电容器1中，与将端部11c、13c排列成同一列的情况相比，集中于连接部11b、13b的残留应力被分散。在观察端面3b的情况下，端部12c、14c相互不同地排列成多列。因此，叠层陶瓷电容器1中，与端部12c、14c排列成同一列的情况相比，集中于连接部12b、14b的残留应力被分散。作为集中于连接部11b～14b的残留应力被分散的结果，叠层陶瓷电容器1中，抑制由残留应力所引起的裂纹的产生。
第一实施方式中，分开距离La1为宽度Lb1的0.1～0.6倍，分开距离La2为宽度Lb2的0.1～0.6倍。因此，集中于连接部11b～14b的残留应力进一步被分散。其结果，叠层陶瓷电容器1中，更进一步抑制由残留应力所引起的裂纹的产生。
第一实施方式中，厚度d2相对于厚度d1之比(d2/d1)为1.5以上。因此，集中于连接部11b～14b的残留应力更进一步被分散。其结果，叠层陶瓷电容器1中，能够更进一步抑制由残留应力所引起的裂纹的产生。
第一实施方式中，素体3的表面粗糙度为3.0～6.0μm。因此，集中于连接部11b～14b的残留应力更进一步被分散。其结果，叠层陶瓷电容器1中，能够更进一步抑制由残留应力所引起的裂纹的产生。
本发明人等为了确认抑制裂纹的产生的效果而实施了试验。以下，作为实施例，说明本发明人等实施的试验。试验中，测定叠层陶瓷电容器1具备的素体3中的裂纹产生率。裂纹产生率的测定通过以下顺序进行。首先，对每个实施例，准备200个未形成端子电极5、6的素体3，并对准备的素体3进行加压蒸煮试验。具体而言，在温度为121℃且湿度为95％RH的环境下，将素体3放置300小时。利用显微镜确认加压蒸煮试验后的素体3的外表面的外观，计数产生有裂纹的素体3的数目。裂纹产生率是将“产生了裂纹的素体3的数目/200”以百分率表示的值。本发明不限定于以下的实施例。
实施例1～9中，分开距离La1相对于宽度Lb1之比(La1/Lb1)、以及分开距离La2相对于宽度Lb2之比(La2/Lb2)在0.05～0.8的范围内不同。实施例1～9中的测定结果表示于表1中。
【表1】
实施例 La1/Lb1，La2/Lb2 裂纹产生率(％)
1 0.05 23
2 0.1 15
3 0.2 12
4 0.3 10
5 0.4 11
6 0.5 12
7 0.6 14
8 0.7 21
9 0.8 25
如表1所示，在实施例1～9中任一情况下，裂纹产生率为25％以下，抑制裂纹的产生。在实施例2～7的情况下(即在比(La1/Lb1)及比(La2/Lb2)为0.1～0.6的范围的情况下)，裂纹产生率为15％以下，进一步抑制了裂纹的产生。根据以上确认到，在分开距离La1为宽度Lb1的0.1～0.6倍，且分开距离La2为宽度Lb2的0.1～0.6倍的情况下，能够更进一步抑制裂纹的产生。
实施例10～17中，厚度d2相对于厚度d1之比(d2/d1)在1～18的范围内不同。实施例10～17中的测定结果表示于表2中。
【表2】
实施例 d2/d1 裂纹产生率(％)
10 1 15
11 1.5 9
12 3 8
13 6 7
14 9 7
15 12 6
16 15 5
17 18 6
如表2所示，在实施例10～17的任一情况下，裂纹产生率均为15％以下，抑制了裂纹的产生。在实施例11～17的情况下(即比(d2/d1)为1.5以上的范围的情况下)，裂纹产生率为9％以下，更进一步抑制了裂纹的产生。根据以上确认到，在比(d2/d1)为1.5以上的情况下，能够更进一步抑制裂纹的产生。
实施例18～24中，素体3的表面粗糙度(最大高度)Rz在1.0～7.0μm的范围内不同。实施例18～24中的测定结果表示于表3中。
【表3】
实施例 表面粗糙度Rz(μm) 裂纹发生率(％)
18 1 15
19 2 8
20 3 1
21 4 0
22 5 0
23 6 0
24 7 5
如表3所示，在实施例18～24的任一情况下，裂纹产生率均为15％以下，可抑制裂纹的产生。在实施例20～23的情况(即表面粗糙度Rz为3.0～6.0μm的情况)下，裂纹产生率为1％以下，更进一步抑制了裂纹的产生。根据以上确认到，在素体3的表面粗糙度Rz为3.0～6.0μm的情况下，能够更进一步抑制裂纹的产生。
(第二实施方式)
接着，参照图9说明第二实施方式的叠层陶瓷电容器。虽然省略图示，但第二实施方式的叠层陶瓷电容器与叠层陶瓷电容器1一样，具备素体3和一对端子电极5、6。第二实施方式中，素体3通过将多个电介质层4及多个内部电极11、12、13、14沿着Z方向叠层而构成。
图9A～图9D是与图4A～图4D对应的平面图。如图9A～图9D所示，第二实施方式中，内部电极11～14的连接部11b～14b的形状与第一实施方式中的形状不同。连接部11b～14b不是矩形状，而呈现大致L字状。图9A～图9D中，主电极部11a～14a与连接部11b～14b的界限以单点划线表示。以下，宽度是X方向上的长度。
如图9A所示，连接部11b具有宽度狭窄部11b1和宽度宽阔部11b2。宽度狭窄部11b1具有比主电极部11a的宽度更窄的宽度。宽度宽阔部11b2具有比宽度狭窄部11b1的宽度更宽的宽度。宽度狭窄部11b1位于端子电极5和宽度宽阔部11b2之间，连接端子电极5和宽度宽阔部11b2。宽度狭窄部11b1电连接端子电极5和宽度宽阔部11b2。宽度狭窄部11b1具有端部11c。宽度狭窄部11b1呈现例如矩形状。宽度狭窄部11b1的宽度为例如主电极部11a的宽度的一半以下。宽度宽阔部11b2位于宽度狭窄部11b1和主电极部11a之间，连接宽度狭窄部11b1和主电极部11a。宽度宽阔部11b2电连接宽度狭窄部11b1和主电极部11a。宽度宽阔部11b2呈现例如矩形状。宽度宽阔部11b2的宽度例如与主电极部11a的宽度相同。
如图9B所示，连接部12b具有宽度狭窄部12b1和宽度宽阔部12b2。宽度狭窄部12b1具有比主电极部12a的宽度更窄的宽度。宽度宽阔部12b2具有比宽度狭窄部12b1的宽度更宽的宽度。宽度狭窄部12b1位于端子电极6和宽度宽阔部12b2之间，连接端子电极6和宽度宽阔部12b2。宽度狭窄部12b1电连接端子电极6和宽度宽阔部12b2。宽度狭窄部12b1具有端部12c。宽度狭窄部12b1呈现例如矩形状。宽度狭窄部12b1的宽度为例如主电极部12a的宽度的一半以下。宽度宽阔部12b2位于宽度狭窄部12b1和主电极部12a之间，连接宽度狭窄部12b1和主电极部12a。宽度宽阔部12b2电连接宽度狭窄部12b1和主电极部12a。宽度宽阔部12b2呈现例如矩形状。宽度宽阔部12b2的宽度例如与主电极部12a的宽度相同。
如图9C所示，连接部13b具有宽度狭窄部13b1和宽度宽阔部13b2。宽度狭窄部13b1具有比主电极部13a的宽度更窄的宽度。宽度宽阔部13b2具有比宽度狭窄部13b1的宽度更宽的宽度。宽度狭窄部13b1位于端子电极5和宽度宽阔部13b2之间，连接端子电极5和宽度宽阔部13b2。宽度狭窄部13b1电连接端子电极5和宽度宽阔部13b2。宽度狭窄部13b1具有端部13c。宽度狭窄部13b1呈现例如矩形状。宽度狭窄部13b1的宽度为例如主电极部13a的宽度的一半以下。宽度宽阔部13b2位于宽度狭窄部13b1和主电极部13a之间，连接宽度狭窄部13b1和主电极部13a。宽度宽阔部13b2电连接宽度狭窄部13b1和主电极部13a。宽度宽阔部13b2呈现例如矩形状。宽度宽阔部13b2的宽度与例如主电极部13a的宽度相同。
如图9D所示，连接部14b具有宽度狭窄部14b1和宽度宽阔部14b2。宽度狭窄部14b1具有比主电极部14a的宽度更窄的宽度。宽度宽阔部14b2具有比宽度狭窄部14b1的宽度更宽的宽度。宽度狭窄部14b1位于端子电极6和宽度宽阔部14b2之间，连接端子电极6和宽度宽阔部14b2。宽度狭窄部14b1电连接端子电极6和宽度宽阔部14b2。宽度狭窄部14b1具有端部14c。宽度狭窄部14b1呈现例如矩形状。宽度狭窄部14b1的宽度为例如主电极部14a的宽度的一半以下。宽度宽阔部14b2位于宽度狭窄部14b1和主电极部14a之间，连接宽度狭窄部14b1和主电极部14a。宽度宽阔部14b2电连接宽度狭窄部14b1和主电极部14a。宽度宽阔部14b2呈现例如矩形状。宽度宽阔部14b2的宽度例如与主电极部14a的宽度相同。
第一实施方式中，从Z方向观察，连接部11b的形成区域的位置和连接部13b的形成区域的位置整体上不同，且连接部12b的形成区域的位置和连接部14b的形成区域的位置整体上不同。第二实施方式中，从Z方向观察，连接部11b的形成区域的位置和连接部13b的形成区域的位置局部一致，且连接部12b的形成区域的位置和连接部14b的形成区域的位置局部一致。
从Z方向观察，宽度狭窄部11b1和宽度狭窄部13b1以相互不重叠的方式配置，宽度宽阔部11b2和宽度宽阔部13b2以相互重叠的方式配置。从Z方向观察，宽度狭窄部12b1和宽度狭窄部14b1以相互不重叠的方式配置，宽度宽阔部12b2和宽度宽阔部14b2以相互重叠的方式配置。
从Z方向观察，在端面3a和宽度宽阔部11b2之间，宽度狭窄部11b1靠近侧面3c配置，宽度狭窄部13b1靠近侧面3d配置。从Z方向观察，在端面3b和宽度宽阔部14b2之间，宽度狭窄部12b1靠近侧面3c配置，宽度狭窄部14b1靠近侧面3d配置。
第二实施方式中，与上述第一实施方式一样，端部11c和端部13c以从Z方向观察相互不重叠的方式配置，端部12c和端部14c以从Z方向观察相互不重叠的方式配置。在观察端面3a的情况下，端部11c、13c相互不同地排列成多列。在观察端面3b的情况下，端部12c、14c相互不同地排列成多列。
从Z方向观察，宽度宽阔部11b2位于主电极部11a～14a相互重叠的区域和宽度狭窄部11b1存在的区域之间。从Z方向观察，宽度宽阔部13b2位于主电极部11a～14a相互重叠的区域和宽度狭窄部13b1存在的区域之间。
从Z方向观察，宽度宽阔部11b2、13b2存在的区域靠近主电极部11a～14a相互重叠的区域配置。第二实施方式中，宽度宽阔部11b2、13b2存在的区域与主电极部11a～14a相互重叠的区域邻接。从Z方向观察，宽度宽阔部11b2和宽度宽阔部13b2不经由主电极部11a～14a而相互重叠。因此，在主电极部11a～14a相互重叠的区域与靠近主电极部11a～14a相互重叠的区域的区域之间产生的高低差平缓。
从Z方向观察，宽度宽阔部12b2位于主电极部11a～14a相互重叠的区域和宽度狭窄部12b1存在的区域之间。从Z方向观察，宽度宽阔部14b2位于主电极部11a～14a相互重叠的区域和宽度狭窄部14b1存在的区域之间。
从Z方向观察，宽度宽阔部12b2、14b2存在的区域靠近主电极部11a～14a相互重叠的区域而配置。第二实施方式中，宽度宽阔部12b2、14b2存在的区域与主电极部11a～14a相互重叠的区域邻接。从Z方向观察，宽度宽阔部12b2和宽度宽阔部14b2不经由主电极部11a～14a而相互重叠。因此，在主电极部11a～14a相互重叠的区域与靠近主电极部11a～14a相互重叠的区域的区域之间产生的高低差平缓。
如以上所示，第二本实施方式中，在观察端面3a的情况下，将端部11c、13c相互不同地排列成多列。因此，第二本实施方式的叠层陶瓷电容器中，与端部11c、13c排列成同一列的情况相比，集中于连接部11b、13b的残留应力被分散。在观察端面3b的情况下，端部12c、14c相互不同地排列成多列。因此，第二本实施方式的叠层陶瓷电容器中，与将端部12c、14c排列成同一列的情况相比，集中于连接部12b、14b的残留应力被分散。集中于连接部11b～14b的残留应力被分散，其结果，第二实施方式中，能够抑制由残留应力所引起的裂纹的产生。
素体3中，在主电极部11a～14a相互重叠的区域与靠近主电极部11a～14a相互重叠的区域的区域之间可能产生局部的高低差。局部的高低差的产生由主电极部11a～14a的厚度引起。局部的高低差可成为产生裂纹的主要原因之一。
第二实施方式中，从Z方向观察，宽度宽阔部11b2、13b2存在的区域和宽度宽阔部12b2、14b2存在的区域靠近主电极部11a～14a相互重叠的区域配置。因此，在主电极部11a～14a相互重叠的区域和靠近主电极部11a～14a相互重叠的区域的区域之间产生的高低差平缓，高低差难以成为裂纹的主要原因之一。其结果，第二实施方式中，能够抑制以高低差为主要原因的裂纹的产生。
(第三实施方式)
接着，参照图10说明第三实施方式的叠层陶瓷电容器。虽然省略图示，但第三实施方式的叠层陶瓷电容器与叠层陶瓷电容器1一样，具备素体3和一对端子电极5、6。第三实施方式中，素体3也通过将多个电介质层4及多个内部电极11、12、13、14沿着Z方向叠层而构成。
图10A～图10D是与图4A～图4D对应的平面图。如图10A～图10D所示，第三实施方式中，内部电极11～14的主电极部11a～14a的形状与第一实施方式中的形状不同。主电极部11a～14a不是矩形状，而呈现大致L字状。图10A～图10D中，主电极部11a～14a与连接部11b～14b的界限以单点划线表示。以下，宽度是X方向上的长度。
如图10A所示，主电极部11a具有宽度宽阔部11a1和宽度狭窄部11a2。宽度宽阔部11a1具有比连接部11b的宽度更宽的宽度。宽度狭窄部11a2具有比宽度宽阔部11a1的宽度更窄的宽度。宽度宽阔部11a1连接于宽度狭窄部11a2。宽度宽阔部11a1呈现例如矩形状。宽度宽阔部11a1的宽度例如为连接部11b的宽度的2倍以上。宽度狭窄部11a2位于宽度宽阔部11a1和连接部11b之间，连接宽度宽阔部11a1和连接部11b。宽度狭窄部11a2电连接宽度宽阔部11a1和连接部11b。宽度狭窄部11a2呈现例如矩形状。宽度狭窄部11a2的宽度例如与连接部11b的宽度相同。
如图10B所示，主电极部12a具有宽度宽阔部12a1和宽度狭窄部12a2。宽度宽阔部12a1具有比连接部12b的宽度更宽的宽度。宽度狭窄部12a2具有比宽度宽阔部12a1的宽度更窄的宽度。宽度宽阔部12a1连接于宽度狭窄部12a2。宽度宽阔部12a1呈现例如矩形状。宽度宽阔部12a1的宽度例如为连接部12b的宽度的2倍以上。宽度狭窄部12a2位于宽度宽阔部12a1和连接部12b之间，连接宽度宽阔部12a1和连接部12b。宽度狭窄部12a2电连接宽度宽阔部12a1和连接部12b。宽度狭窄部12a2呈现例如矩形状。宽度狭窄部12a2的宽度与例如连接部12b的宽度相同。
如图10C所示，主电极部13a具有宽度宽阔部13a1和宽度狭窄部13a2。宽度宽阔部13a1具有比连接部13b的宽度更宽的宽度。宽度狭窄部13a2具有比宽度宽阔部13a1的宽度更窄的宽度。宽度宽阔部13a1与宽度狭窄部13a2连接。宽度宽阔部13a1呈现例如矩形状。宽度宽阔部13a1的宽度为例如连接部13b的宽度的2倍以上。宽度狭窄部13a2位于宽度宽阔部13a1和连接部13b之间，连接宽度宽阔部13a1和连接部13b。宽度狭窄部13a2电连接宽度宽阔部13a1和连接部13b。宽度狭窄部13a2呈现例如矩形状。宽度狭窄部13a2的宽度例如与连接部13b的宽度相同。
如图10D所示，主电极部14a具有宽度宽阔部14a1和宽度狭窄部14a2。宽度宽阔部14a1具有比连接部14b的宽度更宽的宽度。宽度狭窄部14a2具有比宽度宽阔部14a1的宽度更窄的宽度。宽度宽阔部14a1连接于宽度狭窄部14a2。宽度宽阔部14a1呈现例如矩形状。宽度宽阔部14a1的宽度为例如连接部14b的宽度的2倍以上。宽度狭窄部14a2位于宽度宽阔部14a1和连接部14b之间，连接宽度宽阔部14a1和连接部14b。宽度狭窄部14a2电连接宽度宽阔部14a1和连接部14b。宽度狭窄部14a2呈现例如矩形状。宽度狭窄部14a2的宽度例如与连接部14b的宽度相同。
如图10A～图10D所示，宽度狭窄部11a2、13a2的宽度比宽度宽阔部12a1、14a1的宽度窄。宽度狭窄部12a2、14a2的宽度比宽度宽阔部11a1、13a1的宽度窄。
第一实施方式中，从Z方向观察，主电极部11a的形成区域的位置和主电极部13a的形成区域的位置整体上一致，并且主电极部12a的形成区域的位置和主电极部14a的形成区域的位置整体上一致。第三实施方式中，从Z方向观察，主电极部11a的形成区域的位置和主电极部13a的形成区域的位置局部不同，并且主电极部12a的形成区域的位置和主电极部14a的形成区域的位置局部不同。
从Z方向观察，宽度宽阔部11a1和宽度宽阔部13a1以相互重叠的方式配置，宽度狭窄部11a2和宽度狭窄部13a2以相互不重叠的方式配置。从Z方向观察，宽度宽阔部12a1和宽度宽阔部14a1以相互重叠的方式配置，宽度狭窄部12a2和宽度狭窄部14a2以相互不重叠的方式配置。
从Z方向观察，宽度狭窄部11a2位于宽度宽阔部11a1、13a1与宽度宽阔部12a1、14a1相互重叠的区域和连接部11b存在的区域之间。从Z方向观察，宽度狭窄部13a2位于宽度宽阔部11a1、13a1与宽度宽阔部12a1、14a1相互重叠的区域和连接部13b存在的区域之间。
从Z方向观察，宽度狭窄部11a2、13a2与宽度宽阔部12a1、14a1重叠。从Z方向观察，宽度狭窄部11a2与宽度宽阔部12a1、14a1中的靠近端面3a及侧面3c的区域重叠，宽度狭窄部13a2与宽度宽阔部12a1、14a1中的靠近端面3a及侧面3d的区域重叠。因此，从Z方向观察，在宽度狭窄部11a2和宽度狭窄部13a2之间，形成有宽度宽阔部12a1和宽度宽阔部14a1不经由宽度狭窄部11a2、13a2而相互重叠的区域。
从Z方向观察，宽度宽阔部12a1和宽度宽阔部14a1不经由宽度狭窄部11a2、13a2而相互重叠的区域靠近宽度宽阔部11a1、13a1与宽度宽阔部12a1、14a1相互重叠的区域而配置。第三实施方式中，宽度宽阔部12a1和宽度宽阔部14a1不经由宽度狭窄部11a2、13a2而相互重叠的区域，与宽度宽阔部11a1、13a1和宽度宽阔部12a1、14a1相互重叠的区域邻接。因此，在宽度宽阔部11a1、13a1和宽度宽阔部12a1、14a1相互重叠的区域与靠近宽度宽阔部11a1、13a1和宽度宽阔部12a1、14a1相互重叠的区域的区域之间产生的高低差平缓。
从Z方向观察，宽度狭窄部12a2位于宽度宽阔部11a1、13a1与宽度宽阔部12a1、14a1相互重叠的区域与连接部12b存在的区域之间。从Z方向观察，宽度狭窄部14a2位于宽度宽阔部11a1、13a1和宽度宽阔部12a1、14a1相互重叠的区域与连接部14b存在的区域之间。
从Z方向观察，宽度狭窄部12a2、14a2与宽度宽阔部11a1、13a1重叠。从Z方向观察，宽度狭窄部12a2与宽度宽阔部11a1、13a1中的靠近端面3b及侧面3c的区域重叠，宽度狭窄部14a2与宽度宽阔部11a1、13a1中的靠近端面3b及侧面3d的区域重叠。因此，从Z方向观察，在宽度狭窄部12a2和宽度狭窄部14a2之间，形成有宽度宽阔部11a1和宽度宽阔部13a1不经由宽度狭窄部12a2、14a2而相互重叠的区域。
从Z方向观察，宽度宽阔部11a1和宽度宽阔部13a1不经由宽度狭窄部12a2、14a2而相互重叠的区域，靠近宽度宽阔部11a1、13a1和宽度宽阔部12a1、14a1相互重叠的区域而配置。第三实施方式中，宽度宽阔部11a1和宽度宽阔部13a1不经由宽度狭窄部12a2、14a2而相互重叠的区域与宽度宽阔部11a1、13a1和宽度宽阔部12a1、14a1相互重叠的区域邻接。因此，在宽度宽阔部11a1、13a1和宽度宽阔部12a1、14a1相互重叠的区域、与靠近宽度宽阔部11a1、13a1和宽度宽阔部12a1、14a1相互重叠的区域的区域之间产生的高低差平缓。
如以上所示，第三本实施方式中，与第一及第二实施方式一样，集中于连接部11b～14b的残留应力被分散，其结果，抑制由残留应力所引起的裂纹的产生。
第三实施方式中，从Z方向观察，宽度狭窄部12a2、14a2和宽度宽阔部11a1、13a1重叠，宽度狭窄部11a2、13a2和宽度宽阔部12a1、14a1重叠。从Z方向观察，宽度宽阔部11a1、13a1彼此不经由宽度狭窄部12a2、14a2而相互重叠的区域、和宽度宽阔部12a1、14a1彼此不经由宽度狭窄部11a2、13a2而相互重叠的区域靠近宽度宽阔部11a1、13a1和宽度宽阔部12a1、14a1相互重叠的区域而配置。因此，在宽度宽阔部11a1、13a1和宽度宽阔部12a1、14a1相互重叠的区域、与靠近宽度宽阔部11a1、13a1和宽度宽阔部12a1、14a1相互重叠的区域的区域之间产生的高低差平缓，高低差难以成为裂纹的主要原因之一。其结果，第三实施方式中，抑制裂纹的产生。
以上，对本发明的各种实施方式进行了说明，但本发明不限定于上述实施方式，也可以在不变更各权利要求所记载的宗旨的范围内变形，或应用于其它设备。
只要实现本发明的效果，各内部电极在叠层方向上的排列顺序就不限定于上述实施方式中的排列顺序。例如，上述实施方式中，按照内部电极11、内部电极12、内部电极13、内部电极14的顺序排列，但也可以按照内部电极11、内部电极14、内部电极13、内部电极12的顺序排列。例如，内部电极11和内部电极13也可以交替连续排列，内部电极12和内部电极14也可以交替连续排列。
内部电极11～14的形状不限定于上述实施方式所公开的形状。例如，也可以在一个叠层陶瓷电容器内混合存在具有第一实施方式中示例的形状的内部电极11～14和具有第二或第三实施方式中示例的形状的内部电极11～14。
分开距离La1也可以不是宽度Lb1的0.1～0.6倍。分开距离La2也可以不是宽度Lb2的0.1～0.6倍。
厚度d2相对于厚度d1之比(d2/d1)也可以不是1.5以上。
素体3的表面粗糙度也可以不是3.0～6.0μm。

Claims (6)

1.一种叠层陶瓷电容器，其中，
具备：
素体，其具有在第一方向上相互对置的第一端面和第二端面；
第一端子电极，其配置于所述素体的所述第一端面；以及
第二端子电极，其配置于所述素体的所述第二端面，
所述素体中，以CaZrO3或SrZrO3作为主成分的多个电介质层和以Ni作为主成分的多个内部电极在第二方向上交替配置，
所述多个内部电极具有与所述第一端子电极连接的多个第一内部电极和与所述第二端子电极连接的多个第二内部电极，
各所述第一内部电极具有：
第一主电极部、和
第一连接部，该第一连接部连接所述第一主电极部和所述第一端子电极，并且具有连接于所述第一端子电极的第一端部，
各所述第二内部电极具有：
第二主电极部、和
第二连接部，该第二连接部连接所述第二主电极部和所述第二端子电极，并且具有连接于所述第二端子电极的第二端部，
所述第二方向上相互相邻的所述第一连接部的所述第一端部以从所述第二方向观察相互不重叠的方式配置，
所述第二方向上相互相邻的所述第二连接部的所述第二端部以从所述第二方向观察相互不重叠的方式配置。
2.根据权利要求1所述的叠层陶瓷电容器，其中，
所述第二方向上相互相邻的所述第一连接部所具有的所述第一端部在与所述第一方向和所述第二方向正交的第三方向上相互分开，
所述第三方向上分开的所述第一端部的间隔是所述第一主电极部在所述第三方向上的宽度的0.1～0.6倍，
所述第二方向上相互相邻的所述第二连接部所具有的所述第二端部在所述第三方向上相互分开，
所述第三方向上分开的所述第二端部的间隔为所述第二主电极部在所述第三方向上的宽度的0.1～0.6倍。
3.根据权利要求1或2所述的叠层陶瓷电容器，其中，
所述电介质层的厚度相对于所述内部电极的厚度之比为1.5以上。
4.根据权利要求1～3中任一项所述的叠层陶瓷电容器，其中，
所述素体的表面粗糙度为3.0～6.0μm。
5.根据权利要求1～4中任一项所述的叠层陶瓷电容器，其中，
所述第一连接部具有：
第一宽度狭窄部，其连接于所述第一端子电极，并且具有比所述第一主电极部的宽度更窄的宽度；和
第一宽度宽阔部，其连接所述第一宽度狭窄部和所述第一主电极部，且具有比所述第一宽度狭窄部的所述宽度更宽的宽度，
所述第二连接部具有：
第二宽度狭窄部，其连接于所述第二端子电极，并且具有比所述第二主电极部的宽度更窄的宽度；和
第二宽度宽阔部，其连接所述第二宽度狭窄部和所述第二主电极部，并且具有比所述第二宽度狭窄部的所述宽度更宽的宽度，
从所述第二方向观察，所述第一宽度宽阔部位于所述第一主电极部和所述第二主电极部相互重叠的第一区域与所述第一宽度狭窄部所在的第二区域之间，
从所述第二方向观察，所述第二宽度宽阔部位于所述第一区域与所述第二宽度狭窄部所在的第三区域之间。
6.根据权利要求1～5中任一项所述的叠层陶瓷电容器，其中，
所述第一主电极部具有：
第三宽度宽阔部，其具有比所述第一连接部的宽度更宽的宽度；和
第三宽度狭窄部，其连接所述第三宽度宽阔部和所述第一连接部，并且具有比所述第三宽度宽阔部的所述宽度更窄的宽度，
所述第二主电极部具有：
第四宽度宽阔部，其具有比所述第二连接部的宽度更宽的宽度；和
第四宽度狭窄部，其连接所述第四宽度宽阔部和所述第二连接部，并且具有比所述第四宽度宽阔部的所述宽度更窄的宽度，
所述第三宽度狭窄部的所述宽度比所述第四宽度宽阔部的所述宽度小，所述第四宽度狭窄部的所述宽度比所述第三宽度宽阔部的所述宽度小，
从所述第二方向观察，所述第三宽度狭窄部与所述第四宽度宽阔部重叠，
从所述第二方向观察，所述第四宽度狭窄部与所述第三宽度宽阔部重叠。
CN201710369382.9A 2016-05-24 2017-05-23 叠层陶瓷电容器 Active CN107424842B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-103071 2016-05-24
JP2016103071A JP6747057B2 (ja) 2016-05-24 2016-05-24 積層セラミックコンデンサ

Publications (2)

Publication Number Publication Date
CN107424842A true CN107424842A (zh) 2017-12-01
CN107424842B CN107424842B (zh) 2020-05-05

Family

ID=60420633

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710369382.9A Active CN107424842B (zh) 2016-05-24 2017-05-23 叠层陶瓷电容器

Country Status (3)

Country Link
US (1) US10381159B2 (zh)
JP (1) JP6747057B2 (zh)
CN (1) CN107424842B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113161145A (zh) * 2020-01-23 2021-07-23 三星电机株式会社 多层电子组件
CN113161145B (zh) * 2020-01-23 2024-05-14 三星电机株式会社 多层电子组件

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102144766B1 (ko) 2018-11-12 2020-08-14 삼성전기주식회사 적층형 커패시터
KR102620520B1 (ko) 2019-06-26 2024-01-03 삼성전기주식회사 적층 세라믹 전자부품
KR20190116116A (ko) * 2019-06-26 2019-10-14 삼성전기주식회사 적층 세라믹 전자부품
JP7196810B2 (ja) * 2019-10-04 2022-12-27 株式会社村田製作所 積層セラミックコンデンサ
JP7331787B2 (ja) 2020-06-15 2023-08-23 株式会社村田製作所 積層セラミックコンデンサ
JP2022085502A (ja) * 2020-11-27 2022-06-08 株式会社村田製作所 積層セラミックコンデンサ
WO2024009997A1 (ja) * 2022-07-07 2024-01-11 太陽誘電株式会社 積層セラミックコンデンサ、包装体、及び回路基板

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002111219A (ja) * 2000-09-27 2002-04-12 Kyocera Corp 電気素子内蔵型配線基板およびその製造方法
US20080310077A1 (en) * 2007-06-18 2008-12-18 Murata Manufacturing Co., Ltd. Monolithic ceramic capacitor
CN103489639A (zh) * 2012-06-12 2014-01-01 株式会社村田制作所 层叠电容器
CN203631324U (zh) * 2012-06-12 2014-06-04 株式会社村田制作所 层叠电容器
US20160027586A1 (en) * 2014-07-28 2016-01-28 Samsung Electro-Mechanics Co., Ltd. Multilayer capacitor, method for manufacturing the same, and electronic device using the same
US20160133383A1 (en) * 2014-11-07 2016-05-12 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component and board having the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005317776A (ja) 2004-04-28 2005-11-10 Murata Mfg Co Ltd セラミック電子部品の製造方法
JP6084475B2 (ja) * 2013-02-04 2017-02-22 株式会社神戸製鋼所 溶接金属および溶接構造体
JP2015111651A (ja) * 2013-10-29 2015-06-18 株式会社村田製作所 積層セラミックコンデンサ

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002111219A (ja) * 2000-09-27 2002-04-12 Kyocera Corp 電気素子内蔵型配線基板およびその製造方法
US20080310077A1 (en) * 2007-06-18 2008-12-18 Murata Manufacturing Co., Ltd. Monolithic ceramic capacitor
CN103489639A (zh) * 2012-06-12 2014-01-01 株式会社村田制作所 层叠电容器
CN203631324U (zh) * 2012-06-12 2014-06-04 株式会社村田制作所 层叠电容器
US20160027586A1 (en) * 2014-07-28 2016-01-28 Samsung Electro-Mechanics Co., Ltd. Multilayer capacitor, method for manufacturing the same, and electronic device using the same
US20160133383A1 (en) * 2014-11-07 2016-05-12 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component and board having the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113161145A (zh) * 2020-01-23 2021-07-23 三星电机株式会社 多层电子组件
CN113161145B (zh) * 2020-01-23 2024-05-14 三星电机株式会社 多层电子组件

Also Published As

Publication number Publication date
JP2017212276A (ja) 2017-11-30
CN107424842B (zh) 2020-05-05
JP6747057B2 (ja) 2020-08-26
US20170345571A1 (en) 2017-11-30
US10381159B2 (en) 2019-08-13

Similar Documents

Publication Publication Date Title
CN107424842A (zh) 叠层陶瓷电容器
JP5218545B2 (ja) 積層コンデンサ
CN105702453B (zh) 层叠陶瓷电容器
TWI328238B (zh)
JP2013004569A (ja) 積層コンデンサ及び積層コンデンサの製造方法
CN106356190A (zh) 层叠陶瓷电子部件及其制造方法
CN105914038A (zh) 层叠电容器以及其制造方法
TW466515B (en) Laminated ceramic electronic part and manufacturing method therefore
US20120188681A1 (en) Multilayer capacitor
JP3233090B2 (ja) 高圧用積層コンデンサ
CN105895369B (zh) 层叠电容器
CN106887332B (zh) 电子部件
CN103460318A (zh) 电子部件
CN105793938A (zh) 层叠陶瓷电容器以及层叠陶瓷电容器的制造方法
CN104335305B (zh) 层叠陶瓷电容器
JP4737301B2 (ja) 積層コンデンサ
CN206471231U (zh) 具有多个端电极的积层电容器
JP5278476B2 (ja) 積層コンデンサ
JP4483904B2 (ja) 貫通型積層コンデンサ
JPH0955335A (ja) 積層型貫通コンデンサ
CN109427478A (zh) 电子部件
JP6142650B2 (ja) 積層貫通コンデンサ
JP6459717B2 (ja) 積層セラミックコンデンサ
CN105702454B (zh) 层叠陶瓷电容器
JP4710998B2 (ja) 積層コンデンサ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant