JP2020088373A - 半導体パッケージ及びその製造方法 - Google Patents

半導体パッケージ及びその製造方法 Download PDF

Info

Publication number
JP2020088373A
JP2020088373A JP2019081427A JP2019081427A JP2020088373A JP 2020088373 A JP2020088373 A JP 2020088373A JP 2019081427 A JP2019081427 A JP 2019081427A JP 2019081427 A JP2019081427 A JP 2019081427A JP 2020088373 A JP2020088373 A JP 2020088373A
Authority
JP
Japan
Prior art keywords
substrate
metal
semiconductor
metal post
reinforced adhesive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019081427A
Other languages
English (en)
Other versions
JP6802314B2 (ja
Inventor
宗哲 蔡
Chung-Che Tsai
宗哲 蔡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from TW107142358A external-priority patent/TWI744572B/zh
Priority claimed from TW108107211A external-priority patent/TW202034471A/zh
Application filed by Individual filed Critical Individual
Publication of JP2020088373A publication Critical patent/JP2020088373A/ja
Application granted granted Critical
Publication of JP6802314B2 publication Critical patent/JP6802314B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H01L21/566—Release layers for moulds, e.g. release layers, layers against residue during moulding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C43/00—Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor
    • B29C43/02—Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor of articles of definite length, i.e. discrete articles
    • B29C43/18—Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor of articles of definite length, i.e. discrete articles incorporating preformed parts or layers, e.g. compression moulding around inserts or for coating articles
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C43/00—Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor
    • B29C43/02—Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor of articles of definite length, i.e. discrete articles
    • B29C43/20—Making multilayered or multicoloured articles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C43/00—Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor
    • B29C43/02—Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor of articles of definite length, i.e. discrete articles
    • B29C43/18—Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor of articles of definite length, i.e. discrete articles incorporating preformed parts or layers, e.g. compression moulding around inserts or for coating articles
    • B29C2043/189—Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor of articles of definite length, i.e. discrete articles incorporating preformed parts or layers, e.g. compression moulding around inserts or for coating articles the parts being joined
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29L—INDEXING SCHEME ASSOCIATED WITH SUBCLASS B29C, RELATING TO PARTICULAR ARTICLES
    • B29L2031/00—Other particular articles
    • B29L2031/34—Electrical apparatus, e.g. sparking plugs or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85447—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85455—Nickel (Ni) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】 半導体パッケージを形成する方法を提供する。【解決手段】 キャビティを持つ下型が用意される。キャビティ内に離型フィルムが配置される。第１の供給装置を用いて、離型フィルム上に第１の粒状材料が置かれる。第１の粒状材料が溶融され且つ予備硬化されて半硬化層を形成する。第２の供給装置を用いて、半硬化層上に第２の粒状材料が置かれる。第２の粒状材料が加熱されて溶融樹脂層を形成する。基板を備えた上型が下型の方に移動される。該基板の前面に半導体素子が配置されている。上型と下型とが閉じられる。基板の前面及び半導体素子が溶融樹脂層に浸される。硬化プロセスが実行されて樹脂層及び半硬化層を硬化させ、それにより成形コンパウンドと導電体層とが形成される。【選択図】 図１４

Description

本発明は、半導体テクノロジーの技術分野に関する。特に、本発明は、インパッケージ区画遮蔽（in-package compartmental shielding）を備えた半導体パッケージ及びその製造方法に関する。
例えば携帯電話などのポータブル電子機器は、典型的に、単一の成形パッケージにて高度な回路集積を提供するためにマルチコンポーネント半導体モジュールを利用している。マルチコンポーネント半導体モジュールは、例えば、回路ボード上にマウントされた半導体チップ及び複数の電子部品を含み得る。半導体チップ及び電子部品が上にマウントされた回路ボードが、成形プロセスにてパッケージングされて、オーバーモールドされた半導体パッケージ構造が形成される。
例えば携帯電話などの装置が、要求されるレベルの性能を達成するように様々な環境で適正に動作することを確保するために、オーバーモールドされた半導体パッケージは、典型的に、電磁干渉（ＥＭＩ）から遮蔽される。電磁干渉は、例えば無線周波数（ＲＦ）の電磁放射及び電磁伝導によって電気システム内に生成される、部品の性能に対する悪影響である。
例えばシステム・イン・パッケージ（ＳｉＰ）などのチップモジュールがますます小型になるにつれ、部品間の距離も短縮されて、モジュール内の回路をＥＭＩに対していっそう敏感にし、それ故に、モジュール内の部品間にＥＭＩ遮蔽を配置することが必要である。しかしながら、モジュール内にＥＭＩ遮蔽を形成するための従来の方法は、複雑であり、コストがかかる。従って、この技術分野における現在の難題は、パッケージサイズ及びプロセスの複雑さを増大させることなく、また、パッケージングコストを有意に上昇させることなく、オーバーモールドされる半導体パッケージに効果的なＥＭＩ遮蔽を提供することである。
本発明の１つの目的は、上述の従来技術の不備及び欠点を解決するよう、インパッケージ（パッケージ内の）区画遮蔽を備えた半導体パッケージ及びその製造方法を提供することである。
本発明の一実施形態は、インパッケージ区画遮蔽を有する半導体パッケージを開示し、当該半導体パッケージは、基板であり、少なくとも１つの高周波チップ及び高周波信号干渉の影響を受けやすい回路部品を当該基板の上面に有する基板と、上記高周波チップを取り囲んだ、上記基板の上記上面上の第１のグランドリングと、上記高周波チップを取り囲んだ、上記第１のグランドリング上に配置された第１の金属ポスト強化接着剤壁と、上記回路部品を取り囲んだ、上記基板の上記上面上の第２のグランドリングと、上記回路部品を取り囲んだ、上記第２のグランドリング上に配置された第２の金属ポスト強化接着剤壁と、少なくとも上記高周波チップ及び上記回路部品を覆った成形コンパウンドと、上記第１の金属ポスト強化接着剤壁及び／又は上記第２の金属ポスト強化接着剤壁と接触して上記成形コンパウンド上に配置された導電層とを有する。
本発明の一実施形態によれば、上記第１の金属ポスト強化接着剤壁は、複数の第１の金属ポストを有し、上記複数の第１の金属ポストの各々の一端が上記第１のグランドリング上に固定され、他端は浮かされており、上記複数の第１の金属ポストは上記高周波チップを取り囲んでいる。
本発明の一実施形態によれば、上記第２の金属ポスト強化接着剤壁は、複数の第２の金属ポストを有し、上記複数の第２の金属ポストの各々の一端が上記第２のグランドリング上に固定され、他端は浮かされており、上記複数の第２の金属ポストは上記回路部品を取り囲んでいる。
本発明の一実施形態によれば、上記第１の金属ポスト強化接着剤壁又は上記第２の金属ポスト強化接着剤壁は更に、上記第１又は第２の金属ポストの表面に付着した接着剤を有する。本発明の一実施形態によれば、上記成形コンパウンドの組成は上記接着剤の組成と異なる。
他の一態様において、本発明の実施形態は、インパッケージ区画遮蔽を有する半導体パッケージを製造する方法を開示する。先ず、基板が用意される。該基板の上面上に、少なくとも１つの高周波チップ及び高周波信号干渉の影響を受けやすい回路部品が配置される。基板の上記上面は更に、上記高周波チップを取り囲む第１のグランドリングと、上記回路部品を取り囲む第２のグランドリングとを備える。上記高周波チップを取り囲むように、上記第１のグランドリング上に第１の金属ポスト強化接着剤壁が形成される。上記回路部品を取り囲むように、上記第２のグランドリング上に第２の金属ポスト強化接着剤壁が形成される。少なくとも上記高周波チップ及び上記回路部品を覆うように、成形コンパウンドが形成される。そして、上記第１の金属ポスト強化接着剤壁及び／又は上記第２の金属ポスト強化接着剤壁と接触するように、上記成形コンパウンド上に導電層が形成される。
本発明の一実施形態によれば、当該方法は更に、複数の第１の金属ポストを形成することを含み、上記複数の第１の金属ポストの各々の一端が上記第１のグランドリング上に固定され、他端は浮かされ、上記複数の第１の金属ポストは上記高周波チップを取り囲む。
本発明の一実施形態によれば、当該方法は更に、複数の第２の金属ポストを形成することを含み、上記複数の第２の金属ポストの各々の一端が上記第２のグランドリング上に固定され、他端は浮かされ、上記複数の第２の金属ポストは上記回路部品を取り囲む。
本発明の一実施形態によれば、当該方法は更に、上記第１又は第２の金属ポストの表面に付着した接着剤を形成することを有する。
本発明の他の一態様は、基板であり、少なくとも１つの半導体チップが当該基板の上面に配置された基板と、上記基板の上記上面上の、上記半導体チップを取り囲むグランドリングと、上記半導体チップを取り囲んで上記グランドリング上に配置された金属ポスト強化接着剤壁と、上記半導体チップを覆って上記金属ポスト強化接着剤壁の内側のみに配置された成形コンパウンドと、を有する半導体パッケージを提供する。
本発明の他の一態様は、半導体パッケージを形成する方法を提供する。
キャビティを持つ下型が用意される。そして、上記キャビティ内に離型フィルムが配置される。第１の供給装置を用いて、上記キャビティ内の上記離型フィルム上に第１の粒状材料が置かれる。上記第１の粒状材料が溶融され且つ予備硬化され、それにより半硬化層を形成する。第２の供給装置を用いて、上記キャビティ内の上記半硬化層上に第２の粒状材料が置かれる。上記第２の粒状材料が加熱されて溶融樹脂層を形成する。上に基板を備えた上型が上記下型の方に移動される。上記基板の前面に半導体素子が配置されている。上記上型と上記下型とが閉じられ、上記基板の上記前面及び上記半導体素子が上記溶融樹脂層に浸されるようにする。硬化プロセスが実行されて上記樹脂層及び上記半硬化層を硬化させ、それにより成形コンパウンドと導電体層とが形成される。
一部の実施形態によれば、上記第１の粒状材料は導電性粒子及び樹脂粒子を有する。
一部の実施形態によれば、上記導電性粒子は、銅、銀、金、ニッケル、白金、これらの組み合わせ若しくは合金、又はグラフェンを有する。
一部の実施形態によれば、上記樹脂粒子は熱硬化性樹脂を有する。
一部の実施形態によれば、上記第１の粒状材料は、樹脂でコーティングされた導電性粒子を有する。
一部の実施形態によれば、当該方法は更に、上記第１の粒状材料を上記キャビティ内の上記離型フィルム上に均一に分散させることを有する。
一部の実施形態によれば、上記第１の粒状材料はＢステージ状態へと予備硬化され、それにより上記第１の粒状材料を半硬化層へと転換させる。
一部の実施形態によれば、当該方法は更に、離型プロセスを実行して、上記上型から上記基板を取り外し、そして、個々の半導体パッケージを形成するよう、ダイシングプロセスを実行し、上記基板の裏面にコネクタを形成する、ことを有する。
一部の実施形態によれば、上記前面上に金属ポスト強化接着剤壁が配置されており、該金属ポスト強化接着剤壁が上記半導体素子を取り囲んでいる。
一部の実施形態によれば、上記金属ポスト強化接着剤壁はグランドリング上に配置されている。
一部の実施形態によれば、上記金属ポスト強化接着剤壁は、露出された金属先端を有し、該金属先端が上記導電体層と直に接触することで、上記導電体層が、上記グランドリングに電気的に接続されて接地され、上記金属ポスト強化接着剤壁とともにＥＭＩシールドを形成する。
本発明の他の一態様は、半導体パッケージを形成する方法を提供する。キャビティを持つ下型が用意される。上記キャビティ内に離型フィルムが配置される。上記離型フィルム上に金属薄膜が配置される。供給装置を用いて、上記キャビティ内の上記金属薄膜上に粒状材料が置かれる。上記粒状材料が加熱されて溶融樹脂層を形成する。上に基板を備えた上型が上記下型の方に移動される。上記基板の前面に半導体素子が配置されている。上記上型と上記下型とが閉じられ、上記基板の上記前面及び上記半導体素子が上記溶融樹脂層に浸されるようにする。硬化プロセスが実行されて上記樹脂層を硬化させる。
一部の実施形態によれば、上記金属薄膜は銅箔又はアルミニウム箔を有する。
一部の実施形態によれば、当該方法は更に、離型プロセスを実行して、上記上型から上記基板を取り外し、そして、個々の半導体パッケージを形成するよう、ダイシングプロセスを実行し、上記基板の裏面にコネクタを形成する、ことを有する。
一部の実施形態によれば、上記前面上に金属ポスト強化接着剤壁が配置されており、該金属ポスト強化接着剤壁が上記半導体素子を取り囲んでいる。
一部の実施形態によれば、上記金属ポスト強化接着剤壁はグランドリング上に配置されている。
一部の実施形態によれば、上記金属ポスト強化接着剤壁は、露出された金属先端を有し、該金属先端が上記金属薄膜と直に接触することで、上記金属薄膜が、上記グランドリングに電気的に接続されて接地され、上記金属ポスト強化接着剤壁とともにＥＭＩシールドを形成する。
様々な図に例示される好適実施形態の以下の詳細な説明を読んだ後には、本発明のこれらの目的及びその他の目的が、疑いなく当業者に明らかになる。
添付の図面は、本発明の更なる理解を提供するために含められており、本明細書に組み込まれてその一部を構成する。図面は、本発明の実施形態を例示するものであり、その説明と共に、本発明の原理を説明する役割を果たす。図面は以下の図を含む。
図１−図５は、本発明の一実施形態に従った、インパッケージ区画遮蔽を有する半導体パッケージを製造する方法を示す概略図である。 図１−図５は、本発明の一実施形態に従った、インパッケージ区画遮蔽を有する半導体パッケージを製造する方法を示す概略図である。 図１−図５は、本発明の一実施形態に従った、インパッケージ区画遮蔽を有する半導体パッケージを製造する方法を示す概略図である。 図１−図５は、本発明の一実施形態に従った、インパッケージ区画遮蔽を有する半導体パッケージを製造する方法を示す概略図である。 図１−図５は、本発明の一実施形態に従った、インパッケージ区画遮蔽を有する半導体パッケージを製造する方法を示す概略図である。 図６及び図７は、半導体チップ間の重なり領域に配置される金属ポストの配列を示す部分的な上面図である。 図６及び図７は、半導体チップ間の重なり領域に配置される金属ポストの配列を示す部分的な上面図である。 図８及び図９は、本発明の他の一実施形態に従った、インパッケージ区画遮蔽を有する半導体パッケージを製造する方法を示す概略図である。 図８及び図９は、本発明の他の一実施形態に従った、インパッケージ区画遮蔽を有する半導体パッケージを製造する方法を示す概略図である。 図１０及び図１１は、本発明の他の実施形態に従った単一チップパッケージの概略斜視図である。 図１０及び図１１は、本発明の他の実施形態に従った単一チップパッケージの概略斜視図である。 図１２−図１７は、半導体パッケージを形成するための成形装置及び方法を例示している。 図１２−図１７は、半導体パッケージを形成するための成形装置及び方法を例示している。 図１２−図１７は、半導体パッケージを形成するための成形装置及び方法を例示している。 図１２−図１７は、半導体パッケージを形成するための成形装置及び方法を例示している。 図１２−図１７は、半導体パッケージを形成するための成形装置及び方法を例示している。 図１２−図１７は、半導体パッケージを形成するための成形装置及び方法を例示している。 図１８は、離型後の半導体基板の概略断面図であり、金属ポスト強化接着剤壁が半導体基板上に配置されている。 図１９は、金属ポスト強化接着剤壁を有する半導体パッケージの概略斜視図である。 図２０は、金属ポスト強化接着剤壁を有する半導体パッケージの概略断面図である。 図２１−図２５は、本発明の他の一実施形態に従った半導体パッケージを形成する方法を示す概略図である。 図２１−図２５は、本発明の他の一実施形態に従った半導体パッケージを形成する方法を示す概略図である。 図２１−図２５は、本発明の他の一実施形態に従った半導体パッケージを形成する方法を示す概略図である。 図２１−図２５は、本発明の他の一実施形態に従った半導体パッケージを形成する方法を示す概略図である。 図２１−図２５は、本発明の他の一実施形態に従った半導体パッケージを形成する方法を示す概略図である。 図２６は、金属ポスト強化接着剤壁を有する半導体パッケージの概略断面図である。
本発明の実施形態における技術的ソリューションを、以下の説明にて、添付の図面を参照して、明瞭且つ十分に説明する。明らかなことには、記載される実施形態は、本発明の実施形態の一部に過ぎず、全ての実施形態ではない。創作的努力なしに本発明の実施形態に基づいて当業者によって得られる全ての他の実施形態も本発明の範囲内である。
本開示は、例えばシステム・イン・パッケージ（ＳｉＰ）などの、インパッケージ遮蔽を有する半導体パッケージ、及びそれを製造する方法を開示する。ＳｉＰは、例えばプロセッサ及びメモリなどの機能チップを含む複数の機能チップと、例えば受動コンポーネントなどのその他の部品とを、完全なる機能を達成する単一のパッケージへと統合したものを指す。先述のように、エレクトロニクスシステムが小型になり、ＳｉＰパッケージ内の電子部品の密度がますます高まるにつれて、特に高周波チップパッケージ構造（例えば、集積構造を形成するようにＳｉＰパッケージへと統合されるＲＦチップ、ＧＰＳチップ、及びＢｌｕｅｔｏｏｔｈ（登録商標）チップなどの高周波チップであり、パッケージ内の電子部品間で電磁干渉を生成する）において、システム内での電磁干渉（ＥＭＩ）が問題となる。故に、本発明は、プロセスにおいて単純化され、コストにおいて低く、且つ効果的であって、従来技術が直面する問題を具体的に解決することが可能な、半導体パッケージを製造する方法を提案する。
図１−図５は、本発明の一実施形態に従った、インパッケージ区画遮蔽を有する半導体パッケージ１を製造する方法を示す概略図である。図１に示すように、先ず、例えば回路ボード又はパッケージ基板などの基板１００が用意される。本発明の一実施形態によれば、例えば、基板１００は、これに限定されないが、例えばコア層と２つの金属層とを有する基板といった二層基板とし得る。基板１００は、セラミック材料、ラミネートされた絶縁材料、又はその他の好適タイプの材料を有し得る。図１には示していないが、基板１００はまた、その上面１００ａ及び下面１００ｂ上のパターニングされた金属層と、ビアとを含み得る。さらに、基板１００の上面１００ａ及び下面１００ｂ上に付加的にソルダーレジスト層１２０（グリーンペイントとも呼ばれる）が配設され得る。
本発明の一実施形態によれば、基板１００の上面１００ａ上に、互いに隣接する複数の半導体チップ１０−１２が配置され得る。例えば、これに限定されないが、半導体チップ１０は電力管理ＩＣ（ＰＭＩＣ）とすることができ、半導体チップ１１は無線周波数チップ（ＲＦＩＣ）とすることができ、そして、半導体チップ１２は電力増幅器ＩＣ（ＰＡＩＣ）とすることができる。
当業者が理解することには、上述の半導体チップ１０−１２の種類は単なる例示である。複数の異なる回路機能を達成するために、例えばプロセッサ、フラッシュメモリ、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）、コントローラ又はこれらに類するものなどの、複数の異なる半導体チップ又は部品が基板１００上に配置され得る。本発明の一実施形態によれば、例えば半導体チップ１１などの、少なくとも１つの高周波チップ又はダイと、例えば半導体チップ１２などの、少なくとも１つの、高周波信号干渉の影響を受けやすい回路部品又はダイとが、基板１００の上面１００ａ上に配置される。
本発明の一実施形態によれば、例えば、これに限定されないが、半導体チップ１０及び１２は、ワイヤボンディング様式にて基板１００の上面１００ａ上に配置されることができ、半導体チップ１１は、フリップチップボンディング様式にて基板１００の上面１００ａ上に配置されることができる。本発明の一実施形態によれば、半導体チップ１０−１２は、ベアのダイ又はチップパッケージの形態をとり得る。
例えば、半導体チップ１０のアクティブ面に複数の入力／出力パッド（Ｉ／Ｏパッド）１０１が配設され、それらが、基板１００の上面１００ａの対応するボンディングパッド２０２（“ゴールデンフィンガー”としても知られている）に、ボンディングワイヤ１０２を介して電気的に接続される。本発明の一実施形態によれば、ボンディングワイヤ１０２は、金ワイヤ若しくは銅ワイヤ又はこれらに類するものとすることができ、各ボンディングパッド２０２の表面は通常、例えばニッケル−金層又は銅−金層などのはんだ付け可能なコーティングを備える。例えば、半導体チップ１２は、ボンディングワイヤ１２２を介して基板１００の上面１００ａに電気的に接続されることができる。
本発明の一実施形態によれば、基板１００の上面１００ａ上に複数の受動部品１３が配置され得る。例えば、受動部品１３は、これに限定されないが、キャパシタ部品、インダクタ部品、抵抗部品、又はこれらに類するものを有し得る。本発明の一実施形態によれば、受動部品１３は、これに限定されないが、表面実装技術（ＳＭＴ）を用いて基板１００の上面１００ａ上に配置され得る。本発明の一実施形態によれば、受動部品１３は、半導体チップ１０−１２の間で、基板１００の上面１００ａ上に配置され得る。
本発明の一実施形態によれば、例えば、基板１００の上面１００ａ上に、半導体チップ１１及び１２の周りに、それぞれ、グランドリング２１１及び２１２が配置される。グランドリング２１１は半導体チップ１１を取り囲み、グランドリング２１２は半導体チップ１２を取り囲む。本発明の一実施形態によれば、グランドリング２１１及び２１２は、これに限定されないが、連続した環状のパターンを有し得る。一部の実施形態において、グランドリング２１１及び２１２は、連続した環状パターンを有していてもよいし、リング状に配列されたパッドパターンで構成されてもよい。
例えば、グランドリング２１１及び２１２は、基板１００内のパターニングされた金属層で形成されることができ、当該パターニングされた金属層の表面に、例えばニッケル−金層又は銅−金層といったはんだ付け可能なめっき層を有し得る。グランドリング２１１及び２１２は更に、ビアを介してグランド層（図示せず）に電気的に接続されることができる。本発明の一実施形態によれば、グランドリング２１１及び２１２は、これに限定されないが、例えば半導体チップ１１及び１２の間の重なり部分２１３といった、部分的に重なり合う又は共有する部分を有し得る。一部の実施形態において、グランドリング２１１及び２１２は、互いに独立した環状パターンとし得る。
本発明の一実施形態によれば、グランドリング２１１上に複数の金属ポスト３１１が配置され、グランドリング２１２上に複数の金属ポスト３１２が配置される。本発明の一実施形態によれば、金属ポスト３１１、３１２は、銅、銀、金、アルミニウム、ニッケル、パラジウム、これらの組み合わせ若しくは合金、又は何らかの好適な導電材料を有し得る。例えば、金属ポスト３１１、３１２は、これに限定されないが、銅ポスト又は銅ニッケル合金ポストとし得る。本発明の一実施形態によれば、これに限定されないが、金属ポスト３１１は、少なくとも１つの列に配列され、金属ポスト３１２は、少なくとも１つの列に配列される。本発明の一実施形態によれば、半導体チップ１１及び１２の間の重なり部分２１３では、より良好な電磁干渉遮蔽効果を達成するために、図１の右側の拡大図に示すように、金属ポスト３１１と金属ポスト３１２とが互い違いにジグザグ状に配列される。
本発明の一実施形態によれば、金属ポスト３１１、３１２は、ワイヤボンディングによって形成されることができ、図１に示すように、金属ポスト３１１、３１２の各々の一端がグランドリング２１１、２１２に固定され、他端は浮かされる（自由端である）。金属ポスト３１１、３１２は、真っすぐ上向きにされて、それぞれ、半導体チップ１１、１２をフェンスのように取り囲む。本発明の一実施形態によれば、金属ポスト３１１、３１２は、略同じ高さｈを持ち、高さｈは、後に形成される成形コンパウンドの目標厚さ（研削後）よりも高い。図１は、それぞれ半導体チップ１１、１２を完全に取り囲む金属ポスト３１１、３１２を図示しているが、当業者によって理解されることには、金属ポスト３１１、３１２は、それぞれ、半導体チップ１１、１２の一部のみを囲んでもよい。例えば、金属ポストは、完全に取り囲むのではなく、半導体チップ１１及び１２の各々の二辺又は三辺のみに沿って配置されてもよい。例えば、他の一実施形態において、金属ポスト３１１、３１２は、半導体チップ１１及び１２の間の重なり部分２１３のみに配置される。
図６及び図７を参照するに、これらは、半導体チップ１１及び１２の間の重なり領域２１３に配置される金属ポスト３１１、３１２を示す部分的な上面図である。図６に示すように、金属ポスト３１１のワイヤ径ｄ１は、金属ポスト３１２のワイヤ径ｄ２に等しくてもよいし、等しくなくてもよい。金属ポスト３１１間のピッチＰ１、金属ポスト３１２間のピッチＰ２、及び金属ポスト３１１、３１２間のピッチＰ３は、互いに等しくてもよいし、等しくなくてもよい。金属ポスト３１１、３１２間の横方向距離Ｓはゼロ以上とし得る。本発明の一実施形態によれば、例えば、金属ポスト３１１、３１２間の横方向距離Ｓは、これに限定されないが、遮蔽されるべき電磁波の波長の約１／１０から約１パーセントの範囲内とし得る。金属ポスト３１１、３１２の横方向距離Ｓの値は、特定の周波数又は周波数レンジのＥＭＩ遮蔽を提供するように選定されることができる。
例えば、図７に示すように、金属ポスト３１１のワイヤ径ｄ１は、金属ポスト３１２のワイヤ径ｄ２に等しいとすることができ、例えば、１５マイクロメートル以上であり、金属ポスト３１１間のピッチＰ１は、金属ポスト３１１、３１２間のピッチＰ３に等しいとすることができ、例えば、３０ミクロンに略等しい。理解されるべきことには、以上のパラメータは、金属ポスト３１１のワイヤ径ｄ１、金属ポスト３１２のワイヤ径ｄ２、金属ポスト３１１間のピッチＰ１、金属ポスト３１２間のピッチＰ２、及び金属ポスト３１１、３１２間のピッチＰ３を含め、様々な設計要求に従って調節されることができる。
本発明の一実施形態によれば、金属ポスト３１１、３１２のスティッチ形成、及び半導体チップ１０及び１２のワイヤボンディング工程は、同時に実行され得るとともに、同一のワイヤボンダにて完了され得る。また、本発明の一実施形態によれば、金属ポスト３１１、３１２のワイヤ径は、半導体チップ１０及び１２上のボンディングワイヤ１０２及びボンディングワイヤ１２２のワイヤ径と同じであってもよいし、異なっていてもよい。例えば、金属ポスト３１１、３１２のワイヤ径は、半導体チップ１０及び１２上のボンディングワイヤ１０２及びボンディングワイヤ１２２のワイヤ径よりも大きくすることができる。さらには、金属ポスト３１１、３１２の材料は、半導体チップ１０及び１２上のボンディングワイヤ１０２及びボンディングワイヤ１２２の材料と同じであってもよいし、異なっていてもよい。
図２に示すように、金属ポスト３１１、３１２の形成が完了した後、それに続いて接着剤噴出プロセスが実行され、ノズル４０によって接着剤４０１がグランドリング２１１及び２１２に沿って金属ポスト３１１、３１２上に噴出される。接着剤４０１は、金属ポスト３１１、３１２の表面に付着し、金属ポスト３１１、３１２の間の隙間内に充填される。本発明の一実施形態によれば、接着剤４０１は、これに限定されないが、熱硬化性樹脂、熱可塑性樹脂、紫外線（ＵＶ）硬化樹脂、又はこれらに類するものとし得る。本発明の一実施形態によれば、接着剤４０１は、例えば銀接着剤又はアルミニウム接着剤などの導電性ペーストとし得る。本発明の一実施形態によれば、接着剤４０１は、例えば銅、銀、金、アルミニウム、ニッケル、パラジウム、これらの組み合わせ若しくは合金、グラフェン、又は何らかの好適な導電材料などの、導電性粒子を有し得る。本発明の一実施形態によれば、接着剤４０１は更に、例えば石英粒子、ダイアモンド粒子、又はこれらに類するものなどの、フィラーを有し得る。本発明の一実施形態によれば、接着剤４０１は更に、溶媒若しくは添加剤（例えば、架橋剤、触媒、又は重合調整剤）及びこれらに類するものを有し得る。
その後、金属ポスト３１１、３１２の表面に付着した接着剤４０１が硬化又は半硬化されるよう、例えば加熱又はＵＶ照射などの硬化プロセスが実行され得る。接着剤４０１は、金属ポスト３１１、３１２が製造プロセス中に倒れないように金属ポスト３１１及び３１２を強化することができるとともに、電磁干渉の遮蔽効果及び放熱性能を向上させることができる。硬化プロセスが完了した後、基板１００の上面１００ａ上に、金属ポストで強化された接着剤壁（金属ポスト強化接着剤壁）４１１及び４１２が形成されている。金属ポスト強化接着剤壁４１１は、半導体チップ１１を取り囲む金属ポスト３１１と、硬化又は半硬化された接着剤４０１とを含む。金属ポスト強化接着剤壁４１２は、半導体チップ１２を取り囲む金属ポスト３１２と、硬化又は半硬化された接着剤４０１とを含む。
本発明の一部の実施形態によれば、金属ポスト３１１のワイヤ径ｄ１及び金属ポスト３１２のワイヤ径ｄ２がもっと大きい、例えば、２５マイクロメートル以上、又は３５マイクロメートル以上である場合、接着剤噴出プロセスは省略されてもよい。また、理解されることには、一部の実施形態では、図１に示した基板の上面に半導体チップをマウントする工程（以下に限られないが、チップボンディング、ワイヤボンディング、フリップチップボンディング、又はこれらに類するものを含む）が、図２に示したように金属ポストがグランドリング上に配置されることの後に実行されてもよい。
図３に示すように、次いで、成形プロセスが実行されて、基板１００の上面１００ａ上に成形コンパウンド５００が形成される。本発明の一実施形態によれば、成形コンパウンド５００は、これに限定されないが、例えば熱硬化性樹脂、熱可塑性樹脂、ＵＶ硬化樹脂、又はこれらに類するものなどの樹脂材料を有し得る。本発明の一実施形態によれば、成形コンパウンド５００の組成は、接着剤４０１の組成とは異なる。例えば、接着剤４０１の組成は導電性粒子を含有することができ、成形コンパウンド５００の組成は基本的に導電性粒子を含有しない。しかしながら、本発明はこれに限定されるものではなく、一部の実施形態では、成形コンパウンド５００の組成が接着剤４０１のそれと同じであってもよく、あるいは、成形コンパウンド５００及び接着剤４０１の例えば熱膨張係数、応力、又は弾性率などの物理特性が相互に合致してもよい。
本発明の一実施形態によれば、成形コンパウンド５００は、金属ポスト強化接着剤壁４１１及び４１２をあふれ出て、半導体チップ１０、ボンディングワイヤ１０２、１２２、及び受動部品１３を含めて、金属ポスト強化接着剤壁４１１及び４１２以外の領域を覆い、半導体チップ１０、ボンディングワイヤ１０２、１２２、及び受動部品１３が成形コンパウンド５００によって封入される。本発明の一実施形態によれば、成形コンパウンド５００は、これに限定されないが、例えば圧縮成形といった様々な好適な方法によって形成され得る。本発明の一実施形態によれば、この成形プロセスは更に、例えば熱硬化プロセスなどの硬化プロセスを有し得る。この時点で、図３に示すように、成形コンパウンド５００は、熱硬化された後に第１の厚さｔ１を持つことができ、第１の厚さｔ１は、金属ポスト３１１、３１２の高さｈ及び金属ポスト強化接着剤壁４１１及び４１２の高さよりも大きい。
図４に示すように、成形プロセスが完了した後、金属ポスト強化接着剤壁４１１及び４１２の頂面が露出され、そして、金属ポスト３１１、３１２の上端面も露出されるように、成形コンパウンド５００の厚さを第１の厚さｔ１から第２の厚さｔ２まで低減するよう、研磨プロセスが実行され得る。この時点で、成形コンパウンド５００の上面は、金属ポスト強化接着剤壁４１１及び４１２の頂面と略同じ平面にある。
最後に、図５に示すように、成形コンパウンド５００上の所定の領域の上に導電層５２０が形成される。本発明の一実施形態によれば、導電層５２０は、半導体チップ１１及び１２と金属ポスト強化接着剤壁４１１及び４１２との上に直接的に置かれ得る。導電層５２０は、銅、銀、又はその他の導電性金属を含むことができる例えば導電性インクなどの導電性コーティングを有し得る。他の一実施形態において、導電層５２０は、銅、アルミニウム、又はその他の好適な金属の層を有することができる。導電層５２０は、金属ポスト３１１、３１２の露出された上端面と直接的に接触し、金属ポスト３１１、３１２を介してグランドに落とされた構成を形成する。
理解されるべきことには、図５の導電層の被覆範囲及びパターンは単なる例示であり、本発明はそれに限定されるべきでない。一部の実施形態において、上面及び側面を含めて成形コンパウンド５００の表面全体が導電層５２０によって覆われ得る。一部の実施形態において、導電層５２０は、半導体チップ１１又は１２のみを覆ってもよい。この時点で、導電層５２０は、第１の金属ポスト強化接着剤壁４１１又は４１２と成形コンパウンド５００の上面の一部と接触している。
構造的に、図４及び図５に示すように、本発明の一実施形態は、インパッケージ区画遮蔽を有する半導体パッケージ１を開示し、半導体パッケージ１は、基板１００の上面１００ａ上に配置された例えば半導体チップ１１といった少なくとも１つの高周波チップと、例えば半導体チップ１２などの、高周波信号干渉の影響を受けやすい回路部品とを有する基板１００を有する。グランドリング２１１が、基板１００の上面１００ａ上の例えば半導体チップ１１などの高周波チップを取り囲む。高周波チップを取り囲んで、グランドリング２１１上に金属ポスト強化接着剤壁４１１が配置される。グランドリング２１２が、基板１００の上面１００ａ上の回路部品を取り囲む。回路部品を取り囲んで、グランドリング２１２上に金属ポスト強化接着剤壁４１２が配置される。成形コンパウンド５００が、少なくとも高周波チップ及び回路部品を覆う。導電層５２０が、成形コンパウンド５００上に配置され、金属ポスト強化接着剤壁４１１及び／又は金属ポスト強化接着剤壁４１２と接触する。
本発明の一実施形態によれば、金属ポスト強化接着剤壁４１１は、複数の金属ポスト３１１を含み、複数の金属ポスト３１１の各々の一端がグランドリング２１１上に固定され、他端は浮かされ、複数の金属ポスト３１１は高周波チップ（例えば、半導体チップ１１）を取り囲む。
本発明の一実施形態によれば、金属ポスト強化接着剤壁４１２は、複数の金属ポスト３１２を含み、複数の金属ポスト３１２の各々の一端がグランドリング２１２上に固定され、他端は浮かされ、複数の金属ポスト３１２は回路部品（例えば、半導体チップ１２）を取り囲む。
本発明の一実施形態によれば、金属ポスト強化接着剤壁４１１又は金属ポスト強化接着剤壁４１２は更に、金属ポスト３１１又は金属ポスト３１２の表面に付着した接着剤４０２を有する。本発明の一実施形態によれば、成形コンパウンド５００の組成は接着剤４０１の組成と異なる。
本発明の他の一実施形態に従ったインパッケージ区画遮蔽を有する半導体パッケージを製造する方法を示す概略図である図８及び図９を参照されたい。同様の層、部品又は材料は、似通った参照符号によって指し示されている。図８に示すように、同様に、半導体パッケージ２は、基板１００の上面１００ａ上に、互いに隣接する複数の半導体チップ１０−１２を備え得る。例えば、これに限定されないが、半導体チップ１０は電力管理ＩＣ（ＰＭＩＣ）とすることができ、半導体チップ１１は無線周波数チップ（ＲＦＩＣ）とすることができ、そして、半導体チップ１２は電力増幅器チップ（ＰＡＩＣ）とすることができる。本発明の一実施形態によれば、例えば半導体チップ１１などの、少なくとも１つの高周波チップと、例えば半導体チップ１２などの、高周波信号干渉の影響を受けやすい回路部品又はチップとが、基板１００の上面１００ａ上に配置される。
本発明の一実施形態によれば、例えば、これに限定されないが、半導体チップ１０及び１２は、ワイヤボンディング様式にて基板１００の上面１００ａ上に配置されることができ、半導体チップ１１は、フリップチップボンディング様式にて基板１００の上面１００ａ上に配置されることができる。本発明の一実施形態によれば、半導体チップ１０−１２は、ベアチップ又はチップパッケージの形態をとり得る。
本発明の一実施形態によれば、基板１００の上面１００ａ上に複数の受動部品１３が配置され得る。例えば、受動部品１３は、これに限定されないが、キャパシタ部品、インダクタ部品、抵抗部品、又はこれらに類するものとし得る。本発明の一実施形態によれば、受動部品１３は、これに限定されないが、表面実装技術（ＳＭＴ）を用いて基板１００の上面１００ａ上に配置され得る。本発明の一実施形態によれば、受動部品１３は、半導体チップ１０−１２の間で、基板１００の上面１００ａ上に配置され得る。
本発明の一実施形態によれば、例えば、基板１００の上面１００ａ上に、半導体チップ１０−１２の周りに、それぞれ、グランドリング２１０、２１１、及び２１２が配置され、グランドリング２１０は半導体チップ１０を取り囲み、グランドリング２１１は半導体チップ１１を取り囲み、グランドリング２１２は半導体チップ１２を取り囲む。本発明の一実施形態によれば、グランドリング２１０−２１２は、これに限定されないが、連続した環状パターンとし得る。他の実施形態において、グランドリング２１０−２１２は、連続した環状パターンであってもよいし、リング状に配列されたパッドパターンで構成されてもよい。
本発明の一実施形態によれば、グランドリング２１０上に複数の金属ポスト３１０が配置され、グランドリング２１１上に複数の金属ポスト３１１が配置され、グランドリング２１２上に複数の金属ポスト３１２が配置される。本発明の一実施形態によれば、金属ポスト３１０−３１２は、銅、銀、金、アルミニウム、ニッケル、パラジウム、これらの組み合わせ若しくは合金、又は何らかの好適な導電材料を有し得る。例えば、金属ポスト３１０−３１２は、これに限定されないが、銅ポスト又は銅ニッケル合金ポストとし得る。本発明の一実施形態によれば、これに限定されないが、金属ポスト３１０−３１２は、少なくとも１つの列に配列される。
本発明の一実施形態によれば、金属ポスト３１０−３１２は、ワイヤボンディングによって形成されることができ、図１に示したように、金属ポスト３１０−３１２の各々の一端がそれぞれグランドリング２１０−２１２に固定され、他端は浮かされる。金属ポスト３１０−３１２は、真っすぐ上向きにされて、フェンスのように半導体チップ１０−１２を取り囲む。図８は、金属ポスト３１０−３１２がそれぞれ半導体チップ１０−１２を完全に取り囲むことを図示している。
その後、接着剤噴出プロセスが実行され、ノズル４０を用いることによって接着剤４０１がグランドリング２１０−２１２に沿って金属ポスト３１０−３１２上に噴出される。接着剤４０１は、金属ポスト３１０−３１２の表面に付着し、金属ポスト間の隙間が接着剤４０１で充填される。本発明の一実施形態によれば、接着剤４０１は、これに限定されないが、熱硬化性樹脂、熱可塑性樹脂、紫外線（ＵＶ）硬化樹脂、又はこれらに類するものとし得る。本発明の一実施形態によれば、接着剤４０１は、例えば銀接着剤又はアルミニウム接着剤などの導電性ペーストとし得る。本発明の一実施形態によれば、接着剤４０１は、例えば銅、銀、金、アルミニウム、ニッケル、パラジウム、これらの組み合わせ若しくは合金、グラフェン、又は何らかの好適な導電材料などの、導電性粒子を有し得る。本発明の一実施形態によれば、接着剤４０１は更に、例えば石英粒子、ダイアモンド粒子、又はこれらに類するものなどの、フィラーを有し得る。本発明の一実施形態によれば、接着剤４０１は更に、溶媒若しくは添加剤（例えば、架橋剤、触媒、又は重合調整剤）、又はこれらに類するものを有し得る。
その後、金属ポスト３１０−３１２の表面に付着した接着剤４０１が硬化又は半硬化されるよう、例えば加熱又はＵＶ照射などの硬化プロセスが実行され得る。接着剤４０１は、金属ポスト３１０−３１２を強化して、それらが製造プロセス中に倒れないようにすることができるとともに、ＥＭＩ遮蔽効果及び放熱性能を高めることができる。硬化プロセスが完了した後、基板１００の上面１００ａ上に、金属ポスト強化接着剤壁４１０−４１２が形成されている。金属ポスト強化接着剤壁４１０は、半導体チップ１０を取り囲む金属ポスト３１０と、硬化又は半硬化された接着剤４０１とを含み、金属ポスト強化接着剤壁４１１は、半導体チップ１１を取り囲む金属ポスト３１１と、硬化又は半硬化された接着剤４０１とを含み、金属ポスト強化接着剤壁４１２は、半導体チップ１２を取り囲む金属ポスト３１２と、硬化又は半硬化された接着剤４０１とを含む。
本発明の他の実施形態によれば、金属ポスト３１０−３１２のワイヤ径が比較的大きい、例えば、２５マイクロメートル以上、又は３５マイクロメートル以上である場合、接着剤噴出プロセスは省略されてもよい。他の例では、接着剤４０１は、金属ポスト３１０−３１２の一部の上のみに噴出される。
図９に示すように、次いで、成形プロセスが実行されて、基板１００の上面１００ａ上に、金属ポスト強化接着剤壁４１０−４１２の中にそれぞれ成形コンパウンド５０１−５０３が形成される。本発明の一実施形態によれば、成形コンパウンド５０１−５０３は、これに限定されないが、例えば熱硬化性樹脂、熱可塑性樹脂、ＵＶ硬化樹脂、又はこれらに類するものなどの樹脂材料を有し得る。本発明の一実施形態によれば、成形コンパウンド５０１−５０３の組成は、接着剤４０１の組成とは異なる。例えば、接着剤４０１の組成は導電性粒子を含むことができ、成形コンパウンド５０１−５０３の組成は基本的に導電性粒子を含有しない。しかしながら、本発明はこれに限定されるものではなく、他の実施形態では、成形コンパウンド５０１−５０３の組成が接着剤４０１のそれと同じであってもよく、あるいは、成形コンパウンド５０１−５０３及び接着剤４０１の例えば熱膨張係数、応力、又は弾性率などの物理特性が相互に合致してもよい。
本発明の一実施形態によれば、成形コンパウンド５０１−５０３は、金属ポスト強化接着剤壁４１０−４１２をあふれ出ず、故に、金属ポスト強化接着剤壁４１０−４１２の外側の領域を覆わない。換言すれば、成形コンパウンド５０１は半導体チップ１０及びボンディングワイヤ１０２を覆い、成形コンパウンド５０２は半導体チップ１１を覆い、成形コンパウンド５０３は半導体チップ１２及びボンディングワイヤ１２２を覆う。金属ポスト強化接着剤壁４１０−４１２の外側の領域は、受動部品１３を含めて、成形コンパウンド５０１−５０３によって封入されず、露わにされ得る。本発明の一実施形態によれば、成形コンパウンド５０１−５０３は、これに限定されないが、例えば圧縮成形又はディスペンスプロセスといった様々な好適な方法によって形成され得る。本発明の一実施形態によれば、この成形プロセスは更に、例えば熱硬化プロセスなどの硬化プロセスを有し得る。重要部品の部分のみが成形コンパウンド５０１−５０３によって封入されて保護されるので、基板１００に対する成形コンパウンド５０１−５０３の応力の影響を抑制することができ、それにより、半導体パッケージ２の反り問題が改善される。その後、更に詳細には説明しないが、図４及び図５に示したような研磨プロセス及び導電層コーティングプロセスを実行することができる。
本発明の他の一実施形態によれば、本開示は更に単一チップパッケージを開示する。図１０及び図１１に示すように、例えばプロセッサ又はそれに類するものなどの単一の半導体チップ１０が、基板１００の上面１００ａ上に配設される。基板１００の下面１００ｂ上には、例えばボールグリッドアレイ（ＢＧＡ）はんだボールなどのコネクタ１０８が配設される。半導体チップ１０は、ワイヤボンディング（例えば、図１０に示すボンディングワイヤ１０２など）によって基板１００の上面１００ａ上に配置されることができ、あるいは、半導体チップ１０は、（例えば、図１１に示すように）フリップチップボンディングによって基板１００の上面１００ａ上に配置されることができる。基板１００の上面１００ａには、同様に、半導体チップ１０を取り囲むようにグランドリング２１０が設けられる。グランドリング２１０上に、半導体チップ１０を取り囲むように金属ポスト強化接着剤壁４１０が配置される。金属ポスト強化接着剤壁４１０は、複数の金属ポスト３１０を有し、複数の金属ポスト３１０の各々の一端がグランドリング２１０上に固定され、他端は浮かされ、複数の金属ポスト３１０は半導体チップ１０を取り囲む。金属ポスト強化接着剤壁４１０は更に、金属ポスト３１０の表面に付着した接着剤４０１を有する。金属ポスト強化接着剤壁４１０の中に成形コンパウンド５０１が配置される。本発明の一実施形態によれば、成形コンパウンド５０１の組成は、接着剤４０１の組成とは異なる。例えば、接着剤４０１の組成は、例えば銅、銀、金、アルミニウム、ニッケル、パラジウム、これらの組み合わせ若しくは合金、又はグラフェンなどの、導電性粒子を含み得る。成形コンパウンド５０１の組成は基本的に導電性粒子を含有しない。しかしながら、本発明はこれに限定されるものではなく、他の実施形態では、成形コンパウンド５０１の組成が接着剤４０１のそれと同じであってもよく、あるいは、成形コンパウンド５０１及び接着剤４０１の例えば熱膨張係数、応力、又は弾性率などの物理特性が相互に合致してもよい。成形コンパウンド５０１は、金属ポスト強化接着剤壁４１０をあふれ出ず、故に、金属ポスト強化接着剤壁４１０の外側の領域を覆わない。成形コンパウンド５０１は、これに限定されないが、例えば圧縮成形又はディスペンスプロセスといった様々な好適な方法によって形成され得る。半導体チップ１０のみが成形コンパウンド５０１によって封入されて保護されるので、基板１００に対する成形コンパウンド５０１の応力の影響を抑制することができ、それにより、反り問題が改善される。その後、更に詳細には説明しないが、図４及び図５に示したような研磨プロセス及び導電層コーティングプロセスを実行することができる。
従来技術と比較して、本発明は、少なくとも以下の利点を有する：（１）開示した方法は、既存の製造プロセスに適合しており、プロセス工程が単純化されているのでコストが相対的に低い；（２）開示した半導体パッケージ又はモジュールのサイズは最小化されることができる；（３）基板上での金属ポスト強化接着剤壁又は区画遮蔽構造の配置が高い柔軟性を持つ；（４）開示した方法は、高いＵＰＨ（時間当たりのユニット数）での大量生産を達成することが可能である；及び（５）列（段）の数と金属ポストの径及び／又は間隔などを調節することにより、本開示は、電磁放射が遮蔽されるべき様々な周波数レンジに柔軟に適用されることができる。
本発明は更に、半導体パッケージを形成するための、特には圧縮成形法である成形方法を提供し、当該成形方法においては、半導体パッケージの成形コンパウンドと、該成形コンパウンド上の導電体層とを、同一の成形工程で同時に形成することができる。この導電体層は、放熱層又はＥＭＩ遮蔽層として使用されることができる。
図１２−図１７を参照するに、半導体パッケージを形成するための例示的な成形装置及び方法が示されている。図１２に示すように、成形装置６は、キャビティ６１を持つ下型６０を含んでおり、キャビティ６１の表面に、離型を容易にするための離型フィルム６２が配設される。例えば、離型フィルムは、これに限定されないが真空吸引によって、キャビティ６１の表面に貼り付けられ得る。
次に、キャビティ６１内の離型フィルム６２上に、供給装置６３を通して、粒状の材料６４が配置される。本発明の一実施形態によれば、粒状材料６４は、導電性粒子／ペレットと樹脂粒子／ペレットとの混ぜ合わせとし得る。その導電性粒子／ペレットは、これらに限定されないが、銅、銀、金、ニッケル、白金、これらの組み合わせ若しくは合金、又はグラフェンを有し得る。例えば、樹脂粒子／ペレットは、これに限定されないが、熱硬化性樹脂を有し得る。本発明の他の一実施形態によれば、粒状材料６４は、樹脂でコーティングされた導電性粒子を有し得る。
次に、例えばブレードを用いることによってなど、機械的な力によって、粒状材料６４がキャビティ６１内の離型フィルム６２上に均一に分散され得る。それに代えて、粒状材料６４は、例えば超音波、振動、又は磁力を用いてなど、機械的な力以外のものを用いて均一に分散されてもよい。
次に、図１３に示すように、樹脂を溶融させ且つ予備硬化させる（プレキュアする）ために、例えば、Ｂステージ状態へと予備硬化させて粒状材料６４を半硬化層６４ａへと転換するために、粒状材料６４が例えば１２０℃−２００℃まで加熱される。次いで、キャビティ６１内の半硬化層６４ａ上に、供給装置６５を通して、粒状材料６６が配置される。本発明の一実施形態によれば、粒状材料６６は樹脂粒子のみを有し、該樹脂粒子は、例えば、エポキシ樹脂粒子又はパッケージ成形物として好適な何らかのプラスチック組成を有し得る。
図１４に示すように、粒状材料６６が加熱されて溶融樹脂層６６ａを形成し、そして、半導体基板７が取り付けられた上型６７が下型６０の方に徐々に移動される。本発明の一実施形態によれば、半導体基板７は前面７ａ及び裏面７ｂを含む。半導体基板７の前面７ａは、これに限られないが例えばシリコンチップなどといった、複数の半導体素子７０を備えている。また、上型６７は、半導体基板７の裏面７ｂを吸引する吸引装置６８を有し得る。
図１５に示すように、上型６７と下型６０とが閉じられた後には、半導体基板７の前面７ａ及び半導体素子７０が溶融樹脂層６６ａに浸されており、続いて硬化プロセスが行われて、樹脂層６６ａ及び半硬化層６４ａが完全に硬化され、それによりそれぞれ、成形コンパウンド６６ｂ及び導電体層６４ｂを形成する。図１６に示すように、離型の後、半導体基板７が上型６７から取り外され、結果として、成形コンパウンドと該成形コンパウンド上の導電体層とが同一成形工程で形成されたこととなる。図１７に示すように、その後、ダイシング又は個片化のプロセスを行うことができ、個々の半導体パッケージ８が形成されるよう、半導体基板７の裏面７ｂ上に例えばはんだボールといったコネクタ７２が形成され得る。
また、他の実施形態では、図１３に示した粒状材料６６の配置に先立って、異なる組成物の複数の層（レイヤ）がキャビティ６１内の離型フィルム６２上に配置され得るように、図１２の工程を繰り返してもよい。例えば、各層の材料が異なる接合力、ヤング率、収縮などを有するようにしてもよく、各層の材料組成、厚さの比、積層順序などを調節することによって、レイヤ間の接合力が最大化され得るとともに、半導体パッケージ８の反りが抑制される。
それに代えて、図１３に示した粒状材料６６が置かれるときに、異なる組成の粒状材料６６を積層することで、最終的に形成される成形材料６６ｂが多層構造を有し得るようにしてもよく、やはり、各層の材料組成、厚さの比、積層順序などが調節され得る。斯くして、レイヤ間の接合力が最大化され得るとともに、半導体パッケージ８の反りが抑制され得る。
図１２−図１５に示した成形装置及び方法は、半導体チップと該半導体チップを取り囲む金属ポスト強化接着剤壁とが上に形成されたものである図２にて説明した基板１００に適用されることができ、図１８に示す構造が形成される。図１８に示すように、グランドリング４２上に配置された金属ポスト強化接着剤壁４１は、露出された金属先端４１ａを有し得る。金属先端４１ａが導電体層６４ｂの中まで延在されて導電体層６４ｂ内の導電性粒子６４１と直に接触することで、導電体層６４ｂが、グランドリング４２に電気的に接続されて接地され、金属ポスト強化接着剤壁４１とともにＥＭＩシールドを形成することができる。図１９及び図２０に示すように、ダイシングプロセスを行うことができ、個々の半導体パッケージ９が形成されるよう、半導体基板７の裏面７ｂ上に例えばはんだボールといったコネクタ７２が形成され得る。
図２１−図２５は、本発明の他の一実施形態に従った半導体パッケージを形成する方法を示す概略図であり、同じ領域、材料、素子又は構造物はなおも同じ参照符号によって指し示されている。図２１に示すように、やはり、キャビティ６１の表面に、離型を支援する離型フィルム６２が配設される。例えば、離型フィルムは、これに限定されないが真空吸引によって、キャビティ６１の表面に貼り付けられ得る。離型フィルム６２上に、これに限定されないが、例えば約０．０１ｍｍから３ｍｍの厚さを持つ銅箔又はアルミニウム箔といった金属薄膜６９が配設される。従って、図１２の工程を省略することができる。次に、キャビティ６１内の金属薄膜６９上に、供給装置６５を通して、粒状材料６６が配置される。本発明の一実施形態によれば、粒状材料６６は樹脂粒子のみを有し、該樹脂粒子は、例えば、エポキシ樹脂粒子又はパッケージ成形物として好適な何らかのプラスチック組成を有し得る。
図２２に示すように、その後、粒状材料６６が加熱されて溶融樹脂層６６ａを形成し、そして、半導体基板７が吸着された上型６７が下型６０の方に徐々に移動される。本発明の一実施形態によれば、半導体基板７は前面７ａ及び裏面７ｂを含む。半導体基板７の前面７ａは、これに限られないが例えばシリコンチップなどといった、複数の半導体素子７０を備えている。また、上型６７は、半導体基板７の裏面７ｂを吸引する吸引装置６８を有し得る。
図２３に示すように、上型６７と下型６０とが閉じられた後には、半導体基板７の前面７ａ及び半導体素子７０が溶融樹脂層６６ａに浸されており、続いて、樹脂層６６ａを完全に硬化させる硬化プロセスが行われ、それにより成形コンパウンド６６ｂを形成される。図２４に示すように、離型の後、半導体基板７が上型６７から取り外され、結果として、成形コンパウンドと該成形コンパウンド上の導電体層とが同一成形工程で形成されたこととなる。図２５に示すように、ダイシングプロセスを行うことができ、個々の半導体パッケージ８ａが形成されるよう、半導体基板７の裏面７ｂ上に例えばはんだボールといったコネクタ７２が形成され得る。
同様に、図２１−図２３に示した成形装置及び方法は、半導体チップと該半導体チップを取り囲む金属ポスト強化接着剤壁とが上に形成されたものである図２に示した基板１００に適用されることができ、それにより、図２６に例示する半導体パッケージ９ａが形成される。図２６に示すように、グランドリング４２上に配置された金属ポスト強化接着剤壁４１は、露出された金属先端４１ａを有することができ、それが金属薄膜６９と直に接触するように曲げられることで、金属薄膜６９が、グランドリング４２に電気的に接続されて接地され、金属ポスト強化接着剤壁４１とともにＥＭＩシールドを形成することができる。
当業者がただちに気づくことには、本発明の教示を保持しながら装置及び方法の数多く変更及び改変が為され得る。従って、以上の開示は、添付の請求項の境界及び範囲によってのみ限定されると解釈されるべきである。

Claims (17)

  1. 半導体パッケージを形成する方法であって、
    キャビティを持つ下型を用意し、
    前記キャビティ内に離型フィルムを配置し、
    第１の供給装置を用いて、前記キャビティ内の前記離型フィルム上に第１の粒状材料を置き、
    前記第１の粒状材料を溶融させ且つ予備硬化させ、それにより半硬化層を形成し、
    第２の供給装置を用いて、前記キャビティ内の前記半硬化層上に第２の粒状材料を置き、
    前記第２の粒状材料を加熱して溶融樹脂層を形成し、
    基板を備えた上型を前記下型の方に移動させ、前記基板の前面に半導体素子が配置されており、
    前記上型と前記下型とを閉じて、前記基板の前記前面及び前記半導体素子が前記溶融樹脂層に浸されるようにし、そして、
    硬化プロセスを実行して前記樹脂層及び前記半硬化層を硬化させ、それにより成形コンパウンドと導電体層とを形成する、
    ことを有する方法。
  2. 前記第１の粒状材料は導電性粒子及び樹脂粒子を有する、請求項１に記載の方法。
  3. 前記導電性粒子は、銅、銀、金、ニッケル、白金、これらの組み合わせ若しくは合金、又はグラフェンを有する、請求項２に記載の方法。
  4. 前記樹脂粒子は熱硬化性樹脂を有する、請求項２に記載の方法。
  5. 前記第１の粒状材料は、樹脂でコーティングされた導電性粒子を有する、請求項１に記載の方法。
  6. 前記第１の粒状材料を前記キャビティ内の前記離型フィルム上に均一に分散させる、
    ことを更に有する請求項１に記載の方法。
  7. 前記第１の粒状材料はＢステージ状態へと予備硬化され、それにより前記第１の粒状材料を半硬化層へと転換させる、請求項１に記載の方法。
  8. 離型プロセスを実行して、前記上型から前記基板を取り外し、そして、
    個々の半導体パッケージを形成するよう、ダイシングプロセスを実行し、前記基板の裏面にコネクタを形成する、
    ことを更に有する請求項１に記載の方法。
  9. 前記前面上に金属ポスト強化接着剤壁が配置されており、該金属ポスト強化接着剤壁が前記半導体素子を取り囲んでいる、請求項１に記載の方法。
  10. 前記金属ポスト強化接着剤壁はグランドリング上に配置されている、請求項９に記載の方法。
  11. 前記金属ポスト強化接着剤壁は、露出された金属先端を有し、該金属先端が前記導電体層と直に接触することで、前記導電体層が、前記グランドリングに電気的に接続されて接地され、前記金属ポスト強化接着剤壁とともにＥＭＩシールドを形成する、請求項１０に記載の方法。
  12. 半導体パッケージを形成する方法であって、
    キャビティを持つ下型を用意し、
    前記キャビティ内に離型フィルムを配置し、
    前記離型フィルム上に金属薄膜を配置し、
    供給装置を用いて、前記キャビティ内の前記金属薄膜上に粒状材料を置き、
    前記粒状材料を加熱して溶融樹脂層を形成し、
    基板を備えた上型を前記下型の方に移動させ、前記基板の前面に半導体素子が配置されており、
    前記上型と前記下型とを閉じて、前記基板の前記前面及び前記半導体素子が前記溶融樹脂層に浸されるようにし、そして、
    硬化プロセスを実行して前記樹脂層を硬化させる、
    ことを有する方法。
  13. 前記金属薄膜は銅箔又はアルミニウム箔を有する、請求項１２に記載の方法。
  14. 離型プロセスを実行して、前記上型から前記基板を取り外し、そして、
    個々の半導体パッケージを形成するよう、ダイシングプロセスを実行し、前記基板の裏面にコネクタを形成する、
    ことを更に有する請求項１２に記載の方法。
  15. 前記前面上に金属ポスト強化接着剤壁が配置されており、該金属ポスト強化接着剤壁が前記半導体素子を取り囲んでいる、請求項１２に記載の方法。
  16. 前記金属ポスト強化接着剤壁はグランドリング上に配置されている、請求項１５に記載の方法。
  17. 前記金属ポスト強化接着剤壁は、露出された金属先端を有し、該金属先端が前記金属薄膜と直に接触することで、前記金属薄膜が、前記グランドリングに電気的に接続されて接地され、前記金属ポスト強化接着剤壁とともにＥＭＩシールドを形成する、請求項１６に記載の方法。
JP2019081427A 2018-11-28 2019-04-23 半導体パッケージ及びその製造方法 Expired - Fee Related JP6802314B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
TW107142358 2018-11-28
TW107142358A TWI744572B (zh) 2018-11-28 2018-11-28 具有封裝內隔室屏蔽的半導體封裝及其製作方法
TW108107211A TW202034471A (zh) 2019-03-05 2019-03-05 半導體封裝及其製作方法
TW108107211 2019-03-05

Publications (2)

Publication Number Publication Date
JP2020088373A true JP2020088373A (ja) 2020-06-04
JP6802314B2 JP6802314B2 (ja) 2020-12-16

Family

ID=67253682

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019081427A Expired - Fee Related JP6802314B2 (ja) 2018-11-28 2019-04-23 半導体パッケージ及びその製造方法

Country Status (4)

Country Link
EP (1) EP3660887A1 (ja)
JP (1) JP6802314B2 (ja)
KR (1) KR102237783B1 (ja)
CN (1) CN111244040A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022158450A1 (ja) * 2021-01-19 2022-07-28 昭和電工マテリアルズ株式会社 導電性部材、電子装置の製造方法、接続構造体、及び、電子装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113594151B (zh) * 2021-06-25 2024-05-14 苏州汉天下电子有限公司 半导体封装及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009070882A (ja) * 2007-09-11 2009-04-02 Kyushu Institute Of Technology 半導体チップパッケージ及びその製造方法
JP2016103616A (ja) * 2014-11-28 2016-06-02 Ｔｏｗａ株式会社 電子部品、その製造方法及び製造装置
JP2018041899A (ja) * 2016-09-09 2018-03-15 Ｔｏｗａ株式会社 電子回路装置及び電子回路装置の製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1774965A (zh) * 2004-03-30 2006-05-17 松下电器产业株式会社 模块元件及其制造方法
KR20080023996A (ko) * 2006-09-12 2008-03-17 주식회사 하이닉스반도체 반도체 패키지
JP5619466B2 (ja) * 2010-04-13 2014-11-05 デクセリアルズ株式会社 硬化性樹脂組成物、接着性エポキシ樹脂ペースト、ダイボンド剤、非導電性ペースト、接着性エポキシ樹脂フィルム、非導電性エポキシ樹脂フィルム、異方性導電ペースト及び異方性導電フィルム
JP5627619B2 (ja) * 2012-02-28 2014-11-19 Ｔｏｗａ株式会社 樹脂封止装置及び樹脂封止体の製造方法
WO2013183671A1 (ja) * 2012-06-08 2013-12-12 日立化成株式会社 半導体装置の製造方法
JP6156085B2 (ja) * 2013-11-14 2017-07-05 株式会社デンソー モールドパッケージの製造方法
DE112016001413T5 (de) * 2015-03-26 2018-01-04 Apple Inc. Vertikale abschirmung und zusammenschaltung für sip-module
JP6623747B2 (ja) * 2015-12-25 2019-12-25 日立化成株式会社 配線基板の製造方法
US9685413B1 (en) * 2016-04-01 2017-06-20 Intel Corporation Semiconductor package having an EMI shielding layer
US9907179B2 (en) * 2016-04-25 2018-02-27 Tdk Corporation Electronic circuit package
US9935075B2 (en) * 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US10076023B2 (en) * 2016-09-30 2018-09-11 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for providing electromagnetic interference (EMI) compartment shielding for components disposed inside of system electronic packages
JP6654994B2 (ja) * 2016-10-31 2020-02-26 Ｔｏｗａ株式会社 回路部品の製造方法
JP2018142611A (ja) * 2017-02-27 2018-09-13 信越化学工業株式会社 半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009070882A (ja) * 2007-09-11 2009-04-02 Kyushu Institute Of Technology 半導体チップパッケージ及びその製造方法
JP2016103616A (ja) * 2014-11-28 2016-06-02 Ｔｏｗａ株式会社 電子部品、その製造方法及び製造装置
JP2018041899A (ja) * 2016-09-09 2018-03-15 Ｔｏｗａ株式会社 電子回路装置及び電子回路装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022158450A1 (ja) * 2021-01-19 2022-07-28 昭和電工マテリアルズ株式会社 導電性部材、電子装置の製造方法、接続構造体、及び、電子装置

Also Published As

Publication number Publication date
KR20200064869A (ko) 2020-06-08
CN111244040A (zh) 2020-06-05
EP3660887A1 (en) 2020-06-03
KR102237783B1 (ko) 2021-04-08
JP6802314B2 (ja) 2020-12-16

Similar Documents

Publication Publication Date Title
JP6737914B2 (ja) インパッケージ区画遮蔽を備えた半導体パッケージ及びその製造方法
US6667546B2 (en) Ball grid array semiconductor package and substrate without power ring or ground ring
TWI440101B (zh) 用於屏蔽電磁干擾的積體電路封裝件系統
US20180315715A1 (en) Electronic package and method for fabricating the same
US11239179B2 (en) Semiconductor package and fabrication method thereof
US20200168557A1 (en) Semiconductor package and fabrication method thereof
US10923435B2 (en) Semiconductor package with in-package compartmental shielding and improved heat-dissipation performance
EP3678175B1 (en) Semiconductor package with in-package compartmental shielding
TWI713190B (zh) 電子封裝件及其製法
EP3017472A1 (en) An interconnect system comprising an interconnect having a plurality of metal cores at least partially surrounded by a dielectric layer
JP6802314B2 (ja) 半導体パッケージ及びその製造方法
US10896880B2 (en) Semiconductor package with in-package compartmental shielding and fabrication method thereof
KR101228731B1 (ko) 전자 부품 모듈 및 그의 제조 방법
US11211340B2 (en) Semiconductor package with in-package compartmental shielding and active electro-magnetic compatibility shielding
KR102378155B1 (ko) 패키지 내 구획 차폐물 및 능동 전자기 적합성 차폐물을 갖는 반도체 패키지
TW202034471A (zh) 半導體封裝及其製作方法
TWI839931B (zh) 內埋感測晶片之封裝結構及其製法
US20240170415A1 (en) Electronic package and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190423

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200721

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201012

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201104

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201126

R150 Certificate of patent or registration of utility model

Ref document number: 6802314

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees