KR101228731B1 - 전자 부품 모듈 및 그의 제조 방법 - Google Patents

전자 부품 모듈 및 그의 제조 방법 Download PDF

Info

Publication number
KR101228731B1
KR101228731B1 KR1020110093000A KR20110093000A KR101228731B1 KR 101228731 B1 KR101228731 B1 KR 101228731B1 KR 1020110093000 A KR1020110093000 A KR 1020110093000A KR 20110093000 A KR20110093000 A KR 20110093000A KR 101228731 B1 KR101228731 B1 KR 101228731B1
Authority
KR
South Korea
Prior art keywords
substrate
cavity
electronic component
shielding
inlet
Prior art date
Application number
KR1020110093000A
Other languages
English (en)
Inventor
원준구
김윤석
김기중
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020110093000A priority Critical patent/KR101228731B1/ko
Application granted granted Critical
Publication of KR101228731B1 publication Critical patent/KR101228731B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

본 발명은 모듈의 크기를 최소화할 수 있고, 내부에 탑재되는 전자 부품들 사이의 간섭을 억제할 수 있는 전자 부품 모듈 및 그의 제조 방법에 관한 것이다.
이를 위한 본 발명에 따른 전자 부품 모듈은 내부에 전자 부품이 내장되는 다수의 캐비티가 형성된 기판; 상기 캐비티의 입구를 막도록 배치되는 차폐막;을 포함하여 구성되며, 상기 캐비티는 입구가 상기 기판의 양면으로 교호로 개방되며, 상기 기판은, 인접하게 배치되는 두 개의 상기 캐비티 사이에 상기 차폐막과 전기적으로 연결되는 적어도 하나의 차폐용 비아가 형성될 수 있다.

Description

전자 부품 모듈 및 그의 제조 방법{ELECTRONIC DEVICE MODULE AND MANUFACTURING METHOD THEREOF}
본 발명은 전자 부품 모듈 및 그의 제조 방법 에 관한 것으로, 더욱 상세하게는 모듈의 크기를 최소화할 수 있고, 내부에 탑재되는 전자 부품들 사이의 간섭을 억제할 수 있는 전자 부품 모듈 및 그의 제조 방법에 관한 것이다.
최근 전자제품 시장은 휴대용 장치의 수요가 급격하게 증가하고 있으며, 이로 인하여 이들 제품에 실장되는 전자 부품들의 소형화 및 경량화가 지속적으로 요구되고 있다.
이러한 전자 부품들의 소형화 및 경량화를 실현하기 위해서는 실장 부품의 개별 사이즈를 감소시키는 기술뿐만 아니라, 다수의 개별 소자들을 원칩(One-chip)화하는 시스템 온 칩(System On Chip: SOC) 기술 또는 다수의 개별 소자들을 하나의 패키지로 집적하는 시스템 인 패키지(System In Package: SIP) 기술 등이 요구된다.
특히, 휴대용 TV(DMB 또는 DVB) 모듈이나 네트워크 모듈과 같이 고주파 신호를 취급하는 전자 부품 모듈은 소형화뿐만 아니라 전자파 간섭(EMI) 또는 전자파 내성(EMS) 특성을 우수하게 구현하기 위해 다양한 전자파 차폐 구조를 구비할 것이 요구되고 있다.
종래 기술에 따른 일반적인 전자 부품 모듈은 기판에 개별 소자들을 실장한 후 이 개별 소자들을 보호하기 위해 수지를 충진하여 몰드부를 형성한다. 그리고, 고주파 차폐를 위한 구조로서 몰드부의 외부면에 차폐 실드를 형성하는 구조가 널리 알려져 있다.
일반적인 전자 부품 모듈에 적용되는 차폐 실드는 개별 소자들을 함께 커버 함으로써 외부의 충격으로부터 내부의 개별 소자들을 충격으로부터 보호할 뿐만 아니라 접지와 전기적으로 연결됨으로써 전자파 차폐를 도모하고자 하였다.
그런데 이러한 종래의 전자 부품 모듈은 모듈 전체적인 두께가 두꺼워 박형의전자 기기에 탑재되기 어렵다는 단점이 있다. 또한 기판에 차폐 실드가 모듈의 외부면에만 형성되므로, 기판에 탑재되는 전자 부품들 간에 발생되는 간섭을 억제하기 어렵다는 문제가 있다.
본 발명은 두께를 최소화할 수 있는 전자 부품 모듈 및 그 제조 방법을 제공하는 것을 목적으로 한다.
또한 본 발명의 다른 목적은 전자파 간섭(EMI) 또는 전자파 내성(EMS) 특성이 우수한 전자파 차폐구조를 갖는 전자 부품 모듈 및 그의 제조 방법법을 제공하는 것을 목적으로 한다.
또한 본 발명의 다른 목적은 내부에 탑재되는 전자 소자들 상호 간에 간섭을 방지할 수 있는 전자 부품 모듈 및 그의 제조 방법을 제공하는 데에 있다.
본 발명의 실시예에 따른 전자 부품 모듈은, 내부에 전자 부품이 내장되는 다수의 캐비티가 형성된 기판; 상기 캐비티의 입구를 막도록 배치되는 차폐막;을 포함하여 구성되며, 상기 캐비티는 입구가 상기 기판의 양면으로 교호로 개방될 수 있다.
본 실시예에 있어서 상기 기판은, 인접하게 배치되는 두 개의 상기 캐비티 사이에 상기 차폐막과 전기적으로 연결되는 적어도 하나의 차폐용 비아가 형성될 수 있다.
본 실시예에 있어서, 상기 기판은 세라믹 기판이고, 상기 캐비티 내에 내장되는 상기 전자 부품은 고주파 단일 집적회로 칩일 수 있다.
본 실시예에 있어서 상기 기판은, 상부면에 적어도 하나의 수동 소자가 실장될 수 있다.
본 실시예에 있어서 상기 기판은, 상부면에 실장된 상기 수동 소자를 매립하며 상기 기판 상에 형성되는 봉지부를 더 포함할 수 있다.
본 실시예에 있어서 상기 캐비티는, 상기 전자 부품이 안착되는 칩 안착부; 및 상기 칩 안착부보다 단면이 확장되며 상기 기판의 외부로 개방되고, 상기 차폐막이 안착되는 차폐막 안착부;를 포함할 수 있다.
본 실시예에 있어서 상기 캐비티는, 상기 기판을 수직 방향으로 투영 시, 상기 차폐막 안착부가 인접하게 배치된 상기 캐비티의 차폐막 안착부와 일부 겹치도록 형성될 수 있다.
본 실시예에 있어서 상기 기판은, 상기 기판을 수직 방향으로 투영 시, 상기 차폐막 안착부가 일부 겹치는 부분에 형성되는 적어도 하나의 차폐용 비아가 형성될 수 있다.
본 실시예에 있어서 상기 차폐용 비아는, 인접하게 배치되는 상기 캐비티들에 배치되는 각각의 상기 차폐막과 전기적으로 연결될 수 있다.
또한, 본 발명의 실시예에 따른 전자 부품 모듈은, 다수의 전자 부품; 및 상기 전자 부품이 내부에 내장되는 기판;을 포함하며, 상기 기판은 상기 전자 부품들 사이에 배치되어 상기 전자 부품들 사이의 간섭을 억제하는 차폐용 비아를 구비할 수 있다.
본 실시예에 있어서, 상기 기판은 다수의 캐비티를 구비하고, 상기 전자 부품들은 상기 캐비티 내에 각각 배치될 수 있다.
본 실시예에 있어서 상기 캐비티는, 입구가 상기 기판의 양면으로 교호로 개방되도록 형성될 수 있다.
본 실시예에 있어서, 각각의 상기 캐비티 입구를 막도록 배치되는 차폐막을 더 포함할 수 있다.
또한, 본 발명의 실시예에 따른 전자 부품 모듈 제조 방법은, 기판에 다수의 캐비티를 형성하는 단계; 상기 캐비티 내부에 전자 부품을 내장하는 단계; 및 차폐막을 상기 캐비티의 입구에 배치하는 단계;를 포함하며, 상기 캐비티를 형성하는 단계는 상기 캐비티는 입구가 상기 기판의 양면으로 교호로 개방되도록 형성하는 단계일 수 있다.
본 실시예에 있어서 상기 캐비티를 형성하는 단계 이후, 인접하게 배치되는 두 개의 상기 캐비티 사이에 상기 차폐막과 전기적으로 연결되는 차폐용 비아를 형성하는 단계를 더 포함할 수 있다.
본 실시예에 있어서 상기 캐비티를 형성하는 단계는, 상기 기판을 수직 방향으로 투영 시, 인접하게 배치된 상기 캐비티들이 일부 겹치도록 형성하는 단계일 수 있다.
본 실시예에 있어서 상기 캐비티 내부에 전자 부품을 내장하는 단계는, 상기 기판의 일면에 수동 소자를 실장하는 단계를 포함할 수 있다.
본 실시예에 있어서 상기 차폐막을 상기 캐비티의 입구에 배치하는 단계 이후, 상기 기판의 일면에 상기 수동 소자를 매립하며 봉지부를 형성하는 단계를 더 포함할 수 있다.
본 발명의 전자 부품 모듈 및 그의 제조 방법에 따르면, 차폐막과 차폐용 비아에 의해 반도체 칩을 외부와 차폐하는 차폐 실드가 형성되므로, 외부로부터 유입되는 불필요한 전자파나, 반도체 칩에서 발생되는 전자파가 외부로 방사되는 것을 용이하게 차단할 수 있다.
또한, 각 캐비티 내에 배치되는 반도체 칩들 사이에 다수의 차폐용 비아가 배치되므로, 기판 내부에 내장되는 반도체 칩들 간에 발생되는 간섭을 최소화할 수 있다.
또한, 캐비티가 기판의 어느 한 면을 향해 모두 개방되도록 배치되지 않고, 교호로 반대면을 향해 개방되도록 배치되므로, 기판(10) 내부를 최대한 효율적으로 활용할 수 있어 전자 부품 모듈의 전체 크기를 최소화할 수 있다.
도 1은 본 발명의 실시예에 따른 전자 부품 모듈을 나타내는 사시도.
도 2는 도 1에 도시된 전자 부품 모듈의 저면을 도시한 저면 사시도.
도 3은 도 1에 도시된 전자 부품 모듈의 A-A'에 따른 단면도.
도 4a 내지 도 4e는 본 실시예에 따른 전자 부품 모듈의 제조 방법을 설명하기 위한 단면도.
본 발명의 상세한 설명에 앞서, 이하에서 설명되는 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념으로 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 실시예에 불과할 뿐, 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형 예들이 있을 수 있음을 이해하여야 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다. 이때, 첨부된 도면에서 동일한 구성 요소는 가능한 동일한 부호로 나타내고 있음을 유의해야 한다. 또한, 본 발명의 요지를 흐리게 할 수 있는 공지 기능 및 구성에 대한 상세한 설명은 생략할 것이다. 마찬가지의 이유로 첨부 도면에 있어서 일부 구성요소는 과장되거나 생략되거나 또는 개략적으로 도시되었으며, 각 구성요소의 크기는 실제 크기를 전적으로 반영하는 것이 아니다.
이하, 본 발명의 실시예를 첨부된 도면에 의거하여 상세히 설명한다.
도 1은 본 발명의 실시예에 따른 전자 부품 모듈을 나타내는 사시도이고, 도 2는 도 1에 도시된 전자 부품 모듈의 저면을 도시한 저면 사시도이다. 또한 도 3은 도 1에 도시된 전자 부품 모듈의 A-A'에 따른 단면도이다.
도 1 내지 도 3를 참조하면, 본 실시예에 따른 전자 부품 모듈(100)는, 전자 부품(20), 기판(10), 접속 단자(30), 및 봉지부(40)를 포함하여 구성된다. .
전자 부품(20)은 수동 소자와 능동 소자와 같은 다양한 전자 소자들을 포함할 수 있으며, 기판(10) 상에 실장되거나 기판(10) 내부에 내장될 수 있는 전자 소자들이라면 모두 전자 부품(20)으로 이용될 수 있다.
특히 본 실시예에 따른 전자 부품(20)은 기판(10)의 내부에 내장되는 능동 소자, 즉 반도체 칩(22)과, 기판(10)의 외부에 실장되는 수동 소자(26)를 포함할 수 있다.
여기서 본 실시예의 경우, 반도체 칩(22)은 모두 기판(10)의 내부에 내장되고 수동 소자(26)는 모두 기판(10)의 외부에 실장되는 경우를 예로 들고 있다. 그러나 본 발명은 이에 한정되지 않는다. 즉, 필요에 따라 기판(10)의 내부에도 수동 소자(26)가 내장될 수 있으며, 기판(10)의 외부에도 반도체 칩(22)이 실장될 수 있다.
본 실시예에 따른 반도체 칩(22)은 다수개가 구비될 수 있으며, 구체적으로 고주파 단일 집적회로(Monolithic Microwave Integrated Circuit, MMIC) 칩일 수 있다.
또한 본 실시예에서는 도 3에 도시된 바와 같이 반도체 칩(22)이 본딩 와이어(24)를 통해 기판(10)과 전기적으로 연결된다. 그러나 본 발명은 이에 한정되지 않으며, 필요에 따라 반도체 칩(22)을 플립 칩(Flip chip) 형태로 제조하여 플립 칩 본딩을 통해 기판(10)과 전기적으로 연결하는 등 다양한 응용이 가능하다.
기판(10)은 세라믹 기판(10)일 수 있다. 그러나 이에 한정되는 것은 아니며 당 기술분야에서 잘 알려진 다양한 종류의 기판(예를 들어, 인쇄 회로 기판(PCB), 유리 기판, 실리콘 기판, 유연성 기판 등)이 이용될 수 있다.
기판(10)의 상부면에는, 전자 부품(20)을 실장하기 위한 실장용 전극(도시되지 않음)이나 실장용 전극들을 전기적으로 연결하는 회로 패턴(도시되지 않음)이 형성될 수 있다.
또한, 기판(10)은 복수의 층으로 형성된 다층 기판일 수 있으며, 각 층 사이에는 전기적 연결을 형성하기 위한 배선 패턴(도시되지 않음)이나, 도전성 비아(15)가 형성될 수 있다.
특히, 본 실시예에 따른 기판(10)은 내부에 다수의 캐비티(19)를 구비한다. 캐비티(19)의 내부에는 전술한 반도체 칩(22)이 안착된다. 그리고, 캐비티(19)의 입구 부분에는 반도체 칩(22)에 전자기파가 유입되는 것을 차폐하기 위한 차폐막(13)이 배치된다.
이를 위해, 본 실시예에 따른 캐비티(19)는 기판(10)의 외부로 갈수록 단면이 확장되는 형태로 형성될 수 있다. 보다 구체적으로, 캐비티(19)는 반도체 칩(22)이 안착되는 칩 안착부(19a)와, 칩 안착부(19a)보다 넒은 단면으로 형성되어 기판(10)의 외부로 개방되며 후술되는 차폐막(13)이 안착되는 차폐막 안착부(19b)를 포함할 수 있다.
칩 안착부(19a)와 차폐막 안착부(19b)는 도면에 도시된 바와 같이 계단 형태로 구분되도록 형성될 수 있다. 그러나 이에 한정되는 것은 아니다.
한편, 본 발명에 따른 기판(10)은 반도체 칩(22)의 전자파 차폐 효과를 최대화하기 위해, 캐비티(19)의 내벽에 금속 도금막을 형성하는 것도 가능하다.
또한 본 실시예에 따른 기판(10)은 캐비티(19)의 입구가 기판(10)의 양면으로 교호로 개방되도록 배치될 수 있다. 즉, 인접하게 배치되는 두 개의 캐비티(19)는 서로 기판(10)의 다른 면에 형성될 수 있다.
예를 들어, 하나의 캐비티(19)가 기판(10)의 하부면으로 개방되도록 형성되면, 인접한 다른 캐비티(19)는 기판(10)의 상부로 개방되도록 형성된다.
그리고, 인접하게 배치되는 두 개의 캐비티(19)는 기판(10)을 수직 방향으로 투영할 때 차폐막 안착부(19b)의 일부분이 겹치도록 형성될 수 있다.
여기서, 수직 투영 시 차폐막 안착부(19b)가 겹치는 부분에는 다수의 차폐용 비아(15)가 형성될 수 있다.
차폐용 비아(15)는 후술되는 다수의 차폐막(13)들을 전기적으로 서로 연결시키기 위해 구비된다. 따라서 차폐용 비아(15)는 인접하게 배치되는 두 개의 캐비티(19)를 관통하는 형태로 형성될 수 있으며, 다수개가 형성될 수 있다.
차폐용 비아(15)는 각 반도체 칩들(22) 사이에서 발생되는 간섭을 차폐하기 위해 구비된다. 따라서 상기한 겹치는 부분 내에서 다수개가 촘촘하게 배치될 수 있다.
이러한 차폐용 비아(15)는 일반적인 도전성 비아와 동일한 형태로 형성될 수 있으며, 도전성 비아를 형성하는 공정을 통해 형성될 수 있다.
기판(10)의 하부면에는 다수의 접속 단자(30)가 형성될 수 있다.
접속 단자(30)는 전자 부품 모듈(100)과, 전자 부품 모듈(100)이 실장되는 메인 기판(도시되지 않음)을 전기적, 물리적으로 연결한다.
접속 단자(30)는 전극 패드 형태나 범프 형태, 또는 솔더 볼 형태 등 필요에 따라 다양한 형태로 형성될 수 있다.
차폐막(13)은 전술한 바와 같이 기판(10)에 형성된 캐비티(19)의 차폐막 안착부(19b)에 안착되어 기판(10)에 체결된다.
차폐막(13)은 전자파를 차폐함과 동시에, 캐비티(19) 내에 배치된 반도체 칩(22)을 외부로부터 보호하기 위해 구비된다.
따라서 차폐막(13)은 전자파를 차폐하기 위해 도전성 재질로 형성되며, 편평한 형상을 유지할 수 있는 강성을 갖는 재질로 형성될 수 있다. 예를 들어, 차폐막(13)은 금속판을 이용할 수 있으나, 그러나 본 발명은 이에 한정되지 않으며 다양한 응용이 가능하다. 예를 들어, 수지 등에 금속 도금층을 형성하여 형성하거나, 도전성 분말이 포함된 수지판을 이용할 수도 있다.
봉지부(40)는 외부의 충격으로부터 기판(10) 상에 실장된 전자 부품(20)들을 안전하게 보호하기 위해 구비된다.
이를 위해, 봉지부(40)는 기판(10) 상부에 실장된 전자 부품(20)들이 수용되도록 기판(10)의 상부면 전체를 감싸는 형태로 형성되어 기판(10) 상의 전자 부품(20)들을 밀봉한다.
봉지부(40)를 형성하는 방법은 몰딩(molding) 방식에 의해 형성될 수 있으며, 이 경우 에폭시 몰드 컴파운드(EMC: Epoxy Mold Compound)가 봉지부(40)의 재질로 사용될 수 있다. 그러나 본 발명은 이에 한정되지 않으며, 봉지부(40)를 형성하기 위해 필요에 따라 프린팅(printing), 스핀 코팅(spin coating), 제팅(jetting) 등 다양한 방법이 이용될 수 있다
이와 같이 구성되는 본 실시예에 따른 전자 부품 모듈(100)은 차폐막(13)과 차폐용 비아(15)에 의해 반도체 칩(22)을 외부와 차폐하는 차폐 실드(13, 15)가 형성될 수 있다. 이처럼 반도체 칩(22)들이 차폐 실드(13, 15)의 내부에 수용되도록 배치됨에 따라, 차폐 실드(13, 15)는 기판(10)의 외부로부터 유입되는 불필요한 전자파를 차폐하고, 반도체 칩(22)에서 발생되는 전자파가 외부로 방사되는 것을 차단할 수 있다.
또한, 본 실시예에 따른 전자 부품 모듈(100)은 각 캐비티(19) 내에 배치되는 반도체 칩(22)들 사이에 다수의 차폐용 비아(15)가 배치된다. 그리고 이러한 차폐용 비아(15)를 통해 기판(10) 내부에 내장되는 반도체 칩(22)들 간에 발생되는 간섭도 최소화할 수 있다.
또한, 본 실시예에 따른 전자 부품 모듈(100)은 캐비티(19)가 기판(10)의 어느 한 면을 향해 모두 개방되도록 배치되지 않고, 교호로 반대면을 향해 개방되도록 배치된다. 따라서 기판(10) 내부를 최대한 효율적으로 활용할 수 있으며, 이에 전자 부품 모듈(100) 전체 크기를 최소화할 수 있다.
이하에서는 본 실시예에 따른 전자 부품 모듈(100)의 제조 방법을 설명한다.
도 4a 내지 도 4e는 본 실시예에 따른 전자 부품 모듈의 제조 방법을 설명하기 위한 단면도이다.
이를 함께 참조하면, 본 실시예에 따른 전자 부품 모듈 제조 방법은 먼저 도 4a에 도시된 바와 같이 기판(10)에 캐비티(19)를 형성하는 단계가 수행된다.
본 실시예에 따른 기판(10)은 세라믹 기판(10)일 수 있다. 그러나 이에 한정되지 않는다. 또한 기판(10)은 복수의 층으로 형성된 다층 회로 기판(10)으로, 각 층 사이에는 전기적으로 연결되는 배선 패턴들이 형성될 수 있다.
이어서 도 4b에 도시된 바와 같이, 기판(10)에 실장용 전극(도시되지 않음), 도전성 비아(도시되지 않음), 차폐용 비아(15) 등을 형성하는 단계가 수행된다.
여기서, 본 실시예에 따른 기판(10)이 세라믹 기판(10)인 경우, 세라믹 그린 시트에 배선 패턴과 비아들을 형성한 후, 이를 소성하여 차폐용 비아(15) 등이 형성된 기판(10)을 일괄적으로 제조하는 것도 가능하다.
다음으로 전자 부품(20)을 기판(10)에 실장하는 단계가 수행된다. 전술한 바와 같이 본 실시예에 따른 기판(10)은 캐비티(19)가 기판(10)의 양면에 모두 형성된다. 따라서, 도 4c에 도시된 바와 같이, 전자 부품(20)은 기판(10)의 어느 한 면에 먼저 실장된다.
본 실시예의 경우 기판(10)의 상부면에 전자 부품(20)이 먼저 실장되는 경우를 예로 들고 있다. 이 경우, 기판(10)의 상부면에는 다양한 수동 소자들(24)이 실장되며, 기판(10)의 상부면을 통해 개방된 캐비티(19) 내부에는 반도체 칩(22)이 안착되어 기판(10)과 전기적으로 연결될 수 있다.
반도체 칩(22)의 실장이 모두 완료되면, 차폐막(13)을 차폐막 안착부(19b)에 체결하여 반도체 칩(22)을 외부와 차폐한다. 이때, 차폐막(13)은 차폐막 안착부(19b)로 노출된 차폐용 비아(15)와 접촉하며 전기적으로 연결된다. 이를 위해, 차폐막(13)은 도전성 접착제 등을 통해 차폐막 안착부(19b)에 접합될 수 있다.
이어서, 도 4d에 도시된 바와 같이, 기판(10)의 다른 면 즉 기판(10)의 하부면에 전자 부품(20)을 실장하는 단계가 수행된다. 이는 상기한 도 4c에서 설명한 과정과 동일하게 수행되므로, 이에 대한 설명은 생략하기로 한다.
기판(10) 상에 모든 전자 부품(20)들이 실장되면, 이어서 도 4e에 도시된 바와 같이 봉지부(40)를 형성하는 단계가 수행된다. 봉지부(40)는 기판(10)의 상부면을 덮으며 기판(10)의 상부면에 실장된 수동 소자(26)들을 내부에 매립하는 형태로 형성된다.
한편, 본 실시예에 따른 전자 부품 모듈(100)의 접속 단자(도 1의 30)가 패드 형태로 형성되는 경우, 접속 단자(30)는 기판(10)을 형성하는 도 4b의 과정에서 이미 형성될 수 있다. 반면에 접속 단자(30)가 솔더 볼이나 범프 형태로 형성되는 경우, 상기한 봉지부 형성 과정 이후, 기판(10)의 하부면에 솔더 볼이나 범프를 형성하는 과정이 더 수행될 수 있다.
이상과 같은 과정을 통해 도 3에 도시된 본 실시예에 따른 전자 부품 모듈이 완성된다.
이러한 전자 부품 모듈 제조 방법은 그 공정 순서가 한정되지 않는다. 즉, 기판 상부면에 전자 부품을 실장한 후, 그 위에 바로 봉지부를 형성하는 것도 가능하며, 기판 하부에 형성되는 캐비티에 반도체 칩을 실장하는 과정에서 접속 단자(솔더 볼 등)을 함께 형성하는 등 다양한 응용이 가능하다.
한편, 이상에서 설명한 본 발명에 따른 전자 부품 모듈 및 그 제조 방법은 전술한 실시예들에 한정되지 않으며, 다양한 응용이 가능하다. 예를 들어, 전술한 실시예에서는 솔더 볼 형태의 접속 단자를 구비하는 전자 부품 모듈을 예로 들어 설명하였으나, 본 발명은 이에 한정되지 않으며 리드 프레임이나, 본딩 와이어를 이용하는 전자 부품 모듈에도 용이하게 적용될 수 있다.
또한, 전술된 실시예에서는 차폐용 비아가 수직 방향을 따라 일자형으로 형성되는 경우를 예로 들었다. 그러나 본 발명은 이에 한정되지 않으며 각각의 캐비티들을 수직 방향으로 투영했을 때 상호 간에 겹치지 않도록 형성되는 경우, 차폐용 비아는 기판 내부에 형성되는 회로 패턴을 경유하여 다른 캐비티와 연결되도록 구성하는 것도 가능하다.
즉 본 발명에 따른 차폐용 비아는 인접한 두 개의 반도체 칩 사이에 배치되어 반도체 칩들간의 간섭을 억제할 수만 있다면 다양한 형태로 형성될 수 있다.
또한, 전술된 실시예에서는 전자 부품 모듈에 차폐 실드가 구비되는 경우를 예로 들어 설명하였으나, 본 발명은 이에 한정되지 않으며 전자파를 차폐하기 위해 차폐 실드를 구비하는 장치라면 다양하게 적용될 수 있다.
100: 전자 부품 모듈
10: 기판
13: 차폐막
15: 차폐용 비아
17: 회로 패턴
19: 캐비티
19a: 칩 안착부
19b: 차폐막 안착부
20: 전자 부품
22: 반도체 칩
30: 접속 단자
40: 봉지부

Claims (18)

  1. 삭제
  2. 내부에 전자 부품이 내장되는 다수의 캐비티가 형성된 기판;
    상기 캐비티의 입구를 막도록 배치되는 차폐막;을 포함하여 구성되며,
    상기 캐비티는 입구가 상기 기판의 양면으로 교호로 개방되며,
    상기 기판은,
    인접하게 배치되는 두 개의 상기 캐비티 사이에 상기 차폐막과 전기적으로 연결되는 적어도 하나의 차폐용 비아가 형성되는 전자 부품 모듈.
  3. 내부에 전자 부품이 내장되는 다수의 캐비티가 형성된 기판;
    상기 캐비티의 입구를 막도록 배치되는 차폐막;을 포함하여 구성되며,
    상기 캐비티는 입구가 상기 기판의 양면으로 교호로 개방되며,
    상기 기판은,
    세라믹 기판이고, 상기 캐비티 내에 내장되는 상기 전자 부품은 고주파 단일 집적회로 칩인 전자 부품 모듈.
  4. 내부에 전자 부품이 내장되는 다수의 캐비티가 형성된 기판;
    상기 캐비티의 입구를 막도록 배치되는 차폐막;을 포함하여 구성되며,
    상기 캐비티는 입구가 상기 기판의 양면으로 교호로 개방되며,
    상기 기판은,
    상부면에 적어도 하나의 수동 소자가 실장되는 전자 부품 모듈.
  5. 제4항에 있어서, 상기 기판은,
    상부면에 실장된 상기 수동 소자를 매립하며 상기 기판 상에 형성되는 봉지부를 더 포함하는 전자 부품 모듈.
  6. 내부에 전자 부품이 내장되는 다수의 캐비티가 형성된 기판;
    상기 캐비티의 입구를 막도록 배치되는 차폐막;을 포함하여 구성되며,
    상기 캐비티는 입구가 상기 기판의 양면으로 교호로 개방되며,
    상기 캐비티는,
    상기 전자 부품이 안착되는 칩 안착부; 및
    상기 칩 안착부보다 단면이 확장되며 상기 기판의 외부로 개방되고, 상기 차폐막이 안착되는 차폐막 안착부;
    를 포함하는 전자 부품 모듈.
  7. 제6항에 있어서, 상기 캐비티는,
    상기 기판을 수직 방향으로 투영 시, 상기 차폐막 안착부가 인접하게 배치된 상기 캐비티의 차폐막 안착부와 일부 겹치도록 형성되는 전자 부품 모듈.
  8. 제7항에 있어서, 상기 기판은,
    상기 기판을 수직 방향으로 투영 시, 상기 차폐막 안착부가 일부 겹치는 부분에 형성되는 적어도 하나의 차폐용 비아가 형성되는 전자 부품 모듈.
  9. 제8항에 있어서, 상기 차폐용 비아는,
    인접하게 배치되는 상기 캐비티들에 배치되는 각각의 상기 차폐막과 전기적으로 연결되는 전자 부품 모듈.
  10. 다수의 전자 부품; 및
    상기 전자 부품이 내부에 내장되는 기판;
    을 포함하며,
    상기 기판은 상기 전자 부품들 사이에 배치되어 상기 전자 부품들 사이의 간섭을 억제하는 차폐용 비아를 구비하며,
    상기 기판은 세라믹 기판이고, 상기 전자 부품은 고주파 단일 집적회로 칩인 전자 부품 모듈.
  11. 제10항에 있어서, 상기 기판은 다수의 캐비티를 구비하고, 상기 전자 부품들은 상기 캐비티 내에 각각 배치되는 전자 부품 모듈.
  12. 제11항에 있어서, 상기 캐비티는,
    입구가 상기 기판의 양면으로 교호로 개방되도록 형성되는 전자 부품 모듈.
  13. 제11항에 있어서, 각각의 상기 캐비티 입구를 막도록 배치되는 차폐막을 더 포함하는 전자 부품 모듈.
  14. 삭제
  15. 기판에 다수의 캐비티를 형성하는 단계;
    상기 캐비티 내부에 전자 부품을 내장하는 단계; 및
    차폐막을 상기 캐비티의 입구에 배치하는 단계;
    를 포함하며,
    상기 캐비티를 형성하는 단계는 상기 캐비티는 입구가 상기 기판의 양면으로 교호로 개방되도록 형성하는 단계이고,
    상기 캐비티를 형성하는 단계 이후,
    인접하게 배치되는 두 개의 상기 캐비티 사이에 상기 차폐막과 전기적으로 연결되는 차폐용 비아를 형성하는 단계를 더 포함하는 전자 부품 모듈 제조 방법.
  16. 기판에 다수의 캐비티를 형성하는 단계;
    상기 캐비티 내부에 전자 부품을 내장하는 단계; 및
    차폐막을 상기 캐비티의 입구에 배치하는 단계;
    를 포함하며,
    상기 캐비티를 형성하는 단계는 상기 캐비티는 입구가 상기 기판의 양면으로 교호로 개방되고, 상기 기판을 수직 방향으로 투영 시 인접하게 배치된 상기 캐비티들이 일부 겹치도록 형성하는 단계인 전자 부품 모듈 제조 방법.
  17. 기판에 다수의 캐비티를 형성하는 단계;
    상기 캐비티 내부에 전자 부품을 내장하는 단계; 및
    차폐막을 상기 캐비티의 입구에 배치하는 단계;
    를 포함하며,
    상기 캐비티를 형성하는 단계는 상기 캐비티는 입구가 상기 기판의 양면으로 교호로 개방되도록 형성하는 단계이고,
    상기 캐비티 내부에 전자 부품을 내장하는 단계는,
    상기 기판의 일면에 수동 소자를 실장하는 단계를 포함하는 전자 부품 모듈 제조 방법.
  18. 제17항에 있어서, 상기 차폐막을 상기 캐비티의 입구에 배치하는 단계 이후,
    상기 기판의 일면에 상기 수동 소자를 매립하며 봉지부를 형성하는 단계를 더 포함하는 전자 부품 모듈 제조 방법.
KR1020110093000A 2011-09-15 2011-09-15 전자 부품 모듈 및 그의 제조 방법 KR101228731B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110093000A KR101228731B1 (ko) 2011-09-15 2011-09-15 전자 부품 모듈 및 그의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110093000A KR101228731B1 (ko) 2011-09-15 2011-09-15 전자 부품 모듈 및 그의 제조 방법

Publications (1)

Publication Number Publication Date
KR101228731B1 true KR101228731B1 (ko) 2013-02-01

Family

ID=47898702

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110093000A KR101228731B1 (ko) 2011-09-15 2011-09-15 전자 부품 모듈 및 그의 제조 방법

Country Status (1)

Country Link
KR (1) KR101228731B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020004935A1 (ko) * 2018-06-26 2020-01-02 엘지이노텍(주) 카메라 모듈 및 이를 포함하는 광학 기기
CN114068436A (zh) * 2020-07-30 2022-02-18 庆鼎精密电子（淮安）有限公司 封装电路结构及其制作方法
CN114391306A (zh) * 2020-08-21 2022-04-22 京东方科技集团股份有限公司 控制模组及其制造方法、电子设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6487083B1 (en) * 2000-08-10 2002-11-26 Nortel Networks Ltd. Multilayer circuit board
US20030042596A1 (en) 2001-09-06 2003-03-06 Crane Stanford W. Semiconductor package
KR20040089558A (ko) * 2003-04-14 2004-10-21 소니 가부시끼 가이샤 배선기판과 회로모듈
KR20100067475A (ko) * 2008-12-11 2010-06-21 삼성전기주식회사 전자파 차폐 부재를 구비한 기판

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6487083B1 (en) * 2000-08-10 2002-11-26 Nortel Networks Ltd. Multilayer circuit board
US20030042596A1 (en) 2001-09-06 2003-03-06 Crane Stanford W. Semiconductor package
KR20040089558A (ko) * 2003-04-14 2004-10-21 소니 가부시끼 가이샤 배선기판과 회로모듈
KR20100067475A (ko) * 2008-12-11 2010-06-21 삼성전기주식회사 전자파 차폐 부재를 구비한 기판

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020004935A1 (ko) * 2018-06-26 2020-01-02 엘지이노텍(주) 카메라 모듈 및 이를 포함하는 광학 기기
US11165936B2 (en) 2018-06-26 2021-11-02 Lg Innotek Co., Ltd. Camera module and optical device including same
US11665414B2 (en) 2018-06-26 2023-05-30 Lg Innotek Co., Ltd. Camera module and optical device including same
US12028594B2 (en) 2018-06-26 2024-07-02 Lg Innotek Co., Ltd. Camera module and optical device including same
CN114068436A (zh) * 2020-07-30 2022-02-18 庆鼎精密电子（淮安）有限公司 封装电路结构及其制作方法
CN114391306A (zh) * 2020-08-21 2022-04-22 京东方科技集团股份有限公司 控制模组及其制造方法、电子设备

Similar Documents

Publication Publication Date Title
US10325877B2 (en) Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
KR101274460B1 (ko) 반도체 패키지 및 그 제조 방법
US10424556B2 (en) Shielded electronic component package
US10490528B2 (en) Embedded wire bond wires
US7629674B1 (en) Shielded package having shield fence
TWI559443B (zh) 具有柱型互連接件之積體電路封裝系統及其製造方法
KR101642560B1 (ko) 전자 소자 모듈 및 그 제조 방법
US20130295723A1 (en) Package 3D Interconnection and Method of Making Same
US20150131231A1 (en) Electronic component module and manufacturing method thereof
JP6737914B2 (ja) インパッケージ区画遮蔽を備えた半導体パッケージ及びその製造方法
US9837378B2 (en) Fan-out 3D IC integration structure without substrate and method of making the same
US9974181B2 (en) Module with external shield and back-spill barrier for protecting contact pads
KR20150009728A (ko) 전자 소자 모듈 및 그 실장 구조
US9780047B1 (en) Semiconductor package
US20200168557A1 (en) Semiconductor package and fabrication method thereof
JP2008159718A (ja) マルチチップモジュールおよびその製造方法、並びにマルチチップモジュールの搭載構造およびその製造方法
KR102107025B1 (ko) 전자 소자 모듈 및 그 제조 방법
KR101228731B1 (ko) 전자 부품 모듈 및 그의 제조 방법
JP6802314B2 (ja) 半導体パッケージ及びその製造方法
KR20150076816A (ko) 전자 부품 모듈
KR20170137023A (ko) 반도체 패키지 및 그 제조 방법
KR101829936B1 (ko) 반도체 패키지 및 그 제조 방법
KR20130035394A (ko) 전자 부품 모듈
TW202034471A (zh) 半導體封裝及其製作方法
TW201801200A (zh) 半導體元件封裝製程

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160111

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee