CN102891118A - 堆叠封装的下封装体构造及其制造方法 - Google Patents

堆叠封装的下封装体构造及其制造方法 Download PDF

Info

Publication number
CN102891118A
CN102891118A CN2012103768767A CN201210376876A CN102891118A CN 102891118 A CN102891118 A CN 102891118A CN 2012103768767 A CN2012103768767 A CN 2012103768767A CN 201210376876 A CN201210376876 A CN 201210376876A CN 102891118 A CN102891118 A CN 102891118A
Authority
CN
China
Prior art keywords
body structure
chip
substrate
packing colloid
stacked package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012103768767A
Other languages
English (en)
Inventor
施明劭
郑智仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN2012103768767A priority Critical patent/CN102891118A/zh
Publication of CN102891118A publication Critical patent/CN102891118A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明公开一种堆叠封装的下封装体构造及其制造方法，所述下封装体构造包含一基板、一芯片、一电性连接单元及一封装胶体，通过在下封装体构造的封装胶体上形成有凹陷结构，凹设形成在所述芯片与电性连接单元之间，以便在减少整体厚度时尽可能避免下封装体因热膨胀系数的差异而产生的翘曲现象，进而提高下封装体构造的产品可靠度及使用寿命。

Description

堆叠封装的下封装体构造及其制造方法
技术领域
本发明是有关于一种下封装体构造及其制造方法，特别是有关于一种堆叠封装的下封装体构造及其制造方法。
背景技术
现今，随着如携带式个人电脑、智慧手机及数码相机等电子装置，微小化、多功能化及高性能化，半导体装置必须设计的更小且功能更多，因而使半导体封装构造(semiconductor package)在许多电子装置的使用上越来越普遍。
再者，堆叠式封装构造(Package on Package，PoP)是一种很典型的立体式封装构造，将两个独立封装完成的封装体，加以堆叠形成单一封装构造，用以增加单一封装构造的电性功能，并节省印刷电路基板上进行表面固定技术(SMT)时的使用空间，此外，堆叠式封装构造通过独立的两个封装体经封装与测试后再以表面黏合的方式叠合，不仅可减少制造风险，提高产品良率，更可缩短封装结构间的线路长度，以降低讯号延迟及存取时间。
然而，所述堆叠式封装构造却面临了许多困扰，现有堆叠式封装构造在制造过程中，先将芯片覆设在基板上并以回流焊(reflow)工艺方式进行接合，接着，对芯片以底部填充胶进行充填，并且进行烘烤的工艺，之后将两个独立封装完成的封装体堆叠至印刷电路板上，再利用回流焊(reflow)工艺进行接合，不过基板与芯片受热时会因为热膨胀系数(coefficient of thermalexpansion，CTE)的差异而有弯曲的情况，因而产生所谓的翘曲(warpage)现象。以现有半导体材料而言，当封装体构造的总厚度越薄，翘曲的现象会更加明显，因此不利于堆叠式封装构造的薄型化趋势。
故，有必要提供一种堆叠封装的下封装体构造及其制造方法，以解决现有技术所存在的问题。
发明内容
有鉴于此，本发明提供一种用于堆叠封装的下封装体构造及其制造方法，以解决现有堆叠式封装体技术将封装尺寸薄化而衍生更明显的翘曲问题。
本发明的主要目的在于提供一种用于堆叠封装的下封装体构造及其制造方法，其是在下封装体构造的封装胶体上形成有凹陷结构，以便在减少整体厚度时尽可能避免下封装体因热膨胀系数的差异而产生的翘曲现象，进而提高下封装体构造的产品可靠度及使用寿命。
为达成本发明的前述目的，本发明一实施例提供一种用于堆叠封装的下封装体构造，所述堆叠封装的下封装体构造包含一基板、一芯片、一电性连接单元及一封装胶体，所述基板包含一上表面，所述芯片位于所述基板的上表面并与所述基板电性连接，所述电性连接单元设置在所述基板的上表面上且环绕在所述芯片外围，所述封装胶体位于所述基板的上表面上并至少部分包覆所述芯片及所述电性连接单元，所述封装胶体另具有一凹陷结构，凹设形成在所述芯片与所述电性连接单元之间。
再者，本发明另一实施例提供一种用于堆叠封装的下封装体构造的制造方法。首先，先提供一基板，所述基板具有一上表面。将一芯片设置于所述基板的上表面。再将一电性连接单元设置在所述基板的上表面上且环绕在所述芯片外围板。接着，将一封装胶体形成于所述基板的上表面，使所述封装胶体至少部分包覆所述芯片及所述电性连接单元。最后，在所述封装胶体上形成一凹陷结构，所述凹陷结构位于所述芯片与所述电性连接单元之间。
为让本发明的上述内容能更明显易懂，下文特举优选实施例，并配合所附图式，作详细说明如下：
附图说明
图1是本发明一实施例用于堆叠封装的下封装体构造的示意图。
图2A是本发明一实施例用于堆叠封装的下封装体构造的俯视图。
图2B是本发明另一实施例用于堆叠封装的下封装体构造的俯视图。
图3是本发明又一实施例用于堆叠封装的下封装体构造的示意图。
图4是本发明再一实施例用于堆叠封装的下封装体构造的示意图。
具体实施方式
以下各实施例的说明是参考附加的图式，用以例示本发明可用以实施的特定实施例。再者，本发明所提到的方向用语，例如「上」、「下」、「顶」、「底」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」、「周围」、「中央」、「水平」、「横向」、「垂直」、「纵向」、「轴向」、「径向」、「最上层」或「最下层」等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。
请参照图1所示，本发明一实施例的用于堆叠封装的下封装体构造，主要应用于做为一堆叠式封装体的一下封装体1，并用以结合一上封装体(未绘示)，在下文中，所述用于堆叠封装的下封装体构造即直接称为下封装体1。在本实施例中，所述下封装体1包含：一基板11、一芯片12、一电性连接单元13、一封装胶体14、一间隙15、数个导体16及一底部填充胶17。本发明将于下文逐一详细说明本实施例上述各元件的细部构造、组装关系及其运作原理。
请参照图1所示，本发明一实施例所述下封装体1包含所述基板11用以承载所述芯片12，所述基板11主要是包括由数个铜箔层及绝缘树脂层交替堆迭而成的一硬式(rigid)或可挠式(flexible)的印刷电路板(printedcircuit board，PCB)，但本发明不局限于此。所述基板11具有一上表面111设有数个焊垫(未绘示)，及另具有一下表面(未标示)设有数个金属球(未标示)。
所述芯片12具有一有源表面121及一相反于所述有源表面121的背面122，所述芯片12以倒装芯片(flip chip)方式将有源表面121朝下电性连接至所述基板11的上表面111的焊垫上。
在本实施例中，所述电性连接单元13例如为数个金属球，所述电性连接单元13以阵列方式等距间隔排列的设置在所述基板11的上表面111上，且与所述基板11的焊垫电性连接，所述电性连接单元13是排列成至少一排并且环绕在所述芯片12外围，用以与所述上封装体电性连接。
请续参照图1所示，所述封装胶体14的材料一般是掺杂有固态填充物的环氧树脂(epoxy)基材，所述固态填充物可以是二氧化硅颗粒或氧化铝颗粒等。所述封装胶体14例如是通过移转注模成型(transfer molding)工艺形成在所述基板11的上表面111，以包覆所述芯片12，并选择裸露或不裸露所述芯片12的背面122，若所述晶片12的背面122裸露于所述封装胶体14外，则所述晶片12的背面122会与所述封装胶体14的一上表面齐平。所述封装胶体14亦包覆部分所述电性连接单元13，使得所述电性连接单元13伸置在所述封装胶体14中，并裸露部分表面于所述封装胶体14外。
所述封装胶体14另具有一凹设形成在所述芯片12与所述电性连接单元13之间的凹陷结构141，所述凹陷结构141为如图2A所示的数个间隔排列在所述芯片12外围的不连续状凹槽；或者，所述凹陷结构141亦可为另一实施例如图2B所示的一环绕在所述芯片12外围的环形凹槽。凹陷结构141可选择性裸露或不裸露所述基板11的上表面111。
在本实施例中，所述凹槽的宽度为所述芯片12与所述电性连接单元13的最短距离的二分之一，也就是说，所述芯片12与所述电性连接单元13的最短距离若为1毫米，所述凹槽的宽度则为0.5毫米。
在本实施例中，所述封装胶体14与所述基板11两者结合的厚度在400微米或以下(例如介于100至400微米之间)时，所述封装胶体14与所述基板11受热后容易因为热膨胀系数(CTE)的差异而产生翘曲现象。因此，当上述总厚度在400微米或以下时，所述封装胶体14必需设计所述凹陷结构141，以避免产生翘曲。
在本实施例中，所述基板11与所述芯片12相间隔有一间隙15，所述间隙15形成在所述基板11的上表面111与所述芯片12的有源表面121之间，所述导体16位于所述间隙15中且用以电性连接所述基板11与所述芯片12。所述导体16为凸块(bump)，可选自于锡凸块、金凸块或铜柱凸块(Cu pi llarbumps)，但本发明不局限于此，所述芯片12预先通过印刷、电镀或植球的方式将所述导体16设置在所述芯片12的有源表面上。
再者，所述下封装体1还包含所述底部填充胶17，用以填充在所述间隙16中且包覆所述导体16。所述底部填充胶17可以是液体环氧树脂，其可在受热后固化，用以保护所述导体16与所述基板11的焊接接点不受外力影响而损害，并避免所述芯片12及所述基板11的上表面111之间的间隙16内存在气泡。
根据本实施例，由于堆叠式封装体的下封装体1增设所述凹陷结构14，如数个间隔排列在所述芯片12外围的凹槽或环绕在所述芯片12外围的环形凹槽，通过所述封装胶体14形成凹槽的空间缓冲下封装体1因热膨胀系数差异所造成的周边翘曲现象，以便在减少所述下封装体1整体厚度时(例如总厚度在400微米或以下时)，尽可能避免所述下封装体1产生翘曲的情形，进而提高所述下封装体1的产品可靠度及使用寿命。
请参照图3所示，本发明又一实施例的用于堆叠封装的下封装体构造相似于本发明图1实施例，并大致沿用相同元件名称及图号，但本实施例的差异特征在于：可以省略底部填充胶，利用所述封装胶体14取代底部填充胶，直接填充在所述间隙15中而包覆所述导体16。
在本实施例中，所述封装胶体14的材料是掺杂有固态填充物的环氧树脂基材，所述固态填充物可以是二氧化硅颗粒或氧化铝颗粒等，且所述固态填充物的粒径例如为所述芯片12及所述基板11的上表面111之间的间隙的1/3或以下。再者，在本实施例中，所述导体16可以选自各类型凸块，例如可选自铜柱凸块，但亦可能使用锡凸块或金凸块。
根据本实施例，所述下封装体1同样可通过所述封装胶体14的凹陷结构141所形成的空间，缓冲下封装体1因热膨胀系数差异所造成的翘曲现象，以便在减少所述下封装体1整体厚度时，尽可能避免所述下封装体1产生翘曲的情形。同时，本实施例的下封装体1更可通过省略使用底部填充胶再进一步的降低封装产品的材料成本。
请参照图4所示，本发明再一实施例的用于堆叠封装的下封装体构造相似于本发明图1实施例，并大致沿用相同元件名称及图号，但本实施例的差异特征在于：所述封装胶体14对应所述电性连接单元13形成数个开槽140，在本实施例中，所述电性连接单元13为数个分别设置在所述开槽140中且形成于所述基板11上的接垫，所述开槽140及接垫可分别用以容置及焊接结合一上封装体的基板下表面的金属球(未绘示)。
再者，根据产品需求，本实施例也可以省略底部填充胶，利用所述封装胶体14取代底部填充胶，直接填充在所述间隙15中而包覆所述导体16。另外，所述导体16也可以选自各类型凸块，例如可选自锡凸块、金凸块或铜柱凸块。
根据本实施例，所述下封装体1同样可通过所述封装胶体14的凹陷结构141所形成的空间，缓冲下封装体1因热膨胀系数差异所造成的翘曲现象，以便在减少所述下封装体1整体厚度时，尽可能避免所述下封装体1产生翘曲的情形。更进一步的，在本实施例中，接垫相较于金属球的设计可避免在堆叠过程中，因加压加热处理而造成金属球容易被压扁、软化变形、相黏而发生短路的问题。
如上所述，相较于现有的堆叠式封装构造，当基板厚度越薄，翘曲的现象会更加明显，本发明通过所述封装胶体14形成凹槽的空间缓冲下封装体1因热膨胀系数差异所造成的翘曲现象，可使下封装体1整体厚度在薄化的过程中，仍可避免翘曲的现像产生。
本发明已由上述相关实施例加以描述，然而上述实施例仅为实施本发明的范例。必需指出的是，已公开的实施例并未限制本发明的范围。相反地，包含于权利要求书的精神及范围的修改及均等设置均包括于本发明的范围内。

Claims (10)

1.一种堆叠封装的下封装体构造，其特征在于：所述下封装体构造包含：
一基板，包含一上表面；
一芯片，位于所述基板的上表面并与所述基板电性连接；
一电性连接单元，设置在所述基板的上表面上且环绕在所述芯片外围；以及
一封装胶体，位于所述基板的上表面上并至少部分包覆所述芯片及所述电性连接单元，所述封装胶体另具有一凹陷结构，凹设形成在所述芯片与所述电性连接单元之间。
2.如权利要求1所述的堆叠封装的下封装体构造，其特征在于：所述凹陷结构为数个间隔排列在所述芯片外围的凹槽。
3.如权利要求1所述的堆叠封装的下封装体构造，其特征在于：所述凹陷结构为一个环绕在所述芯片外围的环形凹槽。
4.如权利要求2或3所述的堆叠封装的下封装体构造，其特征在于：所述凹槽的宽度为所述芯片与所述电性连接单元的最短距离的二分之一。
5.如权利要求1所述的堆叠封装的下封装体构造，其特征在于：所述封装胶体与所述基板两者结合的厚度在400微米或以下。
6.如权利要求1所述的堆叠封装的下封装体构造，其特征在于：所述电性连接单元为数个伸置在所述封装胶体中且与所述基板电性连接的金属球。
7.如权利要求6所述的堆叠封装的下封装体构造，其特征在于：至少部分所述金属球之表面裸露在所述封装胶体外。
8.如权利要求1所述的堆叠封装的下封装体构造，其特征在于：所述封装胶体对应所述电性连接单元形成数个开槽，所述电性连接单元为数个分别设置在所述开槽中且形成于所述基板上的接垫。
9.如权利要求1所述的堆叠封装的下封装体构造，其特征在于：所述芯片具有一朝上且裸露在所述封装胶体外的背面。
10.一种堆叠封装的下封装体构造的制造方法，其特征在于：所述制造方法包含步骤：
提供一基板，所述基板具有一上表面；
将一芯片设置于所述基板的上表面；
将一电性连接单元设置在所述基板的上表面上且环绕在所述芯片外围；
将一封装胶体形成于所述基板的上表面，使所述封装胶体至少部分包覆所述芯片及所述电性连接单元；以及
在所述封装胶体上形成一凹陷结构，所述凹陷结构位于所述芯片与所述电性连接单元之间。
CN2012103768767A 2012-10-08 2012-10-08 堆叠封装的下封装体构造及其制造方法 Pending CN102891118A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2012103768767A CN102891118A (zh) 2012-10-08 2012-10-08 堆叠封装的下封装体构造及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2012103768767A CN102891118A (zh) 2012-10-08 2012-10-08 堆叠封装的下封装体构造及其制造方法

Publications (1)

Publication Number Publication Date
CN102891118A true CN102891118A (zh) 2013-01-23

Family

ID=47534581

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012103768767A Pending CN102891118A (zh) 2012-10-08 2012-10-08 堆叠封装的下封装体构造及其制造方法

Country Status (1)

Country Link
CN (1) CN102891118A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108257882A (zh) * 2018-01-17 2018-07-06 中芯集成电路（宁波）有限公司 器件封装结构及封装过程中应力释放的方法
CN108321142A (zh) * 2013-07-26 2018-07-24 日月光半导体制造股份有限公司 半导体封装件及其的制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110233747A1 (en) * 2010-03-25 2011-09-29 Seongmin Lee Integrated circuit packaging system with stacking option and method of manufacture thereof
CN102324418A (zh) * 2011-08-09 2012-01-18 日月光半导体制造股份有限公司 半导体元件封装结构与其制造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110233747A1 (en) * 2010-03-25 2011-09-29 Seongmin Lee Integrated circuit packaging system with stacking option and method of manufacture thereof
CN102324418A (zh) * 2011-08-09 2012-01-18 日月光半导体制造股份有限公司 半导体元件封装结构与其制造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108321142A (zh) * 2013-07-26 2018-07-24 日月光半导体制造股份有限公司 半导体封装件及其的制造方法
CN108321142B (zh) * 2013-07-26 2020-08-28 日月光半导体制造股份有限公司 半导体封装件及其的制造方法
CN108257882A (zh) * 2018-01-17 2018-07-06 中芯集成电路（宁波）有限公司 器件封装结构及封装过程中应力释放的方法

Similar Documents

Publication Publication Date Title
US8502370B2 (en) Stack package structure and fabrication method thereof
US8531021B2 (en) Package stack device and fabrication method thereof
EP2311084B1 (en) Flip chip overmold package
US7633144B1 (en) Semiconductor package
US8703534B2 (en) Semiconductor packages and methods of packaging semiconductor devices
US20070155048A1 (en) Methods for packaging microelectronic devices and microelectronic devices formed using such methods
US8404518B2 (en) Integrated circuit packaging system with package stacking and method of manufacture thereof
KR101837511B1 (ko) 반도체 패키지 및 그 제조방법
KR20080020069A (ko) 반도체 패키지 및 그 제조방법
KR101964389B1 (ko) 수직 상호연결들을 갖는 집적 회로 패키징 시스템 및 그 제조 방법
US11437326B2 (en) Semiconductor package
TWI550782B (zh) 具有路徑電路引線之積體電路封裝系統及其製造方法
US8274153B2 (en) Electronic component built-in wiring substrate
EP3364451A1 (en) Semiconductor package assembly
TW201304018A (zh) 積層型半導體封裝及其製造方法
KR20110105159A (ko) 적층 반도체 패키지 및 그 형성방법
KR101847162B1 (ko) 반도체 패키지 및 그 제조방법
KR101653563B1 (ko) 적층형 반도체 패키지 및 이의 제조 방법
CN111725146A (zh) 电子封装件及其制法
US6897566B2 (en) Encapsulated semiconductor package free of chip carrier
KR20150129348A (ko) 재배선층을 이용한 적층형 반도체 패키지 및 이의 제조 방법
CN102891118A (zh) 堆叠封装的下封装体构造及其制造方法
CN111799182A (zh) 封装堆叠结构及其制法
US9595490B2 (en) 3D system-level packaging methods and structures
US20070138632A1 (en) Electronic carrier board and package structure thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130123