JP3862032B2 - エレクトリカルテスト用配線基板及びその製造法 - Google Patents
エレクトリカルテスト用配線基板及びその製造法 Download PDFInfo
- Publication number
- JP3862032B2 JP3862032B2 JP07401396A JP7401396A JP3862032B2 JP 3862032 B2 JP3862032 B2 JP 3862032B2 JP 07401396 A JP07401396 A JP 07401396A JP 7401396 A JP7401396 A JP 7401396A JP 3862032 B2 JP3862032 B2 JP 3862032B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating material
- wiring
- substrate
- forming
- predetermined pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
Landscapes
- Structure Of Printed Boards (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、プリント基板、集積回路用基板、液晶表示基板などの高密度配線基板における導通抵抗検査をはじめとする接触導通を要する電気的検査に利用できるエレクトリカルテスト用配線基板及びその製造法に関する。
【０００２】
【従来の技術】
本発明の背景として、実装基板上への電子部品実装密度の増大や部品端子の狭ピッチ化がある。このため、実装部品端子の相互配置間隔が縮小している。相互結線が確保できるようにする微細配線化及び多層化技術が進むに伴い、これら実装技術を駆使して、実装部品のマルチチップモジュール化が図られている。例えば、シリコン基板上に半導体素子が集積回路化されたもの（以下ベアチップ）をこれまで、リードフレームに実装封止して、挿入部品もしくは面実装部品としてきた。これに対し、該ベアチップを複数個、ひとつの基板にワイヤボンド接続またはＴＡＢ接続あるいはＣＣＢ接続し封止後、リードフレームに実装して機能化する形態である。ＭＣＭは、ＣＯＢ、ＰＧＡ、ＨＩＣの分野と特徴付けは、明確でないが、ひとつの指標として、実装基板面積に対するデバイスの面積比率が３０％以上と定義されている。このような、基板はシリコンを基板とするＭＣＭ−Ｄ、セラミック系材料を基板とするＭＣＭ−Ｃ、有機材料を基板とするＭＣＭ−Ｌに分けられる。
【０００３】
これらの基板は、ベアチップ実装前に、所定パターンの形成を電気的なオープンショートテストで確認する必要があり、プリント板で培われてきた検査方法を適用する場合に、検査条件は従来よりさらに厳しくなりつつある。例えば、所定パターンは、線幅と線間（以下ラインアンドスペース）が１００μｍ〜１００μｍ以下の特徴がある。同時に、金めっき処理された部品実装の電極も９０〜１２０μｍピッチとなりつつあり、その電極数は将来、１インチ角あたり１０００個を越えると予測される。従って、２００μｍピッチ以下で検査用接触端子を被検査基板の電極に対向させる必要がある。また、被検査基板の電極は、実装前の損傷防止に格段の注意を必要とする。この背景から、従来技術として検査用接触端子を被検査基板に対向して配置する方法がある。
【０００４】
【発明が解決しようとする課題】
従来技術においては、被検査基板に対向する端子は、導電性金属端子が用いられる。しかし、被検査基板の電極を損傷させる可能性がある。電極の損傷防止を改善する方法として、特願昭５７−１１１４９６に示される該従来技術において、該検査用接触端子と該検査基板との間に圧接時に導電性ゴムシートを挿入する技術がある。本方法は、電極配線層表面がソルダレジストなどのパッシベーション膜で沿面をとって被覆されている場合、確実圧接するには不利である。また、端子を保持する基板を利用するのでは、狭ピッチに対応するのに限界がある。本発明は、狭ピッチでの導電性金属からなる突起電極に導通する所定配線の全てまたは一部に対し、弾力のある絶縁材を局在化させ、被検査基板の電極損傷を防止すると共に、突起電極部と被検査基板の電極との確実接触を可能とするものである。
【０００５】
【課題を解決するための手段】
本発明のエレクトリカルテスト用配線基板は、絶縁基板と、絶縁基板中に埋め込まれている所定パターンの配線と、その配線上に設けられた、被テスト用デバイスの電極と接触する突起電極とよりなるエレクトリカルテスト用配線基板であって、該絶縁基板内で該所定パターンの配線全体あるいは一部に弾力性の異なる絶縁樹脂材が局在するエレクトリカルテスト用配線基板であり、導電性仮基板に、第１絶縁材を形成する工程、第１の絶縁材の間隙に、第１絶縁材の厚さより低くなるよう導電性仮基板に導通接触して所定パターン配線を形成する工程、所定パターン配線上に存在する第１絶縁材の間隙に第１絶縁材より弾力性の高い第２絶縁材を形成する工程、所定パターン配線に設けられた第２絶縁材の周囲を超えない範囲で該突起電極を導電性仮基板のエッチングにより形成する工程を有するエレクトリカルテスト用配線基板の製造法により製造されたことを特徴とするものである。
【０００６】
本発明のエレクトリカルテスト用配線基板の製造法は、導電性仮基板に、第１絶縁材を形成する工程、第１絶縁材の間隙に、第１絶縁材の厚さより低くなるよう導電性仮基板に導通接触して所定パターン配線を形成する工程、所定パターン配線上に存在する第１絶縁材の間隙に第１絶縁材より弾力性の高い第２絶縁材を形成する工程、所定パターン配線に設けられた第２絶縁材の周囲を超えない範囲で該突起電極を導電性仮基板のエッチングにより形成する工程を含むことを特徴とするものである。
【０００７】
１．導電性仮基板に、第１絶縁材を形成する工程、
２．第１の絶縁材の間隙に、第１絶縁材の厚さより低くなるよう導電性仮基板に導通接触して所定パターン配線を形成する工程、
３．所定パターン配線上に存在する第１絶縁材の間隙に第１絶縁材より弾力性の高い第２絶縁材を形成する工程、
４．所定パターン配線に設けられた第２絶縁材の周囲を超えない範囲で該突起電極を導電性仮基板のエッチングにより形成する工程
により本発明のエレクトリカルテスト用配線基板を製造する。
【０００８】
【発明の実施の形態】
（１）箔作製
図１に突起電極形成工程及び各工程で実現される基板断面を示す。まず、箔作製においては、（〜１）で示す厚さ３５〜７０μｍの電解銅箔と（〜２）で示す厚さ０．１〜０．５μｍのニッケル層からなる例えば福田金属製２層箔を用いる。このニッケル面に、レジストをラミネートする。レジストは、例えば日立化成製ＨＮ６４０を用いる。露光、現像で図４に示すパターンを含むネガイメージを焼き付ける。パターンのネガイメージは（〜３）で示すレジスト層に焼き付けられる。（〜１、２）を電極として、パターンのポジイメージを電気銅めっきする。この時、レジスト厚さ４０μｍを超えないように電流値を調整して、約１０〜１５μｍの厚さでめっきする。パターンのポジイメージ断面を（〜４）で示す。
【０００９】
（２）第２絶縁形成
第１絶縁材の間隙に第２絶縁材料（〜６）を印刷で被覆するように埋める。第２絶縁材として例えば、信越シリコーン社製ＫＥ１８４２などの６０〜１２０度で硬化するシリコーン材を使用する。この前に、パターン間での異物や油脂分除去のため、ネオサンディップに浸漬洗浄しパターンの整面処理する。この後、直径３．１５〜３．１７５のドリル穴明け（Ｋ点）を行う。
【００１０】
（３）突起電極形成用マスクガイド窓明け
この区分では、（〜１）のキャリアをエッチングして所定配線パターン上に位置精度良く、ピラー形成を行うため、（〜５）に示す直径４φのガイドマークをキャリア側から見えるようにする。このガイドマークはピラー群に近い方が望ましく、マスク位置合わせがより高精度となる。この後、レジストラミネート、該マークに沿面を取った円パターンをネガイメージに焼き付ける。露光現像後、アルカリエッチングで銅エッチングする。この際、（〜２）で示すニッケルはエッチングされない。このため、埋め込まれた銅パターンのエッチングを防いでいる。この後、ニッケルをメルストリップ社製ニッケル選択エッチング用液（Ａ液、Ｂ液、過酸化水素水）で除去する。この後、ＳＵＳ板やガラス板などの平坦な基板（〜７）を第２絶縁材を埋めた面側に、適切な接着材を用いて貼り付ける。さらに、ガイドマークとＫ点部の間隙を透明樹脂（エポキシ樹脂）（〜８）で埋める。
【００１１】
（４）突起電極形成
この区分では、レジストの密着を確実にするバフ研磨による粗化処理をまず行う。ニッケル金めっき用レジストラミネート後、ピラーのネガイメージを焼き付けるため、該ガイドマークと該ネガイメージに含まれるガイドマークとの位置合わせマークを、倍率４０〜１００倍のマイクロスコープで見ながらあわせる。ガイドマークはピラ群の周囲に少なくとも４ケ所設けることが望ましい。露光及び現像後、銅キャリアを電極に電気ニッケル金めっきまたは無電解ニッケル金めっき（〜９）を行う。レジスト剥離後、めっきされたニッケル金のピラーイメージをマスクに銅キャリアをエッチングする。次に、ニッケルエッチングをする。これにより、めっきされた所定パターン上に突起電極が形成される。このように形成された本発明の基本構造を図２に示す。
【００１２】
【発明の効果】
まず、平面図で本発明の電極群が、被検査基板へどのような位置関係にあるか補足説明する。図３は、被検査基板の表面電極パターン及び引き回し配線を裏面から透視した場合の概略図である。一方、図３と同様な方向から、本発明の検査基板パターンを見た場合の概略図を図４に示す。図４の４−３に示す突起電極群は、３−３の表面電極パターン群と対向して配置され、相互の接触には４−４のガイド穴を位置合わせに利用可能である。３−１の引き回し配線は、相互接触により所定配線４−１と４−１’で半田接続などハンドリングで十分可能な大きさ及び低密度な電極群に引き出され、この電極群を使って自動測定システムやテスタなどに半田接続される。同様に、３−２の引き回し配線は４−２と４−２’の所定配線で引き出される。本発明は、この相互接触の際、図２に示す第２絶縁材が突起電極部のクッションとなり、３−３の表面電極を損傷させることなく、かつ平面間での接触確度ばらつきを抑えると共に、電極の寿命を向上させる。
【図面の簡単な説明】
【図１】本発明のエレクトリカルテスト用配線基板の製造工程を示す断面図。
【図２】本発明のエレクトリカルテスト用配線基板の断面図。
【図３】被検査基板の平面図。
【図４】本発明のエレクトリカルテスト用配線基板の平面図。
【符号の説明】
１ 銅箔
２ ニッケル層
３ レジスト層（第１絶縁材）
４ ガイドマークパターン
５ めっきパターン
６ 第２絶縁材
７ 裏打ち基板
８ 透明樹脂
９ ニッケル金めっき
３−１、３−２ 引き回し配線
３−３ 表面電極パターン群
４−１、４−１’、４−２、及び４−２’ 所定配線
４−３ 突起電極群
４−４ ガイド穴
【発明の属する技術分野】
本発明は、プリント基板、集積回路用基板、液晶表示基板などの高密度配線基板における導通抵抗検査をはじめとする接触導通を要する電気的検査に利用できるエレクトリカルテスト用配線基板及びその製造法に関する。
【０００２】
【従来の技術】
本発明の背景として、実装基板上への電子部品実装密度の増大や部品端子の狭ピッチ化がある。このため、実装部品端子の相互配置間隔が縮小している。相互結線が確保できるようにする微細配線化及び多層化技術が進むに伴い、これら実装技術を駆使して、実装部品のマルチチップモジュール化が図られている。例えば、シリコン基板上に半導体素子が集積回路化されたもの（以下ベアチップ）をこれまで、リードフレームに実装封止して、挿入部品もしくは面実装部品としてきた。これに対し、該ベアチップを複数個、ひとつの基板にワイヤボンド接続またはＴＡＢ接続あるいはＣＣＢ接続し封止後、リードフレームに実装して機能化する形態である。ＭＣＭは、ＣＯＢ、ＰＧＡ、ＨＩＣの分野と特徴付けは、明確でないが、ひとつの指標として、実装基板面積に対するデバイスの面積比率が３０％以上と定義されている。このような、基板はシリコンを基板とするＭＣＭ−Ｄ、セラミック系材料を基板とするＭＣＭ−Ｃ、有機材料を基板とするＭＣＭ−Ｌに分けられる。
【０００３】
これらの基板は、ベアチップ実装前に、所定パターンの形成を電気的なオープンショートテストで確認する必要があり、プリント板で培われてきた検査方法を適用する場合に、検査条件は従来よりさらに厳しくなりつつある。例えば、所定パターンは、線幅と線間（以下ラインアンドスペース）が１００μｍ〜１００μｍ以下の特徴がある。同時に、金めっき処理された部品実装の電極も９０〜１２０μｍピッチとなりつつあり、その電極数は将来、１インチ角あたり１０００個を越えると予測される。従って、２００μｍピッチ以下で検査用接触端子を被検査基板の電極に対向させる必要がある。また、被検査基板の電極は、実装前の損傷防止に格段の注意を必要とする。この背景から、従来技術として検査用接触端子を被検査基板に対向して配置する方法がある。
【０００４】
【発明が解決しようとする課題】
従来技術においては、被検査基板に対向する端子は、導電性金属端子が用いられる。しかし、被検査基板の電極を損傷させる可能性がある。電極の損傷防止を改善する方法として、特願昭５７−１１１４９６に示される該従来技術において、該検査用接触端子と該検査基板との間に圧接時に導電性ゴムシートを挿入する技術がある。本方法は、電極配線層表面がソルダレジストなどのパッシベーション膜で沿面をとって被覆されている場合、確実圧接するには不利である。また、端子を保持する基板を利用するのでは、狭ピッチに対応するのに限界がある。本発明は、狭ピッチでの導電性金属からなる突起電極に導通する所定配線の全てまたは一部に対し、弾力のある絶縁材を局在化させ、被検査基板の電極損傷を防止すると共に、突起電極部と被検査基板の電極との確実接触を可能とするものである。
【０００５】
【課題を解決するための手段】
本発明のエレクトリカルテスト用配線基板は、絶縁基板と、絶縁基板中に埋め込まれている所定パターンの配線と、その配線上に設けられた、被テスト用デバイスの電極と接触する突起電極とよりなるエレクトリカルテスト用配線基板であって、該絶縁基板内で該所定パターンの配線全体あるいは一部に弾力性の異なる絶縁樹脂材が局在するエレクトリカルテスト用配線基板であり、導電性仮基板に、第１絶縁材を形成する工程、第１の絶縁材の間隙に、第１絶縁材の厚さより低くなるよう導電性仮基板に導通接触して所定パターン配線を形成する工程、所定パターン配線上に存在する第１絶縁材の間隙に第１絶縁材より弾力性の高い第２絶縁材を形成する工程、所定パターン配線に設けられた第２絶縁材の周囲を超えない範囲で該突起電極を導電性仮基板のエッチングにより形成する工程を有するエレクトリカルテスト用配線基板の製造法により製造されたことを特徴とするものである。
【０００６】
本発明のエレクトリカルテスト用配線基板の製造法は、導電性仮基板に、第１絶縁材を形成する工程、第１絶縁材の間隙に、第１絶縁材の厚さより低くなるよう導電性仮基板に導通接触して所定パターン配線を形成する工程、所定パターン配線上に存在する第１絶縁材の間隙に第１絶縁材より弾力性の高い第２絶縁材を形成する工程、所定パターン配線に設けられた第２絶縁材の周囲を超えない範囲で該突起電極を導電性仮基板のエッチングにより形成する工程を含むことを特徴とするものである。
【０００７】
１．導電性仮基板に、第１絶縁材を形成する工程、
２．第１の絶縁材の間隙に、第１絶縁材の厚さより低くなるよう導電性仮基板に導通接触して所定パターン配線を形成する工程、
３．所定パターン配線上に存在する第１絶縁材の間隙に第１絶縁材より弾力性の高い第２絶縁材を形成する工程、
４．所定パターン配線に設けられた第２絶縁材の周囲を超えない範囲で該突起電極を導電性仮基板のエッチングにより形成する工程
により本発明のエレクトリカルテスト用配線基板を製造する。
【０００８】
【発明の実施の形態】
（１）箔作製
図１に突起電極形成工程及び各工程で実現される基板断面を示す。まず、箔作製においては、（〜１）で示す厚さ３５〜７０μｍの電解銅箔と（〜２）で示す厚さ０．１〜０．５μｍのニッケル層からなる例えば福田金属製２層箔を用いる。このニッケル面に、レジストをラミネートする。レジストは、例えば日立化成製ＨＮ６４０を用いる。露光、現像で図４に示すパターンを含むネガイメージを焼き付ける。パターンのネガイメージは（〜３）で示すレジスト層に焼き付けられる。（〜１、２）を電極として、パターンのポジイメージを電気銅めっきする。この時、レジスト厚さ４０μｍを超えないように電流値を調整して、約１０〜１５μｍの厚さでめっきする。パターンのポジイメージ断面を（〜４）で示す。
【０００９】
（２）第２絶縁形成
第１絶縁材の間隙に第２絶縁材料（〜６）を印刷で被覆するように埋める。第２絶縁材として例えば、信越シリコーン社製ＫＥ１８４２などの６０〜１２０度で硬化するシリコーン材を使用する。この前に、パターン間での異物や油脂分除去のため、ネオサンディップに浸漬洗浄しパターンの整面処理する。この後、直径３．１５〜３．１７５のドリル穴明け（Ｋ点）を行う。
【００１０】
（３）突起電極形成用マスクガイド窓明け
この区分では、（〜１）のキャリアをエッチングして所定配線パターン上に位置精度良く、ピラー形成を行うため、（〜５）に示す直径４φのガイドマークをキャリア側から見えるようにする。このガイドマークはピラー群に近い方が望ましく、マスク位置合わせがより高精度となる。この後、レジストラミネート、該マークに沿面を取った円パターンをネガイメージに焼き付ける。露光現像後、アルカリエッチングで銅エッチングする。この際、（〜２）で示すニッケルはエッチングされない。このため、埋め込まれた銅パターンのエッチングを防いでいる。この後、ニッケルをメルストリップ社製ニッケル選択エッチング用液（Ａ液、Ｂ液、過酸化水素水）で除去する。この後、ＳＵＳ板やガラス板などの平坦な基板（〜７）を第２絶縁材を埋めた面側に、適切な接着材を用いて貼り付ける。さらに、ガイドマークとＫ点部の間隙を透明樹脂（エポキシ樹脂）（〜８）で埋める。
【００１１】
（４）突起電極形成
この区分では、レジストの密着を確実にするバフ研磨による粗化処理をまず行う。ニッケル金めっき用レジストラミネート後、ピラーのネガイメージを焼き付けるため、該ガイドマークと該ネガイメージに含まれるガイドマークとの位置合わせマークを、倍率４０〜１００倍のマイクロスコープで見ながらあわせる。ガイドマークはピラ群の周囲に少なくとも４ケ所設けることが望ましい。露光及び現像後、銅キャリアを電極に電気ニッケル金めっきまたは無電解ニッケル金めっき（〜９）を行う。レジスト剥離後、めっきされたニッケル金のピラーイメージをマスクに銅キャリアをエッチングする。次に、ニッケルエッチングをする。これにより、めっきされた所定パターン上に突起電極が形成される。このように形成された本発明の基本構造を図２に示す。
【００１２】
【発明の効果】
まず、平面図で本発明の電極群が、被検査基板へどのような位置関係にあるか補足説明する。図３は、被検査基板の表面電極パターン及び引き回し配線を裏面から透視した場合の概略図である。一方、図３と同様な方向から、本発明の検査基板パターンを見た場合の概略図を図４に示す。図４の４−３に示す突起電極群は、３−３の表面電極パターン群と対向して配置され、相互の接触には４−４のガイド穴を位置合わせに利用可能である。３−１の引き回し配線は、相互接触により所定配線４−１と４−１’で半田接続などハンドリングで十分可能な大きさ及び低密度な電極群に引き出され、この電極群を使って自動測定システムやテスタなどに半田接続される。同様に、３−２の引き回し配線は４−２と４−２’の所定配線で引き出される。本発明は、この相互接触の際、図２に示す第２絶縁材が突起電極部のクッションとなり、３−３の表面電極を損傷させることなく、かつ平面間での接触確度ばらつきを抑えると共に、電極の寿命を向上させる。
【図面の簡単な説明】
【図１】本発明のエレクトリカルテスト用配線基板の製造工程を示す断面図。
【図２】本発明のエレクトリカルテスト用配線基板の断面図。
【図３】被検査基板の平面図。
【図４】本発明のエレクトリカルテスト用配線基板の平面図。
【符号の説明】
１ 銅箔
２ ニッケル層
３ レジスト層（第１絶縁材）
４ ガイドマークパターン
５ めっきパターン
６ 第２絶縁材
７ 裏打ち基板
８ 透明樹脂
９ ニッケル金めっき
３−１、３−２ 引き回し配線
３−３ 表面電極パターン群
４−１、４−１’、４−２、及び４−２’ 所定配線
４−３ 突起電極群
４−４ ガイド穴
Claims (2)
- 絶縁基板と、絶縁基板中に埋め込まれている所定パターンの配線と、その配線上に設けられた、被テスト用デバイスの電極と接触する突起電極とよりなるエレクトリカルテスト用配線基板であって、該絶縁基板内で該所定パターンの配線全体あるいは一部に弾力性の異なる絶縁樹脂材が局在するエレクトリカルテスト用配線基板であり、導電性仮基板に、第１絶縁材を形成する工程、第１の絶縁材の間隙に、第１絶縁材の厚さより低くなるよう導電性仮基板に導通接触して所定パターン配線を形成する工程、所定パターン配線上に存在する第１絶縁材の間隙に第１絶縁材より弾力性の高い第２絶縁材を形成する工程、所定パターン配線に設けられた第２絶縁材の周囲を超えない範囲で該突起電極を導電性仮基板のエッチングにより形成する工程を有するエレクトリカルテスト用配線基板の製造法により製造されたエレクトリカルテスト用配線基板。
- 導電性仮基板に、第１絶縁材を形成する工程、第１絶縁材の間隙に、第１絶縁材の厚さより低くなるよう導電性仮基板に導通接触して所定パターン配線を形成する工程、所定パターン配線上に存在する第１絶縁材の間隙に第１絶縁材より弾力性の高い第２絶縁材を形成する工程、所定パターン配線に設けられた第２絶縁材の周囲を超えない範囲で該突起電極を導電性仮基板のエッチングにより形成する工程を含むことを特徴とするエレクトリカルテスト用配線基板の製造法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07401396A JP3862032B2 (ja) | 1996-03-28 | 1996-03-28 | エレクトリカルテスト用配線基板及びその製造法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07401396A JP3862032B2 (ja) | 1996-03-28 | 1996-03-28 | エレクトリカルテスト用配線基板及びその製造法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006204565A Division JP2006332697A (ja) | 2006-07-27 | 2006-07-27 | エレクトリカルテスト用配線基板及びその製造法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09266357A JPH09266357A (ja) | 1997-10-07 |
| JP3862032B2 true JP3862032B2 (ja) | 2006-12-27 |
Family
ID=13534798
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07401396A Expired - Lifetime JP3862032B2 (ja) | 1996-03-28 | 1996-03-28 | エレクトリカルテスト用配線基板及びその製造法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3862032B2 (ja) |
-
1996
- 1996-03-28 JP JP07401396A patent/JP3862032B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09266357A (ja) | 1997-10-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3786172A (en) | Printed circuit board method and apparatus | |
| JP2004259530A (ja) | 外部接触端子を有する半導体装置及びその使用方法 | |
| US6967124B1 (en) | Imprinted integrated circuit substrate and method for imprinting an integrated circuit substrate | |
| US6432748B1 (en) | Substrate structure for semiconductor package and manufacturing method thereof | |
| US3850711A (en) | Method of forming printed circuit | |
| JP2002118204A (ja) | 半導体装置、並びに半導体搭載用基板及びその製造方法 | |
| JP3862032B2 (ja) | エレクトリカルテスト用配線基板及びその製造法 | |
| JP4243880B2 (ja) | 配線部材の製造法 | |
| CN109673106B (zh) | 一种埋入式电路用基板的制作方法及装置 | |
| CN111315151A (zh) | 无引线插头电镀金与板面化金印制电路板加工工艺 | |
| JP2006332697A (ja) | エレクトリカルテスト用配線基板及びその製造法 | |
| KR100278460B1 (ko) | 전기 테스트용 배선 기판 및 그 제조법 | |
| JP2900240B2 (ja) | 異方性導電シートの製造方法 | |
| JP3536983B2 (ja) | エレクトリカルテスト用配線基板の製造方法 | |
| JP3584996B2 (ja) | エレクトリカルテスト用配線基板及びその製造方法 | |
| EP0308980A2 (en) | Flat wire in silicone rubber or matrix MOE | |
| JPH11312857A (ja) | 配線板の製造法およびバンプ付配線基板の製造法 | |
| JP3007800B2 (ja) | 光半導体装置の製造方法 | |
| JPH0712849A (ja) | エレクトリカルテスト用配線基板及びその製造法 | |
| JP4135124B2 (ja) | 配線部材の製造法 | |
| KR101175886B1 (ko) | 인쇄 회로 기판 및 그 제조방법 | |
| JPH01257394A (ja) | プリント配線板の製造方法 | |
| JP4520543B2 (ja) | 電気的検査用配線部材およびその製造法 | |
| JP2001264384A (ja) | 電気特性の測定用基板及びその測定方法 | |
| KR101008422B1 (ko) | 인쇄회로기판 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060320 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060608 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060727 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060907 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060920 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091006 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101006 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111006 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121006 Year of fee payment: 6 |