JPH0712849A - エレクトリカルテスト用配線基板及びその製造法 - Google Patents
エレクトリカルテスト用配線基板及びその製造法Info
- Publication number
- JPH0712849A JPH0712849A JP8838594A JP8838594A JPH0712849A JP H0712849 A JPH0712849 A JP H0712849A JP 8838594 A JP8838594 A JP 8838594A JP 8838594 A JP8838594 A JP 8838594A JP H0712849 A JPH0712849 A JP H0712849A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- electrode
- forming
- electrodes
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Measuring Leads Or Probes (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】
【目的】高密度、超微細配線パターンの半導体デバイス
及び配線基板等のテストを容易にするエレクトリカルテ
スト用配線基板を提供する。 【構成】長尺銅箔等の導電性の仮基板上に所定パターン
の配線を形成する工程、該配線を樹脂と積層する工程、
配線を絶縁基板中に埋め込む工程、仮基板の一部すなわ
ち被テスト用デバイスの電極と接触する突起電極となる
箇所を残してそれ以外の部分の導電性仮基板を除去する
工程、更に必要に応じて突起電極の部分を残して所定パ
ターンの配線を絶縁層で被覆する工程を含む方法により
製造されるエレクトリカルテスト用配線基板。
及び配線基板等のテストを容易にするエレクトリカルテ
スト用配線基板を提供する。 【構成】長尺銅箔等の導電性の仮基板上に所定パターン
の配線を形成する工程、該配線を樹脂と積層する工程、
配線を絶縁基板中に埋め込む工程、仮基板の一部すなわ
ち被テスト用デバイスの電極と接触する突起電極となる
箇所を残してそれ以外の部分の導電性仮基板を除去する
工程、更に必要に応じて突起電極の部分を残して所定パ
ターンの配線を絶縁層で被覆する工程を含む方法により
製造されるエレクトリカルテスト用配線基板。
Description
【０００１】
【産業上の利用分野】本発明は、半導体デバイス、配線
基板等のテストをするためのエレクトリカルテスト用配
線基板及びその製造法に関する。
基板等のテストをするためのエレクトリカルテスト用配
線基板及びその製造法に関する。
【０００２】
【従来の技術】半導体デバイスの高集積化や表面実装や
マルチチップ実装の高密度化が進んでおり、これらのデ
バイスや実装基板のテストが極めて困難になっている。
例えば半導体デバイスでは数ミリ角のシリコーンチップ
から、数十から数百の電極端子があり、更に１０００を
越えるものも出現すると言われており、これらのデバイ
スのテストは極めて困難になっている。特にシリコーン
チップをパッケージとして加工する前のいわゆるベアチ
ップ（裸チップ）をテストすることが困難であり、可能
であったとしてもテスト治具は複雑でありテスト費用も
高価であり一般的に適用されていない。
マルチチップ実装の高密度化が進んでおり、これらのデ
バイスや実装基板のテストが極めて困難になっている。
例えば半導体デバイスでは数ミリ角のシリコーンチップ
から、数十から数百の電極端子があり、更に１０００を
越えるものも出現すると言われており、これらのデバイ
スのテストは極めて困難になっている。特にシリコーン
チップをパッケージとして加工する前のいわゆるベアチ
ップ（裸チップ）をテストすることが困難であり、可能
であったとしてもテスト治具は複雑でありテスト費用も
高価であり一般的に適用されていない。
【０００３】一方、実装に用いる配線基板においても、
微細配線化が進んでおり、０．１ピッチ以下の配線で電
極ピッチも半導体デバイスと同じ０．１ｍｍピッチ以下
が必要になってきている。このような配線基板は、絶縁
や接続のテストにしても電極部の一時的な接続と取り外
しを可能にする一般的な方法、例えば異方導電性ゴムを
圧着するような方法では、微細なピッチの連続が不可能
である。
微細配線化が進んでおり、０．１ピッチ以下の配線で電
極ピッチも半導体デバイスと同じ０．１ｍｍピッチ以下
が必要になってきている。このような配線基板は、絶縁
や接続のテストにしても電極部の一時的な接続と取り外
しを可能にする一般的な方法、例えば異方導電性ゴムを
圧着するような方法では、微細なピッチの連続が不可能
である。
【０００４】
【発明が解決しようとする課題】本発明は、この様な背
景のもとで、半導体デバイス及び配線基板等（被テスト
用デバイスという）のテストを容易にするエレクトリカ
ルテスト用配線基板を提供するものである。
景のもとで、半導体デバイス及び配線基板等（被テスト
用デバイスという）のテストを容易にするエレクトリカ
ルテスト用配線基板を提供するものである。
【０００５】
【課題を解決するための手段】本発明のエレクトリカル
テスト用配線基板は、絶縁基板と、絶縁基板中に埋め込
まれている所定パタ−ンの配線（突起電極を外部の測定
用機器に連結する引き出し線となる）と、その配線上に
設けられた、被テスト用デバイスの電極と接触する突起
電極とよりなるものである。
テスト用配線基板は、絶縁基板と、絶縁基板中に埋め込
まれている所定パタ−ンの配線（突起電極を外部の測定
用機器に連結する引き出し線となる）と、その配線上に
設けられた、被テスト用デバイスの電極と接触する突起
電極とよりなるものである。
【０００６】本発明のエレクトリカルテスト用配線基板
は、次のような配線転写法によって製造される。製造法
の一例としては、長尺銅箔（１２０〜１００μｍ）にニ
ッケル薄層（０．１〜１０μｍ）を形成した導電性の仮
基板上に所定パタ−ンの配線を形成する工程、該配線を
樹脂層と積層する工程、配線を絶縁基板中に埋め込む工
程、仮基板の一部すなわち被テスト用デバイスの電極と
接触する突起電極となる箇所を残してそれ以外の部分の
導電性仮基板を除去する工程、更に必要に応じて突起電
極の部分を残してそれ以外の所定パタ−ンの配線を絶縁
層（表面絶縁層）で被覆する工程を含む方法により製造
される。
は、次のような配線転写法によって製造される。製造法
の一例としては、長尺銅箔（１２０〜１００μｍ）にニ
ッケル薄層（０．１〜１０μｍ）を形成した導電性の仮
基板上に所定パタ−ンの配線を形成する工程、該配線を
樹脂層と積層する工程、配線を絶縁基板中に埋め込む工
程、仮基板の一部すなわち被テスト用デバイスの電極と
接触する突起電極となる箇所を残してそれ以外の部分の
導電性仮基板を除去する工程、更に必要に応じて突起電
極の部分を残してそれ以外の所定パタ−ンの配線を絶縁
層（表面絶縁層）で被覆する工程を含む方法により製造
される。
【０００７】上記に於いて、仮基板の一部すなわち被テ
スト用デバイスの電極となる接触する突起電極となる箇
所を残してそれ以外の部分の導電性仮基板を除去する工
程は、次のようにする。仮基板の銅箔面に突起電極とな
る箇所にエッチングレジストを形成し銅箔をエッチング
する。銅箔のエッチングはニッケル薄層で止まり、所定
パターンの配線（銅）がエッチングされることはない。
エッチングレジストを剥離し、露出しているニッケル薄
層を別のエッチング液でエッチング除去する。
スト用デバイスの電極となる接触する突起電極となる箇
所を残してそれ以外の部分の導電性仮基板を除去する工
程は、次のようにする。仮基板の銅箔面に突起電極とな
る箇所にエッチングレジストを形成し銅箔をエッチング
する。銅箔のエッチングはニッケル薄層で止まり、所定
パターンの配線（銅）がエッチングされることはない。
エッチングレジストを剥離し、露出しているニッケル薄
層を別のエッチング液でエッチング除去する。
【０００８】突起電極を高密度、高精度で形成するに
は、仮基板の銅箔を２０〜３０μｍ程度の薄いものを使
うことにより可能となる。銅箔が厚くなると、突起電極
をエッチングにより形成する際にサイドエッチングが大
きくなり、高密度、高精度で突起電極が形成できなくな
る。この場合は薄い銅箔面にめっきレジストを形成し、
めっきにより突起電極となる箇所にめっきを行い厚みを
増加させ、めっきレジスト剥離、めっきがされた突起電
極の箇所にエッチングレジストを形成、エッチングによ
り薄い銅箔を除去、露出したニッケル薄層を別のエッチ
ング液でエッチング除去することにより、突起電極を形
成することができる。
は、仮基板の銅箔を２０〜３０μｍ程度の薄いものを使
うことにより可能となる。銅箔が厚くなると、突起電極
をエッチングにより形成する際にサイドエッチングが大
きくなり、高密度、高精度で突起電極が形成できなくな
る。この場合は薄い銅箔面にめっきレジストを形成し、
めっきにより突起電極となる箇所にめっきを行い厚みを
増加させ、めっきレジスト剥離、めっきがされた突起電
極の箇所にエッチングレジストを形成、エッチングによ
り薄い銅箔を除去、露出したニッケル薄層を別のエッチ
ング液でエッチング除去することにより、突起電極を形
成することができる。
【０００９】また製造法の他の一例としては、仮基板上
に所定パタ−ンの配線を形成する工程、該配線を樹脂層
と積層する工程、配線を絶縁基板中に埋め込む工程、仮
基板を形成した所定パタ−ンの配線に損傷を与えること
なく除去する工程、（仮基板の銅箔を銅エッチング液で
エッチング除去した後、ニッケル薄層をニッケルエッチ
ング液でエッチング除去する）フォトイメージング可能
な絶縁材料を塗布又は積層し、露光・現像を行い被テス
ト用デバイスの電極と接触する突起電極が形成される箇
所以外にめっきレジストとなる絶縁層（表面絶縁層）を
形成する工程、突起電極をめっきにより形成する工程を
含む方法により製造される。フォトイメージを絶縁層に
形成する工程はエキシマレーザによるアブレーション現
象を利用して行うことができる。また、突起電極はフォ
トイメージング材料の厚さを越えてめっきするようにし
て形成することが好ましい。
に所定パタ−ンの配線を形成する工程、該配線を樹脂層
と積層する工程、配線を絶縁基板中に埋め込む工程、仮
基板を形成した所定パタ−ンの配線に損傷を与えること
なく除去する工程、（仮基板の銅箔を銅エッチング液で
エッチング除去した後、ニッケル薄層をニッケルエッチ
ング液でエッチング除去する）フォトイメージング可能
な絶縁材料を塗布又は積層し、露光・現像を行い被テス
ト用デバイスの電極と接触する突起電極が形成される箇
所以外にめっきレジストとなる絶縁層（表面絶縁層）を
形成する工程、突起電極をめっきにより形成する工程を
含む方法により製造される。フォトイメージを絶縁層に
形成する工程はエキシマレーザによるアブレーション現
象を利用して行うことができる。また、突起電極はフォ
トイメージング材料の厚さを越えてめっきするようにし
て形成することが好ましい。
【００１０】フォトイメージング材料としては、無電解
めっき用の感光性レジストである、ゴム−フェノール樹
脂−エポキシ樹脂、エポキシ光開始剤（芳香族オニウム
塩等）、芳香族ポリアジド化合物（２，６−ビス（４，
４’−アジドベーザル）シクロヘキサノン等）の組成物
が例えば、使用される。上記で仮基板の銅箔、ニッケル
薄層をエッチング除去する場合を説明したが、銅箔をエ
ッチング除去した後、フォトイメージング可能な絶縁材
料を塗布又は積層し、露光・現像によりめっきレジスト
を形成し、突起電極をめっき（電気）により形成しても
良い。この場合電気めっきの給電は、ニッケル薄層によ
り行うことができる。突起電極形成後、ニッケル薄層を
エッチング除去する。
めっき用の感光性レジストである、ゴム−フェノール樹
脂−エポキシ樹脂、エポキシ光開始剤（芳香族オニウム
塩等）、芳香族ポリアジド化合物（２，６−ビス（４，
４’−アジドベーザル）シクロヘキサノン等）の組成物
が例えば、使用される。上記で仮基板の銅箔、ニッケル
薄層をエッチング除去する場合を説明したが、銅箔をエ
ッチング除去した後、フォトイメージング可能な絶縁材
料を塗布又は積層し、露光・現像によりめっきレジスト
を形成し、突起電極をめっき（電気）により形成しても
良い。この場合電気めっきの給電は、ニッケル薄層によ
り行うことができる。突起電極形成後、ニッケル薄層を
エッチング除去する。
【００１１】図１は、本発明のエレクトリカルテスト用
配線基板の断面図を示すものであり、１は被テスト用デ
バイスの電極と接触する突起電極、２は突起電極の引き
出し線となる所定パタ−ンの配線、３は表面絶縁層、４
は樹脂層、５は絶縁基板となる透明基板、６は引き出し
線を外部の測定機器と接続する端子である。図２は、本
発明のエレクトリカルテスト用配線基板の平面図を示す
ものである。図１は図２のＩ−Ｉ’線断面図。図１、図
２は所定パターン配線、突起電極等は拡大されている。
配線基板の断面図を示すものであり、１は被テスト用デ
バイスの電極と接触する突起電極、２は突起電極の引き
出し線となる所定パタ−ンの配線、３は表面絶縁層、４
は樹脂層、５は絶縁基板となる透明基板、６は引き出し
線を外部の測定機器と接続する端子である。図２は、本
発明のエレクトリカルテスト用配線基板の平面図を示す
ものである。図１は図２のＩ−Ｉ’線断面図。図１、図
２は所定パターン配線、突起電極等は拡大されている。
【００１２】本発明は、テストされるデバイス等の電極
配置に従って、形成された突起電極を形成し、リード線
によって外部に取り出すように構成したテスト用の配線
基板である。本発明のエレクトリカルテスト用配線基板
によれば、デバイス等の電極ピッチが小さくなっても、
十分に形成可能であり、また、テストすべき電極がデバ
イス等の四辺だけではなく内部にも配置されているよう
なものでも、微細な配線リードにより、外部に引き出す
ことができる。即ち、電極ピッチが０．１ｍｍ程度にな
るとその間を通る配線幅は０．０３ｍｍ以下が必要にな
るが本発明の配線転写法では外部への引き出し線（所定
パターンの配線）を十分に形成可能である。
配置に従って、形成された突起電極を形成し、リード線
によって外部に取り出すように構成したテスト用の配線
基板である。本発明のエレクトリカルテスト用配線基板
によれば、デバイス等の電極ピッチが小さくなっても、
十分に形成可能であり、また、テストすべき電極がデバ
イス等の四辺だけではなく内部にも配置されているよう
なものでも、微細な配線リードにより、外部に引き出す
ことができる。即ち、電極ピッチが０．１ｍｍ程度にな
るとその間を通る配線幅は０．０３ｍｍ以下が必要にな
るが本発明の配線転写法では外部への引き出し線（所定
パターンの配線）を十分に形成可能である。
【００１３】突起電極は、配線転写法では配線面が平坦
であるから、エッチング法で作る場合でもめっき法で作
る場合でも容易である。即ち、エッチング法で作る場合
は仮基板をエッチング加工可能なものとし、仮基板を必
要な形状にエッチング加工すれば容易に作成できるし、
めっき法で形成する場合は、フォトレジスト等で必要な
形状に像形成した後、めっきすることにより、任意の形
状を形成できる。
であるから、エッチング法で作る場合でもめっき法で作
る場合でも容易である。即ち、エッチング法で作る場合
は仮基板をエッチング加工可能なものとし、仮基板を必
要な形状にエッチング加工すれば容易に作成できるし、
めっき法で形成する場合は、フォトレジスト等で必要な
形状に像形成した後、めっきすることにより、任意の形
状を形成できる。
【００１４】配線転写法はまた、基板を自由に選ぶこと
がきるので、例えば透明なガラスや樹脂基板を選べば、
配線パターンを背面から視認できるものが得られる。こ
の様な背面から視認でき。基板を用いると、被テストデ
バイスとの位置合わせが極めて容易になる。本発明のエ
レクトリカルテスト用配線基板では、所定パタ−ンの配
線である電極端子の引き出し線の長さが等しくなるよう
したり、電極端子の引き出し線を伝送線路として設計す
るようにすることもできる。
がきるので、例えば透明なガラスや樹脂基板を選べば、
配線パターンを背面から視認できるものが得られる。こ
の様な背面から視認でき。基板を用いると、被テストデ
バイスとの位置合わせが極めて容易になる。本発明のエ
レクトリカルテスト用配線基板では、所定パタ−ンの配
線である電極端子の引き出し線の長さが等しくなるよう
したり、電極端子の引き出し線を伝送線路として設計す
るようにすることもできる。
【００１５】
【発明の効果】本発明のエレクトリカルテスト用配線基
板により、高密度、超微細配線パタ−ンの被テスト用デ
バイスのエレクトリカルテストを容易に行うことができ
る。
板により、高密度、超微細配線パタ−ンの被テスト用デ
バイスのエレクトリカルテストを容易に行うことができ
る。
【図１】本発明のエレクトリカルテスト用配線基板の断
面図である。
面図である。
【図２】本発明のエレクトリカルテスト用配線基板の平
面図である。
面図である。
１ 突起電極 ２ パタ−ンの配線 ３ 表面絶縁層 ４ 樹脂層 ５ 透明基板
───────────────────────────────────────────────────── フロントページの続き (72)発明者 海東 光一 茨城県つくば市和台48番 日立化成工業株 式会社筑波開発研究所内 (72)発明者 坪松 良明 茨城県つくば市和台48番 日立化成工業株 式会社筑波開発研究所内 (72)発明者 板橋 雅彦 茨城県つくば市和台48番 日立化成工業株 式会社筑波開発研究所内
Claims (3)
- 【請求項１】絶縁基板と、絶縁基板中に埋め込まれてい
る所定パタ−ンの配線と、その配線上に設けられた、被
テスト用デバイスの電極と接触する突起電極とよりなる
エレクトリカルテスト用配線基板。 - 【請求項２】導電性の仮基板上に所定パタ−ンの配線を
形成する工程、該配線を樹脂層と積層する工程、配線を
絶縁基板中に埋め込む工程、仮基板の一部すなわち被テ
スト用デバイスの電極と接触する突起電極となる箇所を
残してそれ以外の部分の導電性仮基板を除去する工程、
更に必要に応じて突起電極の部分を残してそれ以外の所
定パタ−ンの配線を絶縁層で被覆する工程を含むことを
特徴とするエレクトリカルテスト用配線基板の製造法。 - 【請求項３】仮基板上に所定パタ−ンの配線を形成する
工程、該配線を樹脂層と積層する工程、配線を絶縁基板
中に埋め込む工程、仮基板を除去する工程、フォトイメ
ージング可能な絶縁材料を塗布又は積層し、露光・現像
を行い被テスト用デバイスの電極と接触する突起電極が
形成される箇所以外にめっきレジストとなる絶縁層を形
成する工程、突起電極をめっきにより形成する工程を含
むことを特徴とするエレクトリカルテスト用配線基板の
製造法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8838594A JPH0712849A (ja) | 1993-04-27 | 1994-04-26 | エレクトリカルテスト用配線基板及びその製造法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5-99954 | 1993-04-27 | ||
| JP9995493 | 1993-04-27 | ||
| JP8838594A JPH0712849A (ja) | 1993-04-27 | 1994-04-26 | エレクトリカルテスト用配線基板及びその製造法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002287531A Division JP2003177145A (ja) | 1993-04-27 | 2002-09-30 | エレクトリカルテスト用配線基板及びその製造法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0712849A true JPH0712849A (ja) | 1995-01-17 |
Family
ID=26429773
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8838594A Pending JPH0712849A (ja) | 1993-04-27 | 1994-04-26 | エレクトリカルテスト用配線基板及びその製造法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0712849A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR980003676A (ko) * | 1996-06-22 | 1998-03-30 | 김광호 | 액정 패널 테스트 장치 |
| JPH10282144A (ja) * | 1997-04-07 | 1998-10-23 | Micronics Japan Co Ltd | 平板状被検査体試験用プローブユニット |
| US6900646B2 (en) | 1998-04-03 | 2005-05-31 | Hitachi, Ltd. | Probing device and manufacturing method thereof, as well as testing apparatus and manufacturing method of semiconductor with use thereof |
-
1994
- 1994-04-26 JP JP8838594A patent/JPH0712849A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR980003676A (ko) * | 1996-06-22 | 1998-03-30 | 김광호 | 액정 패널 테스트 장치 |
| JPH10282144A (ja) * | 1997-04-07 | 1998-10-23 | Micronics Japan Co Ltd | 平板状被検査体試験用プローブユニット |
| US6900646B2 (en) | 1998-04-03 | 2005-05-31 | Hitachi, Ltd. | Probing device and manufacturing method thereof, as well as testing apparatus and manufacturing method of semiconductor with use thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3474937B2 (ja) | 実装用配線板の製造方法、半導体パッケージの製造方法 | |
| US4231154A (en) | Electronic package assembly method | |
| JPS63258055A (ja) | 電子回路装置およびその製造方法 | |
| US4401521A (en) | Method for manufacturing a fine-patterned thick film conductor structure | |
| WO2019007082A1 (zh) | 一种芯片封装方法 | |
| EP0147566B1 (en) | Method of forming contacts for flexible module carriers | |
| KR20040023776A (ko) | 전자 디바이스 검사용 콘택트시트 및 그 제조방법 | |
| JPH10125818A (ja) | 半導体装置用基板並びに半導体装置及びそれらの製造方法 | |
| JPH10125819A (ja) | 半導体装置用基板並びに半導体装置及びそれらの製造方法 | |
| US6568073B1 (en) | Process for the fabrication of wiring board for electrical tests | |
| JP2002118204A (ja) | 半導体装置、並びに半導体搭載用基板及びその製造方法 | |
| JP2007517410A (ja) | パターン回路およびその製造方法 | |
| JPH0712849A (ja) | エレクトリカルテスト用配線基板及びその製造法 | |
| JPH10197557A (ja) | 検査部材及びその製造方法 | |
| JP2006013030A (ja) | 回路基板用部材およびその製造方法 | |
| JP3493931B2 (ja) | 検査電極を有する配線回路基板の形成方法 | |
| KR101341633B1 (ko) | 전기 도금용 버스 라인이 없는 인쇄회로기판 및 그 제조 방법 | |
| JP2002151622A (ja) | 半導体回路部品及びその製造方法 | |
| JP2003177145A (ja) | エレクトリカルテスト用配線基板及びその製造法 | |
| CN111315151A (zh) | 无引线插头电镀金与板面化金印制电路板加工工艺 | |
| JPH1167849A (ja) | キャリアフィルムおよびその製造方法 | |
| EP0095306B1 (en) | Flex-pack interconnection carrier | |
| JP3562166B2 (ja) | 検査電極を有する配線回路基板の形成方法 | |
| JP2004069707A (ja) | エレクトリカルテスト用配線基板 | |
| JP2000156557A (ja) | 配線部材の製造法 |