KR20040023776A - 전자 디바이스 검사용 콘택트시트 및 그 제조방법 - Google Patents

전자 디바이스 검사용 콘택트시트 및 그 제조방법 Download PDF

Info

Publication number
KR20040023776A
KR20040023776A KR1020030063282A KR20030063282A KR20040023776A KR 20040023776 A KR20040023776 A KR 20040023776A KR 1020030063282 A KR1020030063282 A KR 1020030063282A KR 20030063282 A KR20030063282 A KR 20030063282A KR 20040023776 A KR20040023776 A KR 20040023776A
Authority
KR
South Korea
Prior art keywords
layer
electronic device
contact sheet
rubber elastic
conductive
Prior art date
Application number
KR1020030063282A
Other languages
English (en)
Inventor
츠보사키구니히로
미야자와히로아키
히토미요이치
나가타마사히로
사하라다카히로
후세마사히로
Original Assignee
다이니폰 인사츠 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2002265245A external-priority patent/JP2004101410A/ja
Priority claimed from JP2003066851A external-priority patent/JP2004279046A/ja
Application filed by 다이니폰 인사츠 가부시키가이샤 filed Critical 다이니폰 인사츠 가부시키가이샤
Publication of KR20040023776A publication Critical patent/KR20040023776A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R11/00—Individual connecting elements providing two or more spaced connecting locations for conductive members which are, or may be, thereby interconnected, e.g. end pieces for wires or cables supported by the wire or cable and having means for facilitating electrical connection to some other wire, terminal, or conductive member, blocks of binding posts
    • H01R11/01—Individual connecting elements providing two or more spaced connecting locations for conductive members which are, or may be, thereby interconnected, e.g. end pieces for wires or cables supported by the wire or cable and having means for facilitating electrical connection to some other wire, terminal, or conductive member, blocks of binding posts characterised by the form or arrangement of the conductive interconnection between the connecting locations
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B25/00—Layered products comprising a layer of natural or synthetic rubber
    • B32B25/04—Layered products comprising a layer of natural or synthetic rubber comprising rubber as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B25/08—Layered products comprising a layer of natural or synthetic rubber comprising rubber as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B25/00—Layered products comprising a layer of natural or synthetic rubber
    • B32B25/20—Layered products comprising a layer of natural or synthetic rubber comprising silicone rubber
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/28—Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42
    • B32B27/281—Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42 comprising polyimides
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/0735—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card arranged on a flexible frame or film
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2264/00—Composition or properties of particles which form a particulate layer or are present as additives
    • B32B2264/10—Inorganic particles
    • B32B2264/105—Metal
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/20—Properties of the layers or laminate having particular electrical or magnetic properties, e.g. piezoelectric
    • B32B2307/202—Conductive
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2379/00—Other polymers having nitrogen, with or without oxygen or carbon only, in the main chain
    • B32B2379/08—Polyimides
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/50—Fixed connections
    • H01R12/51—Fixed connections for rigid printed circuits or like structures
    • H01R12/52—Fixed connections for rigid printed circuits or like structures connecting to other rigid printed circuits or like structures
    • H01R12/526—Fixed connections for rigid printed circuits or like structures connecting to other rigid printed circuits or like structures the printed circuits being on the same board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/02—Contact members
    • H01R13/22—Contacts for co-operating by abutting
    • H01R13/24—Contacts for co-operating by abutting resilient; resiliently-mounted
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R2201/00—Connectors or connections adapted for particular applications
    • H01R2201/20—Connectors or connections adapted for particular applications for testing or measuring purposes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0314—Elastomeric connector or conductor, e.g. rubber with metallic filler
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0548—Masks
    • H05K2203/0554—Metal used as mask for etching vias, e.g. by laser ablation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Measuring Leads Or Probes (AREA)

Abstract

전자 디바이스 검사용 콘택트시트는, 절연성의 고무탄성층과, 고무탄성층을 사이에 끼우고 양면에 설치된 보호막으로 이루어진 3층 구조의 베이스 기재 및, 베이스 기재의 표리면에 직교하는 방향으로 그 베이스 기재를 관통하여 설치되고, 도전성이면서 고무탄성을 갖는 고무탄성재로 이루어진 도통부를 구비하고 있다. 베이스 기재의 한쪽의 면에는 디바이스와의 접촉용의 단자부가 설치되고, 다른쪽의 면에는 검사용 회로부재의 단자부와 직접 접촉하기 위한 단자부 또는 배선부가 설치되어 있다. 단자부 또는 배선부는 도통부의 단면적보다 큰 면적을 갖고 있다.

Description

전자 디바이스 검사용 콘택트시트 및 그 제조방법{CONTACT SHEET FOR INSPECTING AN ELECTRIC DEVICE AND MANUFACTURING METHOD OF THE SAME}
본 발명은, 전자 디바이스의 기능, 특성 등을 검사하는 검사장치에서 이용되고, 전자 디바이스와 검사용 회로부재와의 사이에 배열설치되고, 전자 디바이스의 단자부와 검사용 회로부재의 단자부를 전기적으로 접속하기 위한, 시트형상의 중간 접속용 부재인 전자 디바이스 검사용 콘택트시트 및 그 제조방법에 관한 것이다.
종래, 외부단자 피치가 비교적 좁은 반도체 등의 전자 디바이스의 전기특성 검사 및 번인에는, 주요부가 도 8과 같은 구성의 검사용 장치를 이용하는 것이 일반적이였다.
도 8에 있어서, 고무탄성시트(860)는 검사용 회로부재(830)의 하측에 배치되고, 압압구(840; 押壓具)에 의해 전자 디바이스(820)가 배선부(831)를 갖춘 검사용 회로부재(830)에 눌려 붙여진다. 이 경우, 고무탄성의 반발력에 의해, 전자 디바이스(820)의 단자(821)와 검사용 회로부재(830)의 단자(831a)간의 전기적 접촉이 도모된다.
또, 검사용 회로부재(830)는 테스터(도시하지 않음)에 접촉되어 있으며, 전자 디바이스(820)의 특성이 해석되는데, 도 8에서는 주요부만을 나타내고 있다.
그러나, 최근의 전자 디바이스의 고기능화, 고속동작화에 따라, 그 전기특성을 정확하게 검사하는 데는, 검사용 회로부재측도 고속동작시의 노이즈 및, 지연 등이 허용레벨 이하인 것이 필요해지고 있다.
이 때문에, 검사용 회로부재로서도 전원라인, 접지라인 등을 신호라인과는 별도의 층으로 이끄는 것이 필요해 져, 필연적으로 검사용 회로부재는 다층기판이 이용되도록 되어 왔다.
그러나, 검사용 회로부재를 다층기판으로 한 경우에는, 기판의 강성이 높아져, 도 8에 나타낸 검사장치에서는, 검사용 회로기재(830)의 하부에 배치한 고무탄성시트(860)의 본래의 기능이 발휘되지 않아, 신뢰성이 있는 특성검사가 가능하지 않은 경우가 발생하는 문제가 되어 왔다.
이에 대응하기 위해, 도 7의 (a)나 도 7의 (b)에 그 일부 단면을 나타낸 바와 같이, 전자 디바이스의 단자부와 검사용 회로부재의 단자부를 전기적으로 접속하기 위한, 시트형상의 중간 접속용 부재가 제안되고 있다(일본특허공개공보 평6-60930호, 동 평6-231818호).
검사용 회로부재 및 전자 디바이스는, 고정대와 압압구 등에 의해 사이에 끼워지고, 억눌려져, 전자 디바이스의 단자부를 검사용 회로부재의 단자부에 전기적으로 접속시켜, 전자 디바이스의 기능, 특성 등이 검사된다. 이 경우, 전자 디바이스와 검사용 회로부재의 사이에 중간 접속용 부재가 개재(介在)된다.
그러나, 도 7의 (a)에 있어서, 중간 접속용 부재는, 단일층의 고무탄성층(710)과, 도전성 페이스트 경화물(720) 및, Au 도금부분(731)을 갖추고 있는데, 기계적 강도가 부족하고, 또한 두께방향 뿐만 아니라 횡방향의 열팽창계수도 상당히 크기 때문에, 고온분위기에서의 검사나 번인테스트에서는 디바이스 단자와 중간 접속용 부재의 콘택트시트 단자간에 위치오차가 발생하여, 정확한 테스트가 불가능하다.
또한, 고무탄성층(710)이 표면에 노출하고 있기 때문에, 저분자의 고무성분이 피검사 디바이스의 단자표면을 오염시킬 위험성이 있다.
또한, 도 7의 (b)에 있어서, 중간 접속용 부재의 기재(710a)는, 고무탄성을 갖지 않은 절연성필름(712)의 양면(편면의 경우도 있다)에 고무탄성필름(711, 713)을 적층한 3층 구조이고, 고무가 표면에 노출하고 있기 때문에, 저분자의 고무성분이 피검사 디바이스의 표면을 오염시킬 위험성이 있다.
또한, 단자부(735)는, 도금법 등으로 작성되는 금속물질이 기재(710a)를 관통하는 구조이기 때문에, 피검사 디바이스의 단자가 접촉하여 하중을 걸어도 단자부(735)는 탄성변형을 일으키지 않고, 따라서 디바이스의 단자의 평탄성의 오차를 흡수할 수 없어, 확실히 접촉하는 것이 어렵기 때문에 정확한 검사를 하거나, 정확히 전압을 인가하는 것이 불가능하다.
상기와 같이, 최근의 전자 디바이스의 고기능화, 고속동작화에 따라, 도 8에 나타낸 검사장치에서는, 검사용 회로부재(830)의 하부에 배치한 고무탄성시트(860) 본래의 기능이 발휘되지 않아, 신뢰성 있는 특성검사가 불가능한 경우가 발생하여, 이에 대한 대응이 강구되고 있다. 또한, 도 7의 (a)나 도 7의 (b)에 있어서, 전자 디바이스의 단자부와 검사용 회로부재의 단자부를 전기적으로 접속시키는 시트형상의 중간 접속용 부재에도, 다양한 문제가 있고, 이들에 대한 대응이 강구되고 있다.
본 발명은 상기한 점을 감안하여 이루어진 것으로, 강성이 높은 검사용 다층회로기판을 어쩔 수 없이 사용할 수 밖에 없는 경우 등에 있어서, 측정하는 전자 디바이스와 검사용 회로부재간의 전기접촉을 확실히 가능하게 하는 수단을 제공하고자 하는 것으로, 특히 반복 사용에도 견디고, 품질적으로도 문제없이 행하는 수단을 제공하고자 하는 것에 있다.
상세하게는, 전자 디바이스와 검사용 회로부재의 사이에 배열설치되고, 전자 디바이스의 단자부와 검사용 회로부재의 단자부를 전기적으로 접속하기 위한, 전자 디바이스의 검사 및 번인용 콘택트시트에 있어서, 측정하는 전자 디바이스와 검사용 회로부재간의 전기접촉을 확실히 할 수 있는 전자 디바이스의 검사 및 번인용 콘택트시트 및 그 제조방법을 제공하는 것에 그 목적이 있다.
도 1은 본 발명의 전자 디바이스 검사용 콘택트시트의 제1실시형태의 제1-1예를 나타낸 도면이다.
도 2는 본 발명의 전자 디바이스 검사용 콘택트시트의 실시형태의 제1-2예를 나타낸 도면이다.
도 3은 본 발명의 전자 디바이스 검사용 콘택트시트의 실시형태의 제1-3예를 나타낸 도면이다.
도 4는 도 1에 나타낸 실시형태의 제1-1예의 전자 디바이스 검사용 콘택트시트의 제조방법을 나타낸 공정 단면도이다.
도 5는 도 3에 나타낸 실시형태의 제1-1예의 전자 디바이스 검사용 콘택트시트의 제조방법을 나타낸 공정도이다.
도 6은 도 3에 나타낸 실시형태의 제1-1예의 전자 디바이스 검사용 콘택트시트의 제조방법을 나타낸 공정도이다.
도 7은 종래의 전자 디바이스 검사용 콘택트시트의 일부 단면도이다.
도 8은 종래의 전자 디바이스의 전기특성 검사장치의 일부 개략 단면도이다.
도 9는 본 발명의 전자 디바이스 검사용 콘택트시트의 제2실시형태의 제2-1예를 나타낸 도면이다.
도 10은 도 9에 나타낸 전자 디바이스 검사용 콘택트시트를 검사장치에 사용한 상태를 나타낸 개략 단면도이다.
도 11은 본 발명의 전자 디바이스 검사용 콘택트시트의 실시형태의 변형예를 나타낸 일부 단면도이다.
도 12는 슬릿 개구로 이루어진 요부(凹部)형상의 다른 예를 나타낸 도면이다.
도 13은 도 9에 나타낸 제2-1예의 전자 디바이스 검사용 콘택트시트의 단자와 디바이스의 땜납볼과의 접촉을 설명하기 위한 도면이다.
도 14는 도 9에 나타낸 제2-1예의 전자 디바이스 검사용 콘택트시트의 제조공정 단면도의 일부이다.
도 15는 도 9에 나타낸 제2-1예의 전자 디바이스 검사용 콘택트시트의 제조공정 단면도의 일부이다.
도 16은 전자 디바이스 검사용 콘택트시트를 검사용 회로부재인 소켓에 세트한 상태를 나타낸 도면이다.
도 17은 비교예로서의 콘택트시트에 있어서의 접촉불량을 설명하기 위한 도면이다.
상기한 바와 같은 목적을 달성하기 위한 본 발명은, 전자 디바이스와 검사용 회로부재의 사이에, 이들 전자 디바이스와 검사용 회로부재가 전기적으로 접속가능하게 배열설치되는 전자 디바이스 검사용 콘택트시트에 있어서, 절연성의 고무탄성층과, 고무탄성층의 양면에 설치된 절연성의 1쌍의 보호막, 고무탄성층과 1쌍의 보호막을 관통하여 이어지는 도전성의 고무탄성재로 이루어진 도통부 및, 도통부의 양단부에 설치된 단자부 또는 배선부를 구비한 것을 특징으로 하는 전자 디바이스 검사용 콘택트시트이다.
본 발명은, 단자부 또는 배선부는 도통부의 단면적보다 큰 면적을 가지면서 도통부의 전 영역을 덮는 것을 특징으로 하는 전자 디바이스 검사용 콘택트시트이다.
본 발명은, 전자 디바이스측의 단자부는, 안쪽의 제1금속층과, 바깥쪽의 제2금속층을 갖추고, 제2금속층은 단자의 중심영역에 요부를 갖춘 것을 특징으로 하는전자 디바이스 검사용 콘택트시트이다.
본 발명은, 도통부의 근방에, 고무탄성층 및 1쌍의 보호막을 관통하는 관통구멍이 형성되어 있는 것을 특징으로 하는 전자 디바이스 검사용 콘택트시트이다.
본 발명은, 도통부는 실리콘 고무와, 이 실리콘 고무중에 분산된 도전입자로 이루어지고, 절연성의 고무탄성층은 실리콘 고무로 이루어지며, 절연성의 보호막은 폴리이미드 또는 액정 폴리머로 이루어진 것을 특징으로 하는 전자 디바이스 검사용 콘택트시트이다.
본 발명은, 도전입자는 Ag로 이루어진 것을 특징으로 하는 전자 디바이스 검사용 콘택트시트이다.
본 발명은, 콘택트시트의 두께방향으로의 최대 압축변형량을 ΔH, 도통부의 한계 압축왜곡을 a, 절연성의 고무탄성층의 한계 압축왜곡을 b로 한 경우, 절연성의 고무탄성층의 두께를 H1, 도통부의 높이를 H2로 하면, H1＞ΔH/b, H2＞ΔH/a인 것을 특징으로 하는 전자 디바이스 검사용 콘택트시트이다.
즉, 전자 디바이스를 검사할 경우에는, 도통부를 매개로 전자 디바이스와 검사용 회로부재를 전기적으로 접속하는 것이다.
또, 한계 압축왜곡이라는 것은, 재료를 압축변형시킨 경우, 탄성변형을 나타내는 영역의 최대왜곡을 말한다.
본 발명은, 전자 디바이스 검사용 콘택트시트의 제조방법에 있어서, 단자부 형성용의 금속층과, 절연성의 보호막층용으로 이루어진 2층 적층재를, 접착성을 갖는 절연성의 고무시트의 양면에 라미네이트한 후 가열하여, 차례로 금속층, 보호막층, 절연성의 고무층, 보호막층, 금속층의 5층 구성의 적층기재를 얻는 공정과, 얻어진 적층기재에 관통구멍을 뚫어 구멍부를 형성하는 공정, 구멍부에 페이스트형상의 도전성의 고무탄성재를 충전하여 경화시키는 공정, 구멍부로부터 돌출하고 있는 도전성의 고무탄성재를 연마하는 공정, 도전성의 고무탄성재의 양면 및 그 주위의 금속층을 개구부로서, 레지스트를 제판(製版)한 후, 개구부의 금속층 상 및 고무탄성재 상에, 최표층을 내에칭성 금속으로 하는 적층도금 또는 단층도금을 시행하여, 단자부 또는 배선부를 설치하는 공정 및, 레지스트 제거 후, 단자부 또는 배선부를 내에칭층으로서, 노출한 금속층을 에칭 제거하는 에칭공정을 구비한 것을 특징으로 하는 전자 디바이스 검사용 콘택트시트의 제조방법이다.
본 발명은, 전자 디바이스 검사용 콘택트시트의 제조방법에 있어서, 절연성의 보호막층을, 접착성을 갖는 절연성의 고무시트의 양면에 라미네이트한 후 가열하여, 차례로 보호막층, 절연성의 고무층, 보호막층의 3층 구조의 적층기재를 얻는 공정과, 얻어진 적층기재에 관통구멍을 뚫어, 구멍부를 형성하는 공정, 구멍부에 페이스트형상의 도전성의 고무탄성재를 충전하여, 경화시키는 공정, 구멍부로부터 돌출하고 있는 도전성의 고무탄성재를 연마하는 연마공정, 스퍼터법 또는 이온 플레이트법에 의해, 3층 구조의 적층기재의 양면에 금속층을 형성하는 공정, 금속층 상에 제1개구부를 갖춘 제1레지스트를 제판한 후, 제1개구부의 금속층 상에 내에칭성의 금속도금층을 시행하는 제1전해도금처리공정, 제1레지스트를 제거 후, 제2개구부를 갖춘 제2레지스트를 제판한 후, 제2개구부의 내에칭성의 금속도금층 상에, 최표층을 내에칭성의 금속으로 하는 적층도금 또는 단층도금을 더 행해, 단자부 또는 배선부를 형성하는 공정 및, 제2레지스트를 제거 후, 단자부 또는 배선부를 내에칭층으로서, 노출된 금속층을 에칭 제거하는 에칭공정을 구비한 것을 특징으로 하는 전자 디바이스 검사용 콘택트시트의 제조방법이다.
본 발명은, 도전성의 고무탄성재는, 실리콘 고무와, 이 실리콘 고무중에 Ag 등의 도전입자를 분산시킨 재료로 이루어지고, 절연성의 고무탄성층은 실리콘 고무로 이루어지며, 절연성의 보호막은 폴리이미드 또는 액정 폴리머로 이루어진 것을 특징으로 하는 전자 디바이스 검사용 콘택트시트의 제조방법이다.
본 발명은, 콘택트시트의 두께방향으로의 최대 압축변형량을 ΔH, 도전성의 고무탄성재의 한계 압축왜곡을 a, 절연성의 고무탄성층의 한계 압축왜곡을 b로 한 경우, 절연성의 고무탄성층의 두께를 H1, 도전성의 고무탄성재의 높이를 H2로 하면, H1＞ΔH/b, H2＞ΔH/a인 것을 특징으로 하는 전자 디바이스 검사용 콘택트시트의 제조방법이다.
여기서 말하는 전자 디바이스로서는, 예컨대 페어칩, CSP, BGA, QFN, SON 등을 들 수 있다.
한평면에 걸친 단자부의 단자면을 갖는 것이나, 땜납볼 단자를 평면적으로 배열한 것이여도 좋다.
본 발명의 전자 디바이스 검사용 콘택트시트는, 이와 같은 구성으로 함으로써, 전자 디바이스와 검사용 회로부재의 사이에 배열설치되고, 전자 디바이스의 단자부와 검사용 회로부재의 단자부를 전기적으로 접속하기 위한, 시트형상의 중간 접속용 부재에, 측정하는 전자 디바이스와 검사용 회로기재(검사용 회로부재)간의전기접촉을 확실히 할 수 있는 콘택트시트의 제공을 가능하게 하고 있다.
구체적으로는, 절연성의 고무탄성층을 사이에 끼우고 양면에 절연성의 보호막을 적층한 3층 구조의 절연성 시트를 베이스 기재로 하고, 그 베이스 기재의 표리면(表裏面)에 직교하는 방향으로 그 베이스 기재를 관통하여 표리(表裏)를 도통하는, 도전성에 고무탄성을 갖는 고무탄성재로 이루어진 도통부를 설치한다. 도통부의 한쪽의 단부에는 디바이스와의 접촉용의 단자부를, 다른쪽의 단부에는 검사용 회로부재의 단자부와 직접 접촉하기 위한 단자부 또는 배선부를 설치하고 있다. 단자부 또는 배선부는 도통부의 전 영역을 포함하면서 그 주위에 걸치도록, 이들 상에, 상기 그 표리 도통부의 전 영역보다 크게 설치하고 있다. 전자 디바이스를 검사하는 경우에는, 도통부와 그 양단의 단자부 내지 배선부를 매개로, 전자 디바이스와 검사용 회로부재를 전기적으로 접속한다.
상세하게는, 도전성에 고무탄성을 갖는 고무탄성재로 이루어진 도통부를 설치하고 있다. 도전부의 양단부에 있어서 콘택트시트의 표리면에 직교하는 방향에, 전자 디바이스의 단자부와 검사용 회로부재의 단자부가 전기적으로 접속되고, 도통부를 매개로 전자 디바이스와 검사용 회로부재가 전기적으로 접속된다. 전자 디바이스를 검사 또는 번인할 경우에, 도통부의 양단측에서 하중을 받으면, 도통부와 그 주변의 절연성의 고무탄성층과의 양쪽이 탄성변형하여, 탄성력이 작용하여, 전자 디바이스의 단자부의 평탄성에 오차가 있어도, 또는 검사용 회로부재의 단자부의 평탄성에 오차가 있어도, 전기적 접속을 확실히 할 수 있다.
또한, 전자 디바이스와의 접촉용의 단자부는, 도통부의 중심에 요부를 갖추고 있다. 이 때문에, 땜납볼 단자를 갖는 전자 디바이스를 검사 또는 번인을 행할 경우에, 표리 도통부의 단자면에 땜납볼이 접촉하면, 전자 디바이스의 단자와 콘택트시트 단자간에 다소의 위치오차가 있어도, 땜납볼은 단자부의 요부 내에 들어간다.
또한, 표리 도통부의 근방에 베이스 기재를 관통하는 관통구멍을 설치하고 있음으로써, 단자부 내지 배선부에 하중이 걸린 경우에는, 그 하부의 도전성의 고무탄성재 및 절연성의 고무탄성재가 베이스 기재면과 평행방향으로 이동하여, 가까운 관통구멍을 매립하도록 작용하기 때문에, 보다 저하중으로 베이스 기재에 직교하는 방향으로 압축변형을 하는 것이 가능하다.
특히, 도전성에 고무탄성을 갖는 고무탄성재로 이루어진 도통부는, 합성고무중에 도전입자를 분산시킨 재료로 만들어지는 것으로, 그 한계 압축왜곡을 a, 절연성의 고무탄성재의 한계 압축왜곡을 b로 한 경우, 절연성의 고무탄성층의 두께를 H1, 도통부의 높이를 H2, 콘택트시트의 두께방향으로의 최대 압축변형량의 설계치를 ΔH로 하면, H1＞ΔH/b, H2＞ΔH/a인 것에 의해, 절연성의 고무탄성층의 압축왜곡 ΔH/H1＜b, 도전부의 압축왜곡 ΔH/H2＜a로 되고, ΔH의 반복 압축변형에 대해서도 고무탄성을 잃지 않는 장수명의 콘택트시트를 얻는 것을 가능하게 하고 있다.
또한, 고무의 탄성율은 일반적으로 금속에 비해 자릿수 차이가 작기 때문에, 저하중에 콘택트시트를 취하는 것이 가능하여, 디바이스의 땜납볼을 변형시키는 일이 없다.
또한, 절연성의 보호막 및 도통부 양단의 단자부 내지 배선부에 의해, 절연성의 고무탄성층 및 고무탄성을 갖는 도통부가 덮여지는 구조를 취하고 있다. 이 때문에, 고무재료중의 저분자 고무성분이 피검사 디바이스의 단자면으로 이행하여 오염시키는 것을 방지할 수 있다.
특히, 디바이스가 페어칩에서, 고무성분이 실리콘 고무인 경우는, 이러한 종류의 오염이 싫어지기 때문에, 보다 유효하다.
더욱이, 절연성의 보호막은 고무탄성층에 비하면 기계적 강도가 강하고 또한 열팽창계수가 작기 때문에, 고온분위기에서도 면내 방향의 팽창, 변형이 작고, 디바이스 단자와 콘택트시트 단자의 위치가 어긋나는 일이 없다.
일반적으로, 고무탄성체는 파단강도가 낮기 때문에, 금속과 밀착성 좋게 접착하고 있는 경우도, 그 접합강도는 비교적 약한데, 본 발명의 전자 디바이스 검사용 콘택트시트에 있어서는, 단자부 내지 배선부의 외주(外周)가 보호막에 강고하게 접합한 구조를 취하고 있기 때문에, 단자의 접합강도는 크고, 반복하여 외부응력을 받아도, 단자부 내지 배선부가 파괴되는 일은 없다.
본 발명의 전자 디바이스 검사용 콘택트시트는, 특히 단자부에 탄력성이 없는 전자 디바이스, 에컨대 페어칩, CSP, BGA, QFN, SON 등의 검사에 유효하다.
본 발명의 전자 디바이스 검사용 콘택트시트의 제조방법은, 이와 같은 구성으로 함으로써, 전자 디바이스와 검사용 회로부재의 사이에 배열설치되고, 전자 디바이스와 검사용 회로부재를 전기적으로 접속하기 위한, 시트형상의 중간 접속용 부재에, 측정하는 전자 디바이스와 검사용 회로부재간의 전기접속을 확실히 할 수 있는 콘택트시트의 제조방법의 제공을 가능하게 하고 있다.
본 발명은, 전자 디바이스측의 보호막에, 단자부를 둘러싸도록 슬릿 개구를 설치한 것을 특징으로 하는 전자 디바이스 검사용 콘택트시트이다.
본 발명은, 단자부 또는 배선부는 도통부의 단면적보다 큰 면적을 가지면서 도통부의 전 영역을 덮는 것을 특징으로 하는 전자 디바이스 검사용 콘택트시트이다.
본 발명은, 도통부는 실리콘 고무와, 이 실리콘 고무중에 분산된 도전입자로 이루어지고, 절연성의 고무탄성층은 실리콘 고무로 이루어진 것을 특징으로 하는 전자 디바이스 검사용 콘택트시트이다.
본 발명은, 도전입자는 Ag로 이루어진 것을 특징으로 하는 전자 디바이스 검사용 콘택트시트이다.
본 발명은, 콘택트시트의 두께방향으로의 최대 압축변형량을 ΔH, 도통부의 한계 압축왜곡을 a, 절연성의 고무탄성층의 한계 압축왜곡을 b로 한 경우, 절연성의 고무탄성층의 두께를 H1, 도통부의 높이를 H2로 하면, H1＞ΔH/b, H2＞ΔH/a인 것을 특징으로 하는 전자 디바이스 검사용 콘택트시트이다.
본 발명은, 전자 디바이스측의 단자부는, 그 중심에 요부를 갖춘 것을 특징으로 하는 전자 디바이스 검사용 콘택트시트이다.
본 발명은, 전자 디바이스는 땜납볼을 갖춘 BGA 또는 CSP인 것을 특징으로 하는 전자 디바이스 검사용 콘택트시트이다.
본 발명은, 전자 디바이스 검사용 콘택트시트의 제조방법에 있어서, 단자부 형성용의 금속층과, 절연성의 보호막층으로 이루어진 2층 적층재를, 접착성을 갖는절연성의 고무시트의 양면에 라미네이트한 후 가열하여, 차례로 금속층, 보호막층, 절연성의 고무층, 보호막층, 금속층의 5층 구성의 적층기재를 얻는 공정과, 얻어진 적층기재에 관통구멍을 뚫어 구멍부를 형성하는 공정, 구멍부에 페이스트형상의 도전성의 고무탄성재를 충전하여 경화시키는 공정, 구멍부로부터 돌출하고 있는 도전성의 고무탄성재를 연마하는 공정, 양면의 금속층에 더 추가 금속층을 도금법으로 적층하는 공정, 추가 금속층 상의 단자 또는 배선 형성영역만을 덮도록 레지스트를 형성한 후, 노출하고 있는 추가 금속층 및 금속층을 에칭 제거하는 공정, 레지스트 제거 후 무전해 도금법으로 추가 금속층의 양면의 단자 또는 배선 형성영역의 표면에 표면 도금층을 형성하는 공정 및, 전자 디바이스와 접촉하는 측의 단자의 개개에 대해, 그 주위 전체에 걸쳐, 레이저 조사에 의해 보호막층을 관통하여 슬릿 개구로 이루어진 요부를 형성하는 공정을 구비한 것을 특징으로 하는 전자 디바이스 검사용 콘택트시트의 제조방법이다.
또, 도 8에 나타낸 바와 같이, 검사용 회로부재(830) 및 전자 디바이스(820)를, 고정대(850)와 압압구(840) 등에 의해 사이에 끼우고, 억눌러, 전자 디바이스를 검사용 회로부재(830)에 전기적으로 접속시켜, 전자 디바이스의 기능, 특성 등을 검사하는 경우, 또는 후술하는 도 10에 나타낸 경우에 있어서 이용되는 검사용 회로부재 830이나 130이, 검사용 회로부재에 해당하지만, 검사용 회로부재로서는 이들 검사용 회로부재로는 한정되지 않는다.
예컨대, 도 16에 나타낸 바와 같이, 배선부(931)를 갖춘 검사용 회로부재(930)에 핀(950)으로 접속하는 소켓방식의 소켓 저부(941)도 검사용 회로부재에 해당한다.
도 16에 있어서, 간단하게는, 콘택트시트(910)의 단자부 내지 배선부를 핀(950)의 단면에 접촉시켜, 이에 의해 콘택트시트(910)와 검사용 회로부재(930)를 전기적으로 접속한다.
맞물림부(943)를 맞물리게 함으로써, 검사용 회로부재인 소켓 저부(941)와 누름부(942)에, 반도체 디바이스(920)와 콘택트시트(910)를 사이에 끼워 억누른다.
또, 도 16중, 921은 단자(땜납볼), 931은 배선부, 944, 945는 회전용의 축부이다.
본 발명의 전자 디바이스 검사용 콘택트시트는, 이와 같은 구성으로 함으로써, 전자 디바이스와 검사용 회로부재의 사이에 배열설치되고, 전자 디바이스의 단자부와 검사용 회로부재의 단자부를 전기적으로 접속하기 위한, 시트형상의 중간 접속용 부재에, 측정하는 전자 디바이스와 검사용 회로부재간의 전기접속을 확실히 할 수 있고, 반복사용에도 견디고, 품질적으로도 우수한 전자 디바이스 검사용 콘택트시트의 제공을 가능하게 하고 있다.
특히, 단자간 피치가 좁아져, 인접하는 단자의 땜납볼 크기가 다른 경우, 작은 크기의 땜납볼이 콘택트시트의 단자에 접촉되지 않는 문제를 해결할 수 있는 콘택트시트의 제공을 가능하게 하고 있다.
구체적으로는, 절연성의 고무탄성층을 사이에 끼우고 양면에 절연성의 보호막을 적층한 3층 구조의 절연성 시트를 베이스 기재로 하고, 그 베이스 기재의 표리면에 직교하는 방향으로 그 베이스 기재를 관통하여 표리를 도통하는, 도전성에고무탄성을 갖는 고무탄성재로 이루어진 도통부를 설치하고, 더욱이 한쪽의 면측에는 디바이스와의 접촉용의 단자부를, 다른쪽의 면측에는 검사용 회로부재의 단자부와 직접 접촉하기 위한 단자부 또는 배선부를 설치한다. 단자부 또는 배선부는, 도통부에 전기적으로 접속하여 설치되고, 전자 디바이스를 검사 또는 번인처리를 행하는 경우에는, 도통부와 그 양단의 단자부 또는 배선부를 매개로, 전자 디바이스와 검사용 회로부재를 전기적으로 접속한다. 상기 디바이스와의 접촉용의 개개의 단자부의 주위 전체에 걸쳐, 보호막층에 연속하여 또는 간헐적으로 슬릿 개구가 설치되어 있다.
상세하게는, 전자 디바이스를 검사 또는 번인을 행하는 경우에, 그 양면측에서 하중을 받으면, 절연성 고무탄성층 및 또는 도통부가 탄성변형하여, 탄성력이 작용하여, 전자 디바이스의 단자부의 평탄성에 오차가 있어도, 또는 검사용 회로부재의 단자부의 평탄성에 오차가 있어도, 이에 대응할 수 있다. 또, 디바이스측의 보호막에 형성한 연속하는 또는 간헐적으로 설치한 슬릿 개구에 의해 각 단자부는, 인접하는 다른 단자부의 상태에 영항을 주는 일은 없다.
일반적으로, 고무탄성체는 파단강도가 낮기 때문에, 금속과 밀착성 좋게 접착하고 있는 경우도, 그 접합강도는 비교적 약하지만, 이 경우, 단자부 내지 배선부의 외주가 보호막에 강고하게 접합한 구조를 취하고 있기 때문에, 단자의 접합강도는 크고, 반복하여 외부응력을 받아도, 단자부 내지 배선부가 파괴되는 일은 없다.
도전성에 고무탄성을 갖는 고무탄성재로서는, 실리콘 고무중에 Ag 등의 도전입자를 분산시킨 재료로 만들어지는 것을 들 수가 있고, 또한 절연성의 고무탄성층으로서는, 실리콘 고무를 들 수 있다.
그리고, 콘택트시트의 두께방향으로의 최대 압축변형량을 ΔH, 도전성에 고무탄성을 갖는 고무탄성재의 한계 압축왜곡을 a, 절연성의 고무탄성재의 한계 압축왜곡을 b로 한 경우, 절연성의 고무탄성층의 두께를 H1, 표리 도통부의 높이를 H2로 하면, H1＞ΔH/b, H2＞ΔH/a임으로써, ΔH의 반복 압축변형에 대해서도 고무탄성을 잃지 않아, 장수명의 콘택트시트를 얻는 것을 가능하게 하고 있다.
또한, 고무탄성율은 일반적으로 금속에 비해 자릿수 차이가 작기 때문에, 저하중으로 콘택트를 취하는 것이 가능하고, 디바이스의 땜납볼을 변형시키는 일이 없다.
또한, 단자부의 표면 중심에 요부를 설치하고 있음으로써, 검사용 콘택트시트의 디바이스와의 접촉용의 단자부는, 특히 디바이스의 단자가 땜납볼의 경우, 각각 디바이스의 단자(땜납볼) 위치에 추종하여 움직이고, 디바이스의 단자(땜납볼)가 상기 요부에 들어가는 것이 가능하게 하고 있다.
특히, 전자 디바이스가 땜납볼을 갖춘 BGA 또는 CSP인 경우, 그 땜납볼의 협(狹)피치화에도 대응할 수 있다.
본 발명의 전자 디바이스 검사용 콘택트시트는, 패키지의 휘어짐에 기인하는 단자 평탄도 오차에도 효과가 있고, 땜납볼을 갖지 않은 LGA, QFN 등의 전자 디바이스의 검사에도 적용할 수 있다.
또한, 절연성의 보호막 및 도통부 양단의 단자부가 절연성의 고무탄성층 및고무탄성을 갖는 도통부가 덮여지는 구조를 취하고 있다. 이 때문에, 고무재료중의 저분자 고무성분이 피검사 디바이스로 이행하여 오염시키는 것을 방지할 수 있는 것으로 하고 있다.
특히, 디바이스가 페어칩에서, 고무성분이 실리콘 고무인 경우는, 이러한 종류의 오염이 싫어진다.
더욱이, 절연성의 보호막은 고무탄성층에 비하면 기계적 강도가 강하고 또한 열팽창계수가 작기 때문에, 고온분위기에서도 면내 방향의 팽창, 변형이 작아, 디바이스 단자와 콘택트시트 단자의 위치정밀도가 차이나는 일은 없다.
[실시형태]
제1실시형태
본 발명의 실시형태를 도면에 기초하여 설명한다.
도 1의 (a)는 본 발명의 전자 디바이스 검사용 콘택트시트의 실시형태의 제1-1예를 나타낸 일부 단면도이고, 도 1의 (b)는 도 1의 (a)에 나타낸 전자 디바이스 검사용 콘택트시트를 검사장치에 사용한 상태를 나타낸 개략 단면도이고, 도 2는 본 발명의 전자 디바이스 검사용 콘택트시트의 실시형태의 제1-2예를 나타낸 일부 단면도이고, 도 3의 (a)는 본 발명의 전자 디바이스 검사용 콘택트시트의 실시형태의 제1-3예를 나타낸 일부 단면도이고, 도 3의 (b)는 도 3의 (a)에서의 A1측에서 본 디바이스와의 접촉용의 단자부의 확대도이고, 도 3의 (c)는 도 3의 (a)에 나타낸 디바이스와의 접촉용의 단자부에서의, 디바이스의 땜납볼과의 접속시의 땜납볼의 탑재상태를 나타낸 도면이고, 도 4는 도 1의 (a)에 나타낸 실시형태의 제1-1예의 전자 디바이스 검사용 콘택트시트의 제조방법을 나타낸 공정 단면도이고, 도 5는 도 3의 (a)에 나타낸 실시형태의 제1-3예의 전자 디바이스 검사용 콘택트시트의 제조방법의 일부 공정을 나타낸 공정 단면도이고, 도 6은 도 3의 (a)에 나타낸 실시형태의 제1-3예의 전자 디바이스 검사용 콘택트시트의 제조방법의 도 5에 연속하는 공정을 나타낸 공정 단면도이고, 도 7의 (a), 도 7의 (b)는, 각각 종래의 전자 디바이스 검사용 콘택트시트의 일부 단면도이며, 도 8은 종래의 전자 디바이스의 검사방법 및 검사장치를 설명하기 위한 단면도이다.
또, 도 1의 (a)는 도 1의 (b)의 A0부의 확대도이다.
도 1~도 6중, 110, 110A는 전자 디바이스 검사용 콘택트시트, 111은 절연성의 고무탄성층(절연성의 고무탄성시트라고도 말함), 111H는 구멍부, 112는 표리 도통부 또는 도통부(도전 포스트라고 말함), 113은 (디바이스와의 접촉용의)단자부, 113A는 (검사용 회로부재와의 접촉용의) 단자부, 113a는 금속층(Cu박), 113b는 금속층, 114는 배선부, 114a는 금속층, 114b는 금속층, 115는 가이드홀(치구(治具)구멍), 121은 절연성의 보호막(절연성의 수지층이라고도 말함), 130은 검사용 회로부재, 131은 배선부, 130a는 단자부, 140은 전자 디바이스, 141은 단자부(간단히 단자라고도 말함), 150은 고정대, 155는 압압구, 160은 위치결정핀, 170은 레지스트, 210은 전자 디바이스 검사용 콘택트시트, 211은 절연성의 고무탄성층, 211H는 구멍부, 212는 표리 도통부(도전 포스트라고도 말함), 215는 가이드홀(치구구멍), 216은 구멍부(관통구멍이라고도 말함), 221은 절연성의 보호막(절연성의 수지층이라고도 말함), 230은 단자부, 230a는 Cr층과 Cu층, 230b는 Ni층, 230A는 Cr층, Cu층,Ni층으로 이루어진 금속층(제1금속층이라고도 말함), 230c는 금속층(제2금속층이라고도 말함), 231은 요부, 235는 단자부, 235A는 Cr층, Cu층, Ni층으로 이루어진 금속층(제1금속층이라고도 말함), 235b는 금속층(제2금속층이라고도 말함), 240은 땜납볼, 270은 제1레지스트, 275는 제2레지스트이다.
우선, 본 발명의 전자 디바이스 검사용 콘택트시트의 실시형태의 제1-1예를 도면에 기초하여 설명한다.
제1예의 전자 디바이스 검사용 콘택트시트(110)는, 검사용 회로부재(130) 및 전자 디바이스(140)를, 고정대(150)와 압압구(155)에 의해 사이에 끼우고, 억눌러, 전자 디바이스(140)를 검사용 회로부재(130)에 전기적으로 접속시켜, 전자 디바이스의 기능, 특성 등을 검사, 또는 번인을 행하는 검사장치에서 이용되는 것이다. 콘택트시트(110)는, 전자 디바이스(140)와 검사용 회로부재(130)의 사이에 배열설치되고, 전자 디바이스(140)와 검사용 회로부재(130)를 전기적으로 접속하기 위한 시트형상의 중간 접속용 부재이다.
도 1의 (a)에 나타낸 바와 같이, 콘택트시트(110)는 절연성의 고무탄성층(111)과, 이 고무탄성층(111)의 양면에 설치된 절연성의 보호막(121)으로 이루어진 3층 구조의 베이스 기재(111A), 베이스 기재(111A)의 표리면에 직교하는 방향으로 베이스 기재(111A)를 관통하여 설치된 도전성에 고무탄성을 갖는 고무탄성재로 이루어진 표리 도통부(112)를 갖고 있다. 표리 도통부(112)의 한쪽의 단부에는 디바이스와의 접촉용의 단자부(113)가 설치되고, 다른쪽의 단부에는 검사용 회로부재의 단자부와 직접 접촉하기 위한 단자부(113A)가 설치되어 있다. 이들 단자부(113, 113A)는, 표리 도통부(112)에 전기적으로 접속되고, 표리 도통부(112)의 전 영역을 포함하면서 그 주위에 걸치도록, 표리 도통부(112)의 전 영역보다 크게 설치되어 있다.
그리고, 전자 디바이스를 검사, 또는 번인을 행하는 경우에는, 도 1의 (b)에 나타낸 바와 같이, 표리 도통부(112)의 한쪽의 단의 디바이스와의 접촉용의 단자부(113)과 전자 디바이스(140)의 단자부(141)를 전기적으로 접촉하면서 다른쪽의 단의 단자부(113A)와 검사용 회로부재(130)를 전기적으로 접속하고, 표리 도통부(112)와 그 양단의 단자부(113, 113A)를 매개로 전자 디바이스(140)와 검사용 회로부재(130)를 전기적으로 접속시킨다.
절연성의 고무탄성층(111)의 재질로서는, 예컨대 실리콘 고무를 들 수 있는데, 이에 한정되지는 않는다.
불소고무, 우레탄고무, 폴리브타디엔고무, 폴리이소프렌고무 등도 적용할 수 있다.
절연성의 보호막(121)의 재질로서는, 폴리이미드, 액정 폴리머가 바람직한 예로서 들 수 있는데, 이에 한정되지는 않는다.
표리 도통부(112)를 형성하는 도전성에 고무탄성을 갖는 고무탄성재로서는, 합성고무중에 도전입자를 분산시킨 재료로 만들어지는 것, 예컨대 실리콘 고무를 베이스재로 한 은 페이스트를 경화한 것을 들 수 있는데, 이에 한정되지는 않는다.
또, 표리 도통부(112)의 저항으로서는, 1개소당 10mΩ이하인 것이 바람직하다.
금속층 113a, 금속층 113b는, 단층, 다층의 층 구성, 재질은 특별히 한정되지 않지만, 후에 제조방법의 설명을 기술하지만, 그 제조방법에 따라, 층 구성, 재질을 적절하게 선택한다.
예컨대, 도 4에 나타낸 제조방법에 의해 제조되는 경우에는, 금속층(113a)로서는 Cu박, 금속층(113b)로서는 Cu도금층, Ni도금층, 및 내에칭성 금속으로서의 Au도금층을 차례로 외측으로 항해 적층한 것으로 된다.
콘택트시트(110)의 두께방향으로의 최대 압축변형량의 설계치를 ΔH, 도전성에 고무탄성을 갖는 고무탄성재의 한계 압축왜곡을 a, 절연성의 고무탄성층의 한계 압축왜곡을 b로 한 경우, 절연성의 고무탄성층의 두께를 H1, 표리 도통부(도전 포스트)의 높이를 H2로 하면, H1＞ΔH/b, H2＞ΔH/a로 함으로써, ΔH/H1＜b, ΔH/H2＜a로 되고, ΔH의 반복 압축변형에 대해서도 각각의 재료의 한계 압축왜곡 이하의 조건으로 사용되기 때문에, 고무탄성을 잃지 않는다.
또, 도 1에 있어서, 단자부의 면적 S2＞도통부의 면적 S1이고, 또한 일반적으로, b＞a이다.
다음에, 본 발명의 전자 디바이스 검사용 콘택트시트의 실시형태의 제1-2예를 도 2에 기초하여 설명한다.
제1-2예의 전자 디바이스 검사용 콘택트시트(110A)도, 제1-1예와 마찬가지로, 검사용 회로부재 및 전자 디바이스를, 고정대와 압압구에 의해 사이에 끼우고, 억눌러, 전자 디바이스를 검사용 회로부재에 전기적으로 접속시켜, 전자 디바이스의 기능, 특성 등을 검사, 또는 번인을 행하는 검사장치에서 이용된다. 콘택트시트(110A)는 전자 디바이스와 검사용 회로부재의 사이에 배열설치되고, 전자 디바이스와 검사용 회로부재를 전기적으로 접속하기 위한, 시트형상의 중간 접속용 부재이다. 제1-2예는, 제1-1예에 있어서, 단자부(113A)를 배선부(114)로 바꿈으로써, 단자핀을 확대하여 검사용 회로부재에 전기적으로 접속할 수 있도록 한 것으로, 이 이외의 다른 각 부에 대해서는 제1-1예와 마찬가지이다.
각 부의 재질에 대해서는, 제1-1예와 마찬가지로, 여기에서는 설명을 생략한다.
다음에, 본 발명의 전자 디바이스 검사용 콘택트시트의 실시형태의 제1-3예를 도 3에 기초하여 설명한다.
제1-3예의 전자 디바이스 검사용 콘택트시트(210)도, 제1-1예와 마찬가지로, 검사용 회로부재 및 전자 디바이스를, 고정대와 압압구에 의해 사이에 끼우고, 억눌러, 전자 디바이스를 검사용 회로부재에 전기적으로 접속시켜, 전자 디바이스의 기능, 특성 등을 검사, 또는 번인을 행하는 검사장치에서 이용된다. 콘택트시트(210)는 전자 디바이스와 검사용 회로부재의 사이에 배열설치되고, 전자 디바이스와 검사용 회로부재를 전기적으로 접속시킨다. 제1-3예는, 제1-1예에 있어서, 디바이스와의 접촉용의 단자부(113)의 형상을 바꾼 것으로, 디바이스와의 접촉용의 단자부(113)는 제1금속층(230A), 제2금속층(230c)으로 이루어진다. 도 3의 (b)에 나타낸 바와 같이, 제2금속층(230c)은 표리 도통부(212)의 단부영역의 중심에 요부(231)가 형성되어 있다.
또, 여기에서는, 제1금속층, 제2금속층은, 다층의 금속층으로 이루어진 것도포함한다.
제1금속층, 제2금속층의 층 구성, 재질, 제조방법은, 특별히 한정되지 않지만, 후에 제조방법의 설명을 기술하지만, 그 제조방법에 의해 제한을 받는 것이 있다.
예컨대, 도 5, 도 6에 나타낸 제조방법에 의해 제조되는 경우에는, 제1금속층(230A), 스퍼터Cr, 스퍼터Cu, 및 내에칭성 금속으로서의 전해Ni도금층을 적층한 것으로 된다. 제2금속층(230c)으로서는, Ni도금층, 및 내에칭성 금속으로서의 Pd도금층을 적층한 것으로 된다.
다음에, 도 1에 나타낸 제1-1예의 전자 디바이스 검사용 콘택트시트(110)의 제조방법의 1예를 도 4에 기초하여 간단히 설명한다.
우선, 절연성의 고무탄성층(111)로 이루어진 탄성재시트를 준비한다. 다음에, 탄성재시트의 양면에, 각각 Cu박으로 이루어진 금속층(113a)과 절연성의 보호막으로 이루어진 절연성의 수지층(121)을 적층한 2층 적층기재를 라미네이트 후, 경화시킨다. 이 경우 절연성의 수지층(121)측을 절연성의 고무탄성층(111)로 이루어진 탄성재시트로 향하게 한다(도 4의 (a)).
이에 의해, 절연성의 고무탄성층(111)을 사이에 끼우고 양면에 절연성의 수지층(121)을 적층한 3층 구조의 절연성 시트로 이루어진 베이스 기재(111A)를 구성하는 5층의 적층기재가 형성된다.
또, 여기에서의 금속층(113a)은, 후공정에서 가공되고, 도 1의 단자부(113, 113A)의 금속층(113a)으로 이루어진 것이다.
상기 2층 적층기재로서는, Cu박으로 이루어진 금속층(113a)과, 폴리이미드 수지층 또는 액정 폴리머로 이루어진 절연성의 수지층(121)을 적층한 것이, 통상 이용된다.
이어서, 얻어진 5층의 적층기재(111A)의, 표리 도통부 형성 개소에, 관통구멍을 뚫어, 구멍부(111H)를 형성한다(도 4의 (b)).
구멍부(111H)의 형성은, 통상 UV-YAG레이저 등을 이용한 레이저 가공에 의해 행해진다.
이어서, 구멍부(111H)에 스크린 인쇄법 또는 금속마스크 인쇄법 또는 스티지 인쇄법 등에 의해 페이스트형상의 도전성의 고무탄성재를 충전하여, 가열경화시키고, 더욱이 구멍부로부터 돌출하고 있는 도전성의 고무탄성재의 경화물 및 주위의 Cu박(금속층 113a)의 표층을 연마한다(도 4의 (c)).
도 1의 (a)에 나타낸 표리 도통부(112)를 형성하는 도전성에 고무탄성을 갖는 고무탄성재로서는 합성고무중에 도전입자를 분산시킨 페이스트 재료를 이용한다.
예컨대, 실리콘 고무를 베이스재로 한 은 페이스트를 들 수 있지만, 이에 한정되지는 않는다.
이에 의해, 도 1의 (a)에 나타낸 표리 도통부(112)가 형성된다.
표리 도통부(112)의 양단의 면은 금속층(113a)의 면과 동일한 높이로 된다.
이어서, 금속층(113a)의 양면에 건조필름타입의 레지스트를 형성하고, 노광, 현상에 의해 단자부 내지 배선부 형성영역을 개구부로서 제판한다. 다음에, 금속층(113a)을 급전층(給電層)으로 한 전해도금에 의해, Cu도금, Ni도금, Au도금을 이 순서로 시행하고, 개구부의 Cu박(금속층 113a) 및 도전부(112) 양단의 표면에, 차례로 Cu도금층, Ni도금층, Au도금층을 적층한 금속층(113b)을 설치하여 단자부(113)를 얻는다(도 4의 (d)). 다음에, 레지스트(170)를 제거한(도 4의 (e)) 후, Au도금층을 내에칭층으로서, 노출한 Cu박(금속층 113a)을 에칭 제거한다(도 4의 (f)).
Cu박의 에칭은 Cu를 용해하는데 Ni를 용해하지 않은 알칼리 과류안용액(過硫安溶液) 등으로 행한다.
이어서, 금형에 의한 타발에 의해 외형가공을 행해, 도 1의 (a)에 나타낸 전자 디바이스 검사용 콘택트시트(110)를 형성한다(도 4의 (g)).
이렇게 하여, 도 1의 (a)에 나타낸 제1예의 전자 디바이스 검사용 콘택트시트(110)는 형성된다.
또, 도 2에 나타낸 제1-2예의 전자 디바이스 검사용 콘택트시트(110A)의 제조는, 예컨대 도 4에 나타낸 제조방법에 있어서, 레지스트(170)의 개구부의 형상을 바꾼 것만으로 행해진다.
다음에, 도 3에 나타낸 제1-3예의 전자 디바이스 검사용 콘택트시트(210)에 있어서 절연성의 수지층(221)으로서 액정 폴리머시트를 이용한 것을 제조하는 제조방법의 1예를, 도 5, 도 6에 기초하여, 단단히 설명한다.
우선, 액정 폴리머시트를 절연성의 수지층(221)으로서, 접착성을 갖는 절연성의 고무탄성시트(211)의 양면에, 각각 라미네이트한 후, 가열하여, 액정 폴리머시트, 절연성의 고무탄성시트, 액정 폴리머시트의 3층 구조의 적층기재를, 베이스 기재(211A)로서 얻는다(도 5의 (a)).
절연성의 고무탄성시트(211)로서는, 통상, 실리콘 고무시트가 이용된다.
이어서, 얻어진 3층의 적층기재(211A)의 표리 도통부 형성 개소에, 관통구멍을 뚫어, 구멍부(211H)를 형성한다(도 5의 (b)).
구멍부(211H)의 형성은, 통상, CO2레이저 등을 이용한 레이저 가공에 의해 행해진다.
이어서, 구멍부(211H)에 스크린 인쇄법 또는 금속마스크 인쇄법 또는 스티지 인쇄법 등에 의해 페이스트형상의 도전성의 고무탄성재를 충전하여, 경화시키고, 더욱이 구멍부로부터 돌출하고 있는 도전성의 고무탄성재의 경화물 및 주위의 액정 폴리머시트로 이루어진 절연성의 수지층(221) 표층을 연마하여, 표면부를 평탄화 한다(도 5의 (c)).
도 3의 (a)에 나타낸 표리 도통부(212)를 형성하는 도전성에 고무탄성을 갖는 고무탄성재로서는 합성고무중에 도전입자를 분산시킨 재료를 이용한다.
예컨대, 실리콘 고무를 베이스재로 한 은 페이스트를 들 수 있는데, 이에 한정되지는 않는다.
이에 의해, 도 3의 (a)에 나타낸 표리 도통부(212)가 형성된다.
이어서, 스퍼터법 또는 이온 플레이팅법에 의해, 3층 구조의 적층기재의 양면에, 차례로 Cr층, Cu층으로 이루어진 금속층(230a)을 형성한다(도 5의 (d)).
Cr층, Cu층으로 이루어진 금속층(230a)은 전해도금의 경우의 급전층으로 됨과 동시에, 단자부(230, 235)와 액정 폴리머, 및 표리 도통부(212)와의 접합강도를 얻는 것이다.
이어서, 스퍼터법 또는 이온 플레이팅법에 의해 형성된 양면의 금속층(230a)의 Cu층 상에, 단자부 내지 배선부 형성영역을 개구부(270a)으로서 제1레지스트(270)를 제판한 후, 개구부의 Cu층 상에 전해Ni도금을 시행하여, Ni층(230b)을 형성한다(도 5의 (e)).
이어서, 제1레지스트(270)를 제거한 후, 소정 형상을 개구부(275a)로서 제2레지스트(275)를 제판한다. 다음에, 개구부의 Ni층(230b) 상에, 전해도금에 의해, Ni도금, Pd도금을 행해, 개구부의 액정 폴리머 및 표리 도통부 상에, 차례로 Ni도금층, Pd도금층을, 금속층(230c)으로서 배열설치한다(도 6의 (f)).
이 제2레지스트(275)의 개구부(275a)의 형상에 의해, 도 3의 (a)에 나타낸 요부(231)가 형성된다.
이어서, 제2레지스트(275)를 제거 후, Ni도금층, Pd도금층을 내에칭층으로서, 노출한 Cr, Cu층으로 이루어진 금속층(230a)을 에칭 제거한다(도 6의 (g)).
이어서, 금형에 의한 타발에 의해 외형가공과 구멍부(216, 215)의 형성을 행한다(도 6의 (h)).
이렇게 하여, 도 3에 나타낸 제3예의 전다 디바이스 검사용 콘택트시트(210)가 형성된다.
실시예
다음에, 구체적 실시예를 들어, 본 발명을 좀더 설명한다.
(실시예1-1)
실시예1-1은, 도 1의 (a)에 나타낸, 실시형태의 제1-1예의 전자 디바이스 검사용 콘택트시트(110)에 대응하고 있다. 이 콘택트시트(110)를 구성하는 절연성의 고무탄성층(111), 절연성의 보호층(121), 표리 도통부(112)는, 각각 100㎛ 두께의 실리콘 고무시트, 25㎛ 두께의 폴리이미드층, 실리콘 고무를 베이스재로 한 은 페이스트를 경화한 것으로 이루어진다. 금속층(113a)은 약 18㎛ 두께의 Cu박으로 이루어지고, 금속층(113b)는 외측으로 향해 차례로 전해도금에 의해 적층된, Cu도금층, Ni층, Au도금층으로 이루어지고, 각각 두께 20㎛, 5㎛, 1.2㎛로 되어 있다.
이하, 도 4에 기초하여, 제조방법을 설명한다.
우선, Cu박 18㎛와 폴리이미드층 25㎛로 이루어진 2층 적층재를, 접착성을 갖는 100㎛ 두께 실리콘 고무시트의 양면에 라미네이트한 후, 가열한다. 이렇게 하여, Cu박 18㎛, 폴리이미드층 25㎛, 실리콘 고무 100㎛, 폴리이미드 25㎛, Cu박 18㎛의 5층 적층재를 얻었다(도 4의 (a)).
실리콘 고무시트의 영율은 2MPa, 한계 압축왜곡은 0.6(=b)이다.
이어서, UV-YAG 레이저(제3고조파) 가공에 의해, 표리 도통부(도전 포스트) 형성 개소에 φ200㎛의 관통구멍(111H)을 형성했다(도 4의 (b)).
이어서, Ag가루 함유율 90중량%의 실리콘 고무계 Ag 페이스트를 스크린 인쇄법에 의해 관통구멍(111H)에 충전한 후, 150℃, 1시간 가열하여 경화했다.
또, 별도 테스트 피스로 성형하여 측정한 경화물의 체적 저항률은 3×10(-4)Ω·cm, 영율은 4MPa, 한계 압축왜곡은 0.3(=a)이다.
이어서, #600번 및 #1000번의 연마지로, 관통구멍(111H)으로부터 돌출하고 있는 Ag 페이스트 경화물 및 주위의 Cu박 표층을 약간 연마하여, 표면을 평탄화 했다(도 4의 (c)).
이어서, 양면에 50㎛ 두께의 건조필름 레지스트를 형성하고, 양면을 노광, 현상에 의해 단자부를 개구한 레지스트 패턴을 형성한 후, Cu박부를 급전층으로서, 개구부로부터 노출한 Cu박 상 및 Ag 페이스트 경화물에, 전해도금법에 의해, Cu도금층, Ni도금층, Au도금층을, 각각 20㎛, 5㎛, 1.2㎛ 두께로 순차 형성하고, 금속층(113b)으로 했다(도 4의 (d)).
개구부의 지름은 φ0.3mm로 했다.
이어서, 레지스트 박리한(도 4의 (e)) 후, 금속층(113b)의 Ni도금층, Au도금층을 내에칭층으로 하여, 노출한 Cu박을 알칼리성 과류안계용액으로 에칭 제거했다(도 4의 (f)).
이어서, 금형에 외형과 가이드볼(115)을 타발, 도 1의 (a)에 나타낸 제1-1예의 전자 디바이스 검사용 콘택트시트(110)의 제조를 완료했다.
더욱이, 제조된 전자 디바이스 검사용 콘택트시트(110)를 이용하여, 최대 압축왜곡이 50㎛(=ΔH)의 조건으로 반복하여 도통저항을 측정한 결과, 50000회의 후에도 1단자당 50mΩ 이하로, 사용에 견디는 것이였다.
또, 본 예에서는, 도 1의 (a)에서의 H1은 100㎛, H2는 약 186㎛, a=0.3, b=0.6으로, H1＞ΔH/b, H2＞ΔH/a를 만족하고 있다.
(실시예1-2)
실시예1-2는, 도 3에 나타낸 실시형태의 제1-3예의 전자 디바이스 검사용 콘택트시트(210)에 대응하고 있다. 이 콘택트시트(210)를 구성하는 절연성의 고무탄성층(211), 절연성의 보호층(221), 표리 도통부(212)는, 각각 125㎛ 두께의 실리콘 고무시트, 25㎛ 두께의 액정 폴리머층, 실리콘 고무를 베이스재로 한 은 페이스트를 경화한 것으로 이루어진다. 제1금속층 230A, 235A는 차례로 0.1㎛ 두께의 스퍼터 Cr층, 0.2㎛ 두께의 스퍼터 Cu층, 2.0㎛ 두께의 Ni도금층의 적층 구조체로 이루어지고, 제2금속층 230c, 235c는 차례로 25㎛ 두께의 Ni도금층, 0.5㎛의 Pd도금층의 적층 구제초로 이루어진다.
이하, 도 5, 도 6에 기초하여, 제조방법을 설명한다.
우선, 25㎛ 두께 액정 폴리머시트를, 접착성을 갖는 125㎛ 두께 실리콘 고무시트의 양면에 라미네이트한 후, 가열한다. 이렇게 하여, 액정 폴리머 25㎛/실리콘 고무 125㎛/액정 폴리머 25㎛의 3층 구조의 적층기재를 얻는다(도 5의 (a)).
실리콘 고무시트의 영율은 2MPa, 한계 압축왜곡은 0.6(=b)이다.
이어서, CO2레이저 가공에 의해, 표리 도통부(도전 포스트) 형성 개소에 φ 250㎛의 관통구멍(211H)을 형성했다(도 5의 (b)).
이어서, Ag가루 함유율 90중량%의 실리콘 고무계 Ag페이스트를 스크린 인쇄법에 의해 관통구멍(211H)에 충전한 후, 150℃, 1시간 가열하여 경화했다.
또, 별도 테스트 피스로 성형하여 측정한 경화물의 체적 저항률은 3×10(-4)Ω·cm, 영율은 4MPa, 한계 압축왜곡은 0.3(=a)이다.
이어서, #600번 및 #1000번의 연마지에 의해, 관통구멍(111H)으로부터 돌출하고 있는 Ag페이스트 경화물 및 주위의 액정 폴리머를 약간 연마하여, 표면을 평탄화 했다(도 5의 (c)).
이어서, 스퍼터법에 의해, 3층 구조의 적층기재의 양면에, 차례로 Cr층, Cu층을, 각각 0.1㎛, 0.2㎛의 두께로 형성했다(도 5의 (d)).
Cr층, Cu층은 전해도금의 경우의 급전층으로 됨과 더불어, 액정 폴리머층, 표리 도통부와의 접합성을 확보하는 것이다.
이어서, 50㎛의 건조필름 레지스트를 이용, 스퍼터법에 의해 형성된 양면의 Cu층 상에, 단자부 내지 배선부 형성영역을 개구부로서 제1레지스트(270)를 제판한 후, 개구부의 Cu층 상에 전해Ni도금을 시행하여, 2.0㎛ 두께의 Ni층을 형성했다(도 5의 (e)).
또, 개구부의 지름은 φ0.35mm로 했다.
이에 의해, 제1전해도금처리공정을 종료했다.
이어서, 양면에 50㎛ 두께의 건조필름 레지스트를 형성하고, 양면을 노광, 현상에 의해 원하는 형상으로 개구한 제2레지스트(275)를 형성한 후, 스퍼터 형성된 Cr층, Cu층을 급전층으로 하여, 개구부로부터 노출된 Ni도금층 상에, 전해도금법에 의해, 차례로 Ni도금층, Pd도금층을, 각각 2.5㎛, 0.5㎛의 두께로 적층하고, 제2금속층 230c, 235c 형성했다(도 6의 (f)).
Ni도금은 일반적인 습식욕, Pd도금은 리로널사 제조 Pd도금욕을 이용했다.
제2레지스트의 개구부는, 제1도금처리에서 형성된 Ni도금층 상에 배치된다.
이에 의해, 제2전해도금처리공정을 종료했다.
이어서, 제2레지스트(275)를 박리하고, 제1도금처리로 형성한 Ni도금층, 및 제2전해도금으로 형성한 Pd도금층을 내에칭층으로 하여, 노출한 스퍼터 형성의 Cr층, Cu층을 에칭 제거했다(도 6의 (g)).
이어서, 금형에 의한 타발로 외형 가공을 행해, 도 3에 나타낸 전자 디바이스 검사용 콘택트시트(210)의 제조를 완료했다(도 6의 (h)).
또, 외형 가공의 경우, 표리 도통부(212)의 근방에 베이스 기재를 관통하는 φ100㎛의 관통구멍(216) 및 가이드홀(215)을 뚫었다.
더욱이, 제조된 전자 디바이스 검사용 콘택트시트(210)를 이용, 실시예1의 경우와 마찬가지로, 최대 압축왜곡이 50㎛(=ΔH)의 조건으로 반복하여 도통저항을 측정한 결과, 50000회의 후에도 1단자당 20mΩ 이하로, 사용에 견디는 것이였다.
또, 본 예에서는, 도 1의 (a)에서의 H1은 125㎛, H2는 약 175㎛, a=0.3, b=0.6이고, H1＞ΔH/b, H2＞ΔH/a를 만족하고 있다.
본 발명은, 상기와 같이, 전자 디바이스와 검사용 회로부재의 사이에 배열설치되고, 전자 디바이스의 단자부와 검사용 회로부재의 단자부를 전기적으로 접속하기 위한 시트형상의 중간 접속용 부재로서 기능하는 콘택트시트이다. 강성이 높은 검사용 다층 회로기판을 어쩔 수 없이 사용할 수 밖에 없는 경우 등에 있어서, 측정하는 전자 디바이스와 검사용 회로부재간의 전기접촉을 확실히 할 수 있다. 동시에, 그와 같은 전자 디바이스 검사용 콘택트시트를 제조할 수 있다.
제2실시형태
본 발명의 제2실시형태를 도면에 기초하여 설명한다.
도 9의 (a)는, 본 발명의 전자 디바이스 검사용 콘택트시트의 실시형태의 제2-1예의 일부 단면도이고, 도 9의 (b)는 도 9의 (a)의 A1방향에서 본 도면이고, 도 10은 도 9에 나타낸 전자 디바이스 검사용 콘택트시트를 검사장치에 사용한 상태를 나타낸 개략 단면도이고, 도 11은 본 발명의 전자 디바이스 검사용 콘택트시트의 실시형태의 변형예의 일부 단면도이고, 도 12의 (a) ~ 도 12의 (e)는 요부형상의 다른 예를 나타낸 도면이고, 도 13은 도 9에 나타낸 제1예의 전자 디바이스 검사용 콘택트시트의 단자와 디바이스의 땜납볼과의 접촉을 설명하기 위한 도면, 도 14는 도 9에 나타낸 제2-1예의 전자 디바이스 검사용 콘택트시트의 제조공정 단면도의 일부이며, 도 15는 도 14에 연속하는 공정 단면도이다.
여기서, 도 9의 (a)는 도 9의 (b)의 A2-A3에서의 단면을 나타낸 것이고, 또 도 10에 나타낸 A4부의 확대도이다.
또, 도 10에서는, 이해를 쉽게하기 위해, 단자 513, 513A, 표리 도통부(512)의 수를 적게하여 나타내고 있다.
도 9 ~도 15중, 510, 510A는 전자 디바이스 검사용 콘택트시트(간단히 콘택트시트), 511은 절연성의 고무탄성층(절연성의 고무탄성시트라고도 말함), 511H는 구멍부, 512는 표리 도통부 또는 도통부(도전 포스트라고도 말함), 513은 (디바이스와의 접촉용의) 단자부, 513A는 (검사용 회로부재와의 접촉용의) 단자부, 513a는 금속층(Cu박), 513b는 금속층(동 도금층), 513c는 표면도금층(Ni도금층+Au도금층), 521은 절연성의 보호막(절연성의 수지층이라고도 말함), 530은 검사용 회로부재, 530a는 단자부, 531은 배선부, 540은 전자 디바이스, 541은 검사용 단자부(간단히 단자라고도 말함), 550은 고정대, 555는 압압구, 560은 위치결정핀, 570은 레지스트, 580, 580a는 슬릿 개구의 요부, 585는 구멍형상 개구의 요부이다.
우선, 본 발명의 전자 디바이스 검사용 콘택트시트의 실시형태의 제2-1예를 도 9에 기초하여 설명한다.
본 예의 전자 디바이스 검사용 콘택트시트(510)는, 도 10에 나타낸 바와 같이, 검사용 회로부재(530) 및 전자 디바이스(540)를, 고정대(550)와 압압구(555)에 의해 사이에 끼우고, 억눌러, 전자 디바이스(540)를 검사용 회로부재(530)에 전기적으로 접속시키고, 전자 디바이스의 기능, 특성 등을 검사 또는 번인을 행하는 검사장치에서 이용되는 것이다. 콘택트시트(510)는 전자 디바이스(540)와 검사용 회로부재(530)의 사이에 배열설치되고, 전자 디바이스(540)와 검사용 회로부재(530)를 전기적으로 접속하기 위한 시트형상의 중간 접속용 부재이다. 도 9의 (a))에 나타낸 바와 같이, 콘택트시트(510)는 절연성의 고무탄성층(511)과, 이 고무탄성층(511)을 사이에 끼우고 양면에 설치된 절연성의 보호막(521)으로 이루어진 3층 구조의 베이스 기재(511A), 베이스 기재(511A)의 표리면에 직교하는 방향으로 관통하여 설치되고, 도전성에 고무탄성을 갖는 고무탄성재로 이루어진 표리 도전부(512)를 갖추고 있다. 도통부(512)의 한쪽의 단부에는 디바이스와의 접촉용의 단자부(513)가 설치되고, 다른쪽의 단부에는 검사용 회로부재의 단자부와 직접 접촉하기 위한 단자부(513A)가 설치되어 있다. 이들 단자부(513, 513A)는, 표리 도통부(512)의 전 영역을 포함하면서 그 주위에 걸치도록, 이들 상에, 표리 도통부(512)의 전 영역보다 크게 설치되어 있다.
그리고, 전자 디바이스(540)와의 접촉용의 개개의 단자부(513)의 주위 전체에 걸쳐, 연속하는 슬릿 개구(580)로 이루어진 요부가, 베이스 기재(511A)의 보호막(521)에 이것을 관통하도록 형성되어 있다.
본 예의 전자 디바이스 검사용 콘택트시트(510)는, 땜납볼을 그 단자로 하는 BGA 또는 CSP를 검사하는 대상의 전자 디바이스로 한다.
절연성의 고무탄성층(511)의 재질로서는, 예컨대 실리콘 고무를 들 수 있는데, 이에 한정되지는 않는다.
불소고무, 우레탄고무, 폴리브타디엔고무, 폴리이소프렌고무, 에틸렌-초산비닐 공중합체 등도 적용할 수 있다.
절연성의 보호막(521)의 재질로서는, 폴리이미드, 액정 폴리머가 바람직한 예로 들어지지만, 이에 한정되지는 않는다.
표리 도통부(512)를 형성하는 도전성에 고무탄성을 갖는 고무탄성재로서는, 합성고무중에 도전입자를 분산시킨 재료로 만들어지는 것, 예컨대 실리콘 고무를 베이스재로 한 은 페이스트를 경화한 것을 들 수 있는데, 이에 한정되지는 않는다.
또, 표리 도통부(512)의 저항으로서는, 1개소당 100mΩ 이하인 것이 바람직하다.
단자(513, 513A)의 층 구성, 재질은 특별히 한정되지 않지만, 후에 기술하는제조에 의해, 층 구성, 재질을 적절하게 선택한다.
예컨대, 도 14, 도 15에 나타낸 제조방법에 의해 제조되는 경우에는, 금속층(513b)으로서는 Cu도금층, 표면 도금층(513c)으로서는 Ni도금층+Au도금층으로 한다.
콘택트시트(510)의 두께방향으로의 최대 압축변형량의 설계치를 ΔH, 도전성에 고무탄성을 갖는 고무탄성재의 한계 압축왜곡을 a, 절연성의 고무탄성재의 한계 압축왜곡을 b로 한 경우, 절연성의 고무탄성층의 두께를 H1, 표리 도통부(도전 포스트)의 높이를 H2로 하면, H1＞ΔH/b, H2＞ΔH/a로 함으로써, 절연성의 고무탄성층의 압축왜곡 ΔH/H1는 ΔH/H1＜b, 도전성에 고무탄성을 갖는 고무탄성재의 압축왜곡 ΔH/H2는 ΔH/H2＜a로 되고, ΔH의 반복 압축변형에 대해서도 각각의 재료의 한계 압축왜곡 이하의 조건으로 사용되기 때문에, 고무탄성을 잃지 않는다.
또, 일반적으로, b＞a이다.
본 예의 전자 디바이스 검사용 콘택트시트(510)는, 전자 디바이스(540)와의 접촉용의 개개의 단자부(513)의 주위 전체에 걸쳐, 연속하는 슬릿 개구(580)로 이루어진 요부를 갖추고, 슬릿 개구(580)는 베이스 기재(511A)의 보호막(521)에 이를 관통하도록 형성되어 있다. 검사의 경우에, 전자 디바이스의 땜납볼의 큰 크기의 것의 사이에 작은 크기의 것이 있는 경우에도, 접촉불량을 일으키는 일은 없다.
이 이유를, 도 13에 기초하여 간단히 설명해 둔다.
도 13은, 땜납볼(545, 547)이 땜납볼(546)에 비해 클 경우이다.
전자 디바이스를 검사할 경우, 땜납볼(545, 547)이 먼저 디바이스와의 접촉용의 단자부(513)에 각각 접촉한다(도 13의 (a)).
그리고, 더 밀어 넣어져, 땜납볼(545, 547)에 대응하는 단자부(513)는, 차차로, 검사용 회로부재(530)측으로 변위하는데, 앞서도 기술한 바와 같이, 본 예에 있어서는, 전자 디바이스(540)와의 접촉용의 개개의 단자부의 주위 전체에 걸쳐, 연속하여 슬릿 개구(580)로 이루어진 요부가, 베이스 기재(511A)의 보호막(521)에 이를 관통하도록 형성되어 있다. 이 때문에, 땜납볼(546)에 대응하는 단자부(513)는, 도 17의 (a), (b), (c)의 경우와는 달리, 주위의 보호막(521)에 의해, 인장되는 일은 없다.
도 17의 (a), (b), (c)에 있어서, 땜납볼(546a)과, 이 땜납볼(546a)보다 큰 땜납볼(545a, 547a)이 나타나 있다. 땜납볼(546a)에 대응하는 단자부(513)가 주위의 보호막(521)에 의해 인장되어 하강한다.
도 13에 있어서, 땜납볼(546)에 대응하는 단자부(513)는, 주위의 고무탄성층(511)으로부터는 약간의 인장을 받지만, 고무탄성층(511)이 거기에 대응하여 변형하기 때문에, 땜납볼(546)에 대응하는 단자(513)의 위치는, 거의 그 인접하는 단자의 위치변화의 영향을 받지 않는다.
결과, 도 13의 (b)와 같이, 전자 디바이스의 땜납볼의 큰 크기의 것의 사이에 작은 크기의 것이 있는 경우에도, 각각, 양호한 접촉을 행할 수 있다.
다음에, 본 발명의 전자 디바이스 검사용 콘택트시트의 실시형태의 변형예를 도 11에 기초하여 설명한다.
변형예의 전자 디바이스 검사용 콘택트시트(510A)는, 도 9에 나타낸 본 예의콘택트시트(510)에 있어서, 전자 디바이스(540)와의 접촉용의 개개의 단자부의 주위 전체에 걸쳐, 연속하여 슬릿 개구(580)로 이루어져 보호막(521)을 관통하는 요부 대신에, 베이스 기재의 보호막(521)과 고무탄성층(511)에 걸친 연속하는 슬릿 개구(580a)로 이루어진 요부를 설치한 것이고, 이 이외의 다른 각 부에 대해서는 제2-1예와 동일하다.
각 부의 재질에 대해서는, 제2-1예와 마찬가지로, 여기에서는 설명을 생략한다.
또한, 별도의 변형예로서는, 도 9에 나타낸 본 예의 콘택트시트(510), 또는 도 11에 나타낸 변형예의 콘택트시트(510A)에 있어서, 각각, 연속하는 요부 대신에, 간헐적인 슬릿 개구(580, 585)로 이루어진 요부를 설치한 것(도 12의 (a)~(c)), 및 단자의 둘레에 동심원형상으로 연속하는 슬릿 개구(580)를 설치한 것이다(도 12의 (d), (e)).
또한, 도 9에 나타낸 본 예의 콘택트시트(510)에서는, 표리 도통부(512)의 양단에 각각 단자부(513, 513A)를 설치한 구조로 하고 있지만, 단자부를 표리 도통부(512)로부터 떨어진 위치에 설치할 경우의 것도 변형예로서 들 수 있다.
전자 디바이스와 접촉하는 측의 단자부를 표리 도통부(512)로부터 떨어진 위치에 설치할 경우에는, 배선부에 의해 표리 도통부(512)와 단자부를 접속한 형태를 취하는 것이 보통이고, 이와 같은 경우에 있어서는 요부를 간헐적으로 설치한다.
또한, 전자 디바이스와 접촉하는 측의 단자부의 입체적 형상도, 본 예와 같이 평탄형상의 것으로 한정되지는 않는다.
예컨대, 접촉성을 고려하여, 중심이 요(凹)형상 또는 철(凸)형상의 것이나, 전해도금에 의해, Cu도금, 조화(粗化) Ni도금, 조화 Pd도금 등을 시행하고, 반구형상으로 그 표면을 바늘형상으로 한 것이여도 좋다.
다음에, 도 9에 나타낸 본 예의 전자 디바이스 검사용 콘택트시트(510)의 제조방법의 1예를 도 14, 도 15에 기초하여 간단히 설명한다.
우선, 절연성의 고무탄성층(511)으로 이루어진 탄성재시트의 양면에, 각각, Cu박 등으로 이루어진 금속층(513a)과 절연성의 보호막(521)을 적층한 2층 적층재를, 절연성의 보호막(521)측을 절연성의 고무탄성층(511)으로 이루어진 탄성재시트로 향해 라미네이트한 후, 경화시킨다(도 14의 (a)).
이에 의해, 절연성의 고무탄성층(511)을 사이에 끼우고 양면에 절연성의 수지층(521)을 적층한 3층 구조의 절연성 시트로 이루어진 베이스 기재를 형성하기 위한, 5층의 적층기재가 형성된다.
또, 여기에서의 금속층(513a)은, 가공되어, 도 9의 단자부(513, 513A)의 금속층(513a)부로 되는 것이다.
상기 2층 적층재로서는, Cu박으로 이루어진 금속층(513a)과, 폴리이미드 수지층 또는 액정 폴리머층으로 이루어진 절연성의 보호막(521)을 적층한 것이, 통상 이용된다.
이어서, 얻어진 5층의 적층기재의, 표리 도통부 형성 개소에, 관통구멍을 뚫어, 구멍부(511H)를 형성한다(도 14의 (b)).
구멍부(511H)의 형성은, 통상, UV-YAG레이저 등을 이용한 레이저 가공에 의해 행해진다.
이어서, 구멍부(511H)에 스크린 인쇄법 또는 금속 마스크 인쇄법, 스키지 인쇄법 등에 의해 페이스트형상의 도전성의 고무탄성재 형성용 부재를 충전하여, 가열 경화시키고, 더욱이 구멍부로부터 돌출하고 있는 도전성의 고무탄성재 형성용 부재 경화물 및 주위의 Cu박(금속층 513a)의 표층을 연마한다(도 14의 (c)).
도 9의 (a)에 나타낸 표리 도통부(512)를 형성하기 위한, 도전성에 고무탄성을 갖는 고무탄성재 형성용 부재로서는 합성고무중에 도전입자를 분산시킨 페이스트 재료를 이용한다.
예컨대, 실리콘 고무를 베이스재로서 Ag가루를 분산시킨 은 페이스트를 들 수 있는데, 이에 한정되지는 않는다.
이에 의해, 도 9의 (a)에 나타낸 표리 도통부(512)가 형성된다.
표리 도통부(512)의 양단의 면은 금속층(513a)의 면과 동일한 높이로 된다.
이어서, 양면의 전면에 전기 Cu도금(추가의 금속층) 513b를 시행한다(도 14의 (d)).
이어서, 양면에 건조필름타입의 레지스트(570)를 형성하고, 노광, 현상에 의해 단자부 형성영역만을 덮는 제판을 한(도 14의 (e)) 후, 단자부 형성영역 이외의 금속층(513a)과 도금층(513b)을 에칭 제거한다(도 15의 (f)).
레지스트(570)를 제거하고, 무전해 도금법에 의해, 양면의 단자형성영역의 표면부에 Ni층, Au층(표면 도금층) 513c를 형성한다(도 15의 (g)).
이에 의해, 단자(513, 513A)가 형성된다.
이어서, YAG 레이저의 조사에 의해, 전자 디바이스와 접촉하는 측의 단자(513)의 개개에 대해, 그 주위 전체에 걸쳐, 연속하여 슬릿 개구(580)로 이루어진 요부를, 베이스 기재의 보호막(521)에 이를 관통하도록 형성한다(도 15의 (h))
이 경우, YAG 레이저 조사조건을 적정화 하여, 표층의 보호막만을 제거한다.
이어서, 금형에 의한 타발로 외형 가공을 행해, 도 9의 (a)에 나타낸 전자 디바이스 검사용 콘택트시트(510)를 형성한다.
또, 상기 제조방법에 있어서, 도 15의 (h)의 공정에서, YAG 레이저 조사조건을 조정하여, 표층의 보호막(521)과 고무탄성층(511)에 걸치도록 요부를 형성하는 것이, 도 11에 나타낸 변형예의 콘택트시트의 제조방법이다.
또한, YAG 레이저 조사영역을 간헐적으로 조정하여, 도 12에 나타낸 형상의 요부를 형성할 수 있다.
실시예
다음에, 구체적 실시예를 들어, 본 발명을 좀더 설명한다.
(실시예2-1)
실시예2-1은, 도 9의 (a)에 나타낸 실시형태 예의 전자 디바이스 검사용 콘택트시트(510)에 대응하고, 0.5mm피치, 256Pin, 땜납볼 크기 평균 0.3mm의 BGA를 검사대상으로 한다. 도 14, 도 15에 나타낸 제조방법에 의해 제조된다.
그리고, 콘택트시트(510)의 절연성의 고무탄성층(511), 절연성의 보호층(521), 표리 도통부(512)는, 각각 350㎛ 두께의 실리콘 고무시트, 25㎛ 두께의 폴리이미드 수지층, 실리콘 고무를 베이스재로 한 은 페이스트를 경화한 것으로 이루어진다. 금속층(513a)은 약 18㎛ 두께의 Cu박으로 이루어지고, 금속층(513b)은 15㎛ 두께의 Cu도금층으로 이루어지며, 표면 도금층(513c)은 외측으로 향해 차례로 무전해 도금에 의해 형성된 Ni층, Au도금층으로 이루어진다. Ni층 및 Au도금층의 각각의 두께는 5㎛, 0.2㎛로 되어 있다.
이하, 도 14, 도 15에 기초하여, 제조방법을 설명한다.
우선, Cu박 18㎛와 폴리이미드 수지층 25㎛로 이루어진 2층 적층재를, 접착성을 갖는 350㎛ 두께 실리콘 고무시트의 양면에 라미네이트한 후, 가열한다. 이렇게 하여, Cu박 18㎛, 폴리이미드 수지층 25㎛, 실리콘 고무 350㎛, 폴리이미드 수지 25㎛, Cu박 18㎛의 5층 적층재를 얻었다(도 14의 (a)).
실리콘 고무시트의 탄성율은 3.4MPa, 한계 압축왜곡은 0.4이다.
이어서, UV-YAG 레이저(제3고조파) 가공에 의해, 표리 도통부(도전 포스트) 형성 개소에 φ200㎛의 관통구멍(511H)을 형성했다(도 14의 (b)).
이어서, Ag가루 함유율 90중량%의 실리콘 고무계 Ag 페이스트를 스키지 인쇄법에 의해 관통구멍(511H)에 충전한 후, 150℃, 1시간 가열하여 경화했다.
또, 별도 테스트 피스로 성형하여 측정한 경화물의 체적 저항률은 3×10(-4)Ω·cm, 탄성율은 1.5MPa, 한계 압축왜곡은 0.3이다.
이어서, #600번 및 #1000번의 연마지로, 관통구멍(511H)으로부터 돌출하고 있는 Ag 페이스트 경화물 및 주위의 Cu박 표층을 약간 연마하여, 표면을 평탄화 했다(도 14의 (c)).
이어서, 양면의 전면에 전기 Cu도금(15㎛)을 시행했다(도 14의 (d)).
이어서, 양면에 건조필름타입의 레지스트(570)를 형성하고, 노광, 현상에 의해 단자부 형성영역만을 덮는 제판을 한(도 14의 (e)) 후, 단자부 형성영역 이외의 금속층(513a)과 도금층(513b)을 에칭 제거했다(도 15의 (f)).
에칭액은, 염화제2철용액으로 행했다.
단자 형성영역의 지름은, φ0.3mm로 했다.
이어서, 레지스트(570)를 제거하고, 무전해 도금법으로, 양면의 단자 형성영역에 Ni층, Au층을 각각 두께 5㎛, 0.2㎛로 형성했다(도 15의 (g)).
이에 의해, 단자부(513, 513A)가 형성되었다.
이어서, AYG 레이저의 조사에 의해, 전자 디바이스와 접촉하는 측의 단자(513)의 개개에 대해, 그 주위 전체에 걸쳐, 연속하여 슬릿 개구(580)로 이루어진 요부를, 베이스 기재의 보호막(521)에 이를 관통하도록 형성했다(도 15의 (h)).
이어서, 금형에 외형과 가이드홀(도시하지 않음)을 타발하고, 도 9의 (a)에 나타낸 전자 디바이스 검사용 콘택트시트(510)의 제조를 완료했다.
도 10에 나타낸 장치에 있어서, 제조된 전자 디바이스 검사용 콘택트시트(510)를, 검사용 회로부재(530) 상에 고정하고, 0.5mm피치, 256Pin, 땜납볼 크기 평균 0.3mm의 BGA를, 도 13에 나타낸 바와 같이, 전자 디바이스 검사용 콘택트시트(510)에 차차로 가깝게 가압하여, 접촉저항을 측정했다.
5Kg의 하중(볼당 19.5g)에 대해, BGA 패키지 전체의 침입량은 65㎛이고, 단자 개개에 측정한 접촉저항치는 75±20mΩ이였다.
또, 측정에 사용한 BGA의 땜납볼 지름은 φ0.3±0.05mm였다.
또한, 본 실시예에서는 a=0.3, b=0.4, H1=0.35mm, H2=0.436mm, ΔH=0.065mm이고, H1＞ΔH/b, H2＞ΔH/a를 만족하고 있다.
또한, 비교로서, 콘택트시트 단자 주위에 슬릿 가공을 하고 있지 않은 콘택트시트에 대해, 동일한 테스트를 한 결과, BGA 패키지 전체의 침입량은 55㎛, 단자 개개에 측정한 접촉저항치는 160±85mΩ이였다. 즉, 슬릿 가공을 시행한 경우는, 슬릿 가공이 없는 경우와 비교하여, 침입량이 크고, 또 접촉저항치와 그 오차가 작은 것을 확인했다.
이상 설명한 바와 같이 본 발명에 의하면, 상기와 같이, 전자 디바이스와 검사용 회로부재의 사이에 배열설치되고, 전자 디바이스의 단자부와 검사용 회로부재의 단자부를 전기적으로 접속하기 위한, 시트형상의 중간 접속용 부재로서 기능하는 콘택트시트이고, 측정하는 전자 디바이스와 검사용 회로부재간의 전기접촉을 확실히 할 수 있다. 이 콘택트시트는, 반복 사용에도 견디고, 품질적으로도 우수하다. 상세하게는, 검사용 회로부재로서 강성이 높은 검사용 다층회로기판을 어쩔 수 없이 사용할 수 밖에 없는 경우에, 측정하는 전자 디바이스와 검사용 회로부재간의 전기접촉을 확실히 할 수 있는 전자 디바이스 검사용 콘택트시트의 제공을 가능하게 했다. 특히, 단자간 피치가 좁아져, 인접하는 단자의 땜납볼 크기가 다를 경우, 작은 크기의 땜납볼이 콘택트시트의 단자에 접촉되지 않는 문제를 해결할 수있는 콘택트시트의 제공을 가능하게 했다.

Claims (19)

  1. 전자 디바이스와 검사용 회로부재의 사이에, 이들 전자 디바이스와 검사용 회로부재가 전기적으로 접속가능하게 배열설치되는 전자 디바이스 검사용 콘택트시트에 있어서,
    절연성의 고무탄성층과,
    고무탄성층의 양면에 설치된 절연성의 1쌍의 보호막,
    고무탄성층과 1쌍의 보호막을 관통하여 이어지는 도전성의 고무탄성재로 이루어진 도통부 및,
    도통부의 양단부에 설치된 단자부 또는 배선부를 구비한 것을 특징으로 하는 전자 디바이스 검사용 콘택트시트.
  2. 제1항에 있어서, 단자부 또는 배선부는 도통부의 단면적보다 큰 면적을 가지면서 도통부의 전 영역을 덮는 것을 특징으로 하는 전자 디바이스 검사용 콘택트시트.
  3. 제2항에 있어서, 전자 디바이스측의 단자부는, 안쪽의 제1금속층과, 바깥쪽의 제2금속층을 갖추고, 제2금속층은 단자의 중심에 요부(凹部)를 갖춘 것을 특징으로 하는 전자 디바이스 검사용 콘택트시트.
  4. 제2항에 있어서, 도통부의 근방에, 고무탄성층 및 1쌍의 보호막을 관통하는 관통구멍이 형성되어 있는 것을 특징으로 하는 전자 디바이스 검사용 콘택트시트.
  5. 제2항에 있어서, 도통부는 실리콘 고무와, 이 실리콘 고무중에 분산된 도전입자로 이루어지고,
    절연성의 고무탄성층은 실리콘 고무로 이루어지며, 각 보호막은 폴리이미드 또는 액정 폴리머로 이루어진 것을 특징으로 하는 전자 디바이스 검사용 콘택트시트.
  6. 제6항에 있어서, 도전입자는 Ag로 이루어진 것을 특징으로 하는 전자 디바이스 검사용 콘택트시트.
  7. 제2항에 있어서, 콘택트시트의 두께방향으로의 최대 압축변형량을 ΔH, 도통부의 한계 압축왜곡을 a, 절연성의 고무탄성층의 한계 압축왜곡을 b로 한 경우, 절연성의 고무탄성층의 두께를 H1, 도통부의 높이를 H2로 하면, H1＞ΔH/b, H2＞ΔH/a인 것을 특징으로 하는 전자 디바이스 검사용 콘택트시트.
  8. 제1항에 있어서, 전자 디바이스측의 보호막에, 단자부를 둘러싸도록 슬릿 개구를 설치한 것을 특징으로 하는 전자 디바이스 검사용 콘택트시트.
  9. 제8항에 있어서, 단자부 또는 배선부는 도통부의 단면적보다 큰 면적을 가지면서 도통부의 전 영역을 덮는 것을 특징으로 하는 전자 디바이스 검사용 콘택트시트.
  10. 제8항에 있어서, 도통부는 실리콘 고무와, 이 실리콘 고무중에 분산된 도전입자로 이루어지고,
    고무탄성층은 실리콘 고무로 이루어지고, 각 보호막은 폴리이미드 또는 액정 폴리머로 이루어진 것을 특징으로 하는 전자 디바이스 검사용 콘택트시트.
  11. 제8항에 있어서, 도전입자는 Ag로 이루어진 것을 특징으로 하는 전자 디바이스 검사용 콘택트시트.
  12. 제8항에 있어서, 콘택트시트의 두께방향으로의 최대 압축변형량을 ΔH, 도통부의 한계 압축왜곡을 a, 절연성의 고무탄성층의 한계 압축왜곡을 b로 한 경우, 절연성의 고무탄성층의 두께를 H1, 도통부의 높이를 H2로 하면, H1＞ΔH/b, H2＞ΔH/a인 것을 특징으로 하는 전자 디바이스 검사용 콘택트시트.
  13. 제8항에 있어서, 전자 디바이스측의 단자부는, 그 중심에 요부를 갖춘 것을 특징으로 하는 전자 디바이스 검사용 콘택트시트.
  14. 제8항에 있어서, 전자 디바이스는 땜납볼을 갖춘 BGA 또는 CSP인 것을 특징으로 하는 전자 디바이스 검사용 콘택트시트.
  15. 전자 디바이스 검사용 콘택트시트의 제조방법에 있어서,
    단자부 형성용의 금속층과, 절연성의 보호막층용으로 이루어진 2층 적층재를, 접착성을 갖는 절연성의 고무시트의 양면에 라미네이트한 후 가열하여, 차례로 금속층, 보호막층, 절연성의 고무층, 보호막층, 금속층의 5층 구성의 적층기재를 얻는 공정과,
    얻어진 적층기재에 관통구멍을 뚫어 구멍부를 형성하는 공정,
    구멍부에 페이스트형상의 도전성의 고무탄성재를 충전하여 경화시키는 공정,
    구멍부로부터 돌출하고 있는 도전성의 고무탄성재를 연마하는 공정,
    도전성의 고무탄성재의 양면 및 그 주위의 금속층을 개구부로서, 레지스트를 제판(製版)한 후, 개구부의 금속층 상 및 고무탄성재 상에, 최표층을 내에칭성 금속으로 하는 적층도금 또는 단층도금을 시행하여, 단자부 또는 배선부를 설치하는 공정 및,
    레지스트 제거 후, 단자부 또는 배선부를 내에칭층으로서, 노출한 금속층을 에칭 제거하는 에칭공정을 구비한 것을 특징으로 하는 전자 디바이스 검사용 콘택트시트의 제조방법
  16. 전자 디바이스 검사용 콘택트시트의 제조방법에 있어서,
    절연성의 보호막층을, 접착성을 갖는 절연성의 고무시트의 양면에 라미네이트한 후 가열하여, 차례로 보호막층, 절연성의 고무층, 보호막층의 3층 구조의 적층기재를 얻는 공정과,
    얻어진 적층기재에 관통구멍을 뚫어, 구멍부를 형성하는 공정,
    구멍부에 페이스트형상의 도전성의 고무탄성재를 충전하여, 경화시키는 공정,
    구멍부로부터 돌출하고 있는 도전성의 고무탄성재를 연마하는 연마공정,
    스퍼터법 또는 이온 플레이트법에 의해, 3층 구조의 적층기재의 양면에 금속층을 형성하는 공정,
    금속층 상에 제1개구부를 갖춘 제1레지스트를 제판한 후, 제1개구부의 금속층 상에 내에칭성의 금속도금층을 시행하는 제1전해도금처리공정,
    제1레지스트를 제거 후, 제2개구부를 갖춘 제2레지스트를 제판한 후, 제2개구부의 내에칭성의 금속도금층 상에, 최표층을 내에칭성의 금속으로 하는 적층도금 또는 단층도금을 더 행해, 단자부 또는 배선부를 형성하는 공정 및,
    제2레지스트를 제거 후, 단자부 또는 배선부를 내에칭층으로서, 노출된 금속층을 에칭 제거하는 에칭공정을 구비한 것을 특징으로 하는 전자 디바이스 검사용 콘택트시트의 제조방법.
  17. 전자 디바이스 검사용 콘택트시트의 제조방법에 있어서,
    단자부 형성용의 금속층과, 절연성의 보호막층으로 이루어진 2층 적층재를,접착성을 갖는 절연성의 고무시트의 양면에 라미네이트한 후 가열하여, 차례로 금속층, 보호막층, 절연성의 고무층, 보호막층, 금속층의 5층 구성의 적층기재를 얻는 공정과,
    얻어진 적층기재에 관통구멍을 뚫어 구멍부를 형성하는 공정,
    구멍부에 페이스트형상의 도전성의 고무탄성재를 충전하여 경화시키는 공정,
    구멍부로부터 돌출하고 있는 도전성의 고무탄성재를 연마하는 공정,
    양면의 금속층에 추가 금속층을 도금법으로 적층하는 공정,
    추가 금속층 상의 단자 또는 배선 형성영역만을 덮도록 레지스트를 형성한 후, 노출하고 있는 추가 금속층 및 금속층을 에칭 제거하는 공정,
    레지스트 제거 후 무전해 도금법으로 추가 금속층의 양면의 단자 또는 배선 형성영역의 표면에 표면 도금층을 형성하는 공정 및,
    전자 디바이스와 접촉하는 측의 단자의 각각에 대해, 그 주위 전체에 걸쳐, 레이저 조사에 의해 보호막층을 관통하여 슬릿 개구로 이루어진 요부를 형성하는 공정을 구비한 것을 특징으로 하는 전자 디바이스 검사용 콘택트시트의 제조방법.
  18. 제15항 내지 제17항중 어느 한항에 있어서, 도전성의 고무탄성재는, 실리콘 고무와, 이 실리콘 고무중에 Ag 등의 도전입자를 분산시킨 재료로 이루어지고, 절연성의 고무탄성층은 실리콘 고무로 이루어지며, 절연성의 보호막은 폴리이미드 또는 액정 폴리머로 이루어진 것을 특징으로 하는 전자 디바이스 검사용 콘택트시트의 제조방법.
  19. 제15항 내지 제17항중 어느 한항에 있어서, 콘택트시트의 두께방향으로의 최대 압축변형량을 ΔH, 도전성의 고무탄성재의 한계 압축왜곡을 a, 절연성의 고무탄성층의 한계 압축왜곡을 b로 한 경우, 절연성의 고무탄성층의 두께를 H1, 도전성의 고무탄성재의 높이를 H2로 하면, H1＞ΔH/b, H2＞ΔH/a인 것을 특징으로 하는 전자 디바이스 검사용 콘택트시트의 제조방법.
KR1020030063282A 2002-09-11 2003-09-09 전자 디바이스 검사용 콘택트시트 및 그 제조방법 KR20040023776A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00265245 2002-09-11
JP2002265245A JP2004101410A (ja) 2002-09-11 2002-09-11 電子デバイス検査用コンタクトシートおよびその製造方法
JP2003066851A JP2004279046A (ja) 2003-03-12 2003-03-12 電子デバイス検査用コンタクトシートおよびその製造方法
JPJP-P-2003-00066851 2003-03-12

Publications (1)

Publication Number Publication Date
KR20040023776A true KR20040023776A (ko) 2004-03-18

Family

ID=32328280

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030063282A KR20040023776A (ko) 2002-09-11 2003-09-09 전자 디바이스 검사용 콘택트시트 및 그 제조방법

Country Status (3)

Country Link
US (1) US20040101666A1 (ko)
KR (1) KR20040023776A (ko)
TW (1) TW200408817A (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101122744B1 (ko) * 2010-01-21 2012-03-23 주식회사 아이에스시테크놀러지 꼭지점이 마련된 전극을 가지는 시트형 콘택터
WO2012057399A1 (ko) * 2010-10-27 2012-05-03 주식회사 엑스엘티 양방향 도전성 시트 및 그 제조 방법, 양방향 도전성 다층 시트, 반도체 테스트 소켓
KR101142829B1 (ko) * 2010-10-27 2012-05-08 에이케이이노텍주식회사 양방향 도전성 시트, 이를 이용한 반도체 테스트 소켓 및 그 제조방법
WO2018182327A1 (ko) * 2017-03-31 2018-10-04 정상후 반도체 패키지 테스트 소켓 및 그 제작방법
KR102065873B1 (ko) * 2019-02-20 2020-01-13 도시오 오쿠노 전자 디바이스 검사용 컨택트 시트 및 컨택트 시트의 범프 일체형 리드 형성 방법

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050285253A1 (en) * 2004-06-24 2005-12-29 Kumamoto Takashi Forming buried via hole substrates
FR2882491B1 (fr) * 2005-02-23 2009-04-24 Eads Space Transp Sas Soc Par Procede pour former des motifs electriquement conducteurs sur une surface non developpable d'un substrat isolant, et dispositif obtenu
US8399291B2 (en) * 2005-06-29 2013-03-19 Intel Corporation Underfill device and method
JP4905876B2 (ja) * 2005-10-31 2012-03-28 日本発條株式会社 導電性接触子ホルダの製造方法および導電性接触子ホルダ
JP4884749B2 (ja) * 2005-10-31 2012-02-29 日本発條株式会社 導電性接触子ホルダの製造方法および導電性接触子ユニットの製造方法
FR2906890B1 (fr) * 2006-10-10 2009-02-20 Thales Sa Interface de test pour boitiers bga hf
JP5686009B2 (ja) * 2011-03-18 2015-03-18 富士通株式会社 基板ユニット、及び、基板ユニットの製造方法
US9470715B2 (en) * 2013-01-11 2016-10-18 Mpi Corporation Probe head
DE102015211558A1 (de) * 2015-06-23 2016-12-29 Bombardier Transportation Gmbh Fahrzeug mit sandwichartigem plattenförmigem Bauteil
JP7405337B2 (ja) * 2018-10-11 2023-12-26 積水ポリマテック株式会社 電気接続シート、及び端子付きガラス板構造

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5759047A (en) * 1996-05-24 1998-06-02 International Business Machines Corporation Flexible circuitized interposer with apertured member and method for making same
US6406991B2 (en) * 1999-12-27 2002-06-18 Hoya Corporation Method of manufacturing a contact element and a multi-layered wiring substrate, and wafer batch contact board
US7033184B2 (en) * 2001-06-14 2006-04-25 Paricon Technologies Corporation Electrical interconnect device incorporating anisotropically conductive elastomer and flexible circuit

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101122744B1 (ko) * 2010-01-21 2012-03-23 주식회사 아이에스시테크놀러지 꼭지점이 마련된 전극을 가지는 시트형 콘택터
WO2012057399A1 (ko) * 2010-10-27 2012-05-03 주식회사 엑스엘티 양방향 도전성 시트 및 그 제조 방법, 양방향 도전성 다층 시트, 반도체 테스트 소켓
KR101142829B1 (ko) * 2010-10-27 2012-05-08 에이케이이노텍주식회사 양방향 도전성 시트, 이를 이용한 반도체 테스트 소켓 및 그 제조방법
WO2018182327A1 (ko) * 2017-03-31 2018-10-04 정상후 반도체 패키지 테스트 소켓 및 그 제작방법
KR102065873B1 (ko) * 2019-02-20 2020-01-13 도시오 오쿠노 전자 디바이스 검사용 컨택트 시트 및 컨택트 시트의 범프 일체형 리드 형성 방법

Also Published As

Publication number Publication date
US20040101666A1 (en) 2004-05-27
TW200408817A (en) 2004-06-01

Similar Documents

Publication Publication Date Title
JP3474937B2 (ja) 実装用配線板の製造方法、半導体パッケージの製造方法
TWI423745B (zh) 具內嵌元件之配線板及其製造方法
KR20040023776A (ko) 전자 디바이스 검사용 콘택트시트 및 그 제조방법
TWI658754B (zh) 電子零件檢查用之多層配線基板
KR20070073730A (ko) 배선 기판, 배선 재료 및 동장 적층판 및 배선 기판의 제조방법
JP3185452B2 (ja) 回路基板検査用アダプター装置の製造方法、並びに回路基板検査用アダプター装置、これを用いた回路基板検査方法および装置
JP3820603B2 (ja) コネクター装置
JP2004279046A (ja) 電子デバイス検査用コンタクトシートおよびその製造方法
JPH0772171A (ja) 配線板用電気検査治具
JPH08111574A (ja) 実装用印刷配線板およびその製造方法
JP5176500B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2004101410A (ja) 電子デバイス検査用コンタクトシートおよびその製造方法
JP2004171905A (ja) 電子デバイス検査用コンタクトシートおよびその製造方法
JPH08264939A (ja) 印刷配線板の製造方法
JPWO2020095656A1 (ja) 導電性部材の製造方法
JP2003255017A (ja) 電子デバイス検査用コンタクトシート
JP3576297B2 (ja) 電気検査治具及びその製造方法
JP2000002746A (ja) プローブ構造
JPH08285917A (ja) 回路基板検査用アダプター装置
JP3699420B2 (ja) 配線基板、その製造法及び測定装置
JP3111688B2 (ja) 回路基板検査用アダプター装置の製造方法並びに回路基板の検査方法および検査装置
JP2003255016A (ja) 電子デバイス検査用コンタクトシートおよびその製造方法
JPH05226430A (ja) プローブカード構造体およびその製法
KR100682578B1 (ko) 프로브카드용 인쇄회로기판의 제조방법
JP4640576B2 (ja) 抵抗素子搭載シート及びその製造法並びに抵抗素子搭載シートを用いた抵抗内蔵多層配線板の製造法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
SUBM Surrender of laid-open application requested