JP3536983B2 - エレクトリカルテスト用配線基板の製造方法 - Google Patents
エレクトリカルテスト用配線基板の製造方法Info
- Publication number
- JP3536983B2 JP3536983B2 JP2003290018A JP2003290018A JP3536983B2 JP 3536983 B2 JP3536983 B2 JP 3536983B2 JP 2003290018 A JP2003290018 A JP 2003290018A JP 2003290018 A JP2003290018 A JP 2003290018A JP 3536983 B2 JP3536983 B2 JP 3536983B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- wiring
- guide mark
- resist
- electrolytic copper
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】本発明は、プリント基板、集積回路用基
板、液晶表示基板などの高密度配線基板における導通抵
抗検査をはじめとする接触導通を要する電気的検査に使
用するエレクトリカルテスト用配線基板の製造方法に関
する。
板、液晶表示基板などの高密度配線基板における導通抵
抗検査をはじめとする接触導通を要する電気的検査に使
用するエレクトリカルテスト用配線基板の製造方法に関
する。
【０００２】本発明は、プリント基板をはじめ、高密度
実装基板の検査用基板の構造、作製法および検査法に関
するものである。本発明の背景として、実装基板上への
電子部品実装密度の増大や部品端子の狭ピッチ化があ
る。このため、実装部品端子の相互配置間隔が縮小して
いる。相互結線が確保できるようにする微細配線化およ
び多層化技術が進むに伴い、これら実装技術を駆使し
て、実装部品のマルチチップモジュール化が図られてい
る。例えば、シリコン基板上に半導体素子が集積回路化
されたもの（以下ベアチップ）をこれまで、リードフレ
ームに実装封止して、挿入部品もしくは面実装部品とし
てきた。これに対し、該ベアチップを複数個、ひとつの
基板にワイヤボンド接続またはＴＡＢ接続あるいはＣＣ
Ｂ接続し封止後、リードフレームに実装して機能化する
形態である。ＭＣＭは、ＣＯＢ，ＰＧＡ，ＨＩＣの分野
と特徴づけは、明確ではないが、ひとつの指標として、
実装基板面積に対するデバイスの面積比率が３０％以上
と定義されている。このような、基板はシリコンを基板
とするＭＣＭ−Ｄ、セラミック系材料を基板とするＭＣ
Ｍ−Ｃ、有機材料を基板とするＭＣＭ−Ｌに分けられ
る。
実装基板の検査用基板の構造、作製法および検査法に関
するものである。本発明の背景として、実装基板上への
電子部品実装密度の増大や部品端子の狭ピッチ化があ
る。このため、実装部品端子の相互配置間隔が縮小して
いる。相互結線が確保できるようにする微細配線化およ
び多層化技術が進むに伴い、これら実装技術を駆使し
て、実装部品のマルチチップモジュール化が図られてい
る。例えば、シリコン基板上に半導体素子が集積回路化
されたもの（以下ベアチップ）をこれまで、リードフレ
ームに実装封止して、挿入部品もしくは面実装部品とし
てきた。これに対し、該ベアチップを複数個、ひとつの
基板にワイヤボンド接続またはＴＡＢ接続あるいはＣＣ
Ｂ接続し封止後、リードフレームに実装して機能化する
形態である。ＭＣＭは、ＣＯＢ，ＰＧＡ，ＨＩＣの分野
と特徴づけは、明確ではないが、ひとつの指標として、
実装基板面積に対するデバイスの面積比率が３０％以上
と定義されている。このような、基板はシリコンを基板
とするＭＣＭ−Ｄ、セラミック系材料を基板とするＭＣ
Ｍ−Ｃ、有機材料を基板とするＭＣＭ−Ｌに分けられ
る。
【０００３】これらの基板は、ベアチップ実装前に、所
定パターンの形成を電気的なオープンショートテストで
確認する必要があり、プリント板で培われてきた検査方
法を適用する場合に検査条件は、従来よりさらに厳しく
なりつつある。例えば、所定パターンは、線幅と線間
（以下ラインアンドスペース）が１００μｍ／１００μ
ｍ以下の特徴がある。同時に、金メッキ処理された部品
実装の電極も９０〜１２０μｍピッチとなりつつあり、
その電極数は将来、１インチ角あたり１０００個を越え
ると予測される。従って、２００μｍピッチ以下で検査
用接触端子を被検査基板の電極に対向させる必要があ
る。また、被検査基板の電極は、実装前の損傷防止に格
段の注意を必要とする。この背景から、従来技術として
検査用接触端子を被検査基板に対向して配置する方法が
ある。
定パターンの形成を電気的なオープンショートテストで
確認する必要があり、プリント板で培われてきた検査方
法を適用する場合に検査条件は、従来よりさらに厳しく
なりつつある。例えば、所定パターンは、線幅と線間
（以下ラインアンドスペース）が１００μｍ／１００μ
ｍ以下の特徴がある。同時に、金メッキ処理された部品
実装の電極も９０〜１２０μｍピッチとなりつつあり、
その電極数は将来、１インチ角あたり１０００個を越え
ると予測される。従って、２００μｍピッチ以下で検査
用接触端子を被検査基板の電極に対向させる必要があ
る。また、被検査基板の電極は、実装前の損傷防止に格
段の注意を必要とする。この背景から、従来技術として
検査用接触端子を被検査基板に対向して配置する方法が
ある。
【０００４】従来技術においては、被検査基板に対向す
る端子は導電性金属端子が用いられる。しかし、被検査
基板の電極を損傷させる可能性がある。電極の損傷防止
を改善する方法として、特開昭５９−３２６９号公報に
示されるように検査用接触端子と被検査基板との間に圧
接時に導電性ゴムシートを挿入する技術がある。
る端子は導電性金属端子が用いられる。しかし、被検査
基板の電極を損傷させる可能性がある。電極の損傷防止
を改善する方法として、特開昭５９−３２６９号公報に
示されるように検査用接触端子と被検査基板との間に圧
接時に導電性ゴムシートを挿入する技術がある。
【特許文献１】特開昭５９−３２６９号公報
【０００５】この従来の方法は、電極配線層表面がソル
ダレジストなどのパッシベーション膜で沿面をとって被
覆されている場合、確実圧接するには不利である。ま
た、端子を保持する基板を利用するのでは、狭ピッチに
対応するのに限界がある。本発明は、狭ピッチに対応す
るのが容易で、狭ピッチでの導電性金属からなる突起電
極とその先端にのみ、導電性を損なわず、弾力性を有す
る樹脂が被覆された構造を与えるものである。
ダレジストなどのパッシベーション膜で沿面をとって被
覆されている場合、確実圧接するには不利である。ま
た、端子を保持する基板を利用するのでは、狭ピッチに
対応するのに限界がある。本発明は、狭ピッチに対応す
るのが容易で、狭ピッチでの導電性金属からなる突起電
極とその先端にのみ、導電性を損なわず、弾力性を有す
る樹脂が被覆された構造を与えるものである。
【０００６】本発明は、絶縁基板と、絶縁基板中に埋め
込まれている所定パターンの配線と、その配線上に設け
られた、被テスト用デバイスの電極と接触する突起電極
とよりなっており、導電性金属からなる突起電極先端が
導電性高分子で被覆されているエレクトリカルテスト用
配線基板の製造方法であって、厚さ３５〜７０μｍのキ
ャリア電解銅箔と厚さ０．１〜０．５μｍのニッケル層
からなる２層箔を用い、そのニッケル面にレジストをラ
ミネートし、ガイドマークを含め所定のパターンを含む
ネガイメージを焼き付け、現像し、パターンのポジイメ
ージを形成する工程と、パターンのポジイメージを電気
銅めっきした後、形成したガイドマーク、電気銅めっき
配線パターンを任意の樹脂に埋め込む工程と、ガイドマ
ークをキャリア電解銅箔側から見えるようにするためレ
ジスト形成、焼付け、現像によりガイドマーク部分のキ
ャリア電解銅箔をエッチングし、さらにニッケル層を除
去し、形成した配線のガイドマークをキャリア電解銅箔
側から見えるようにする工程と、レジストをラミネート
後、該ガイドマークと突起電極のネガイメージに含まれ
るガイドマークとを位置合わせし、露光及び現像後、キ
ャリア電解銅箔のエッチング、ニッケル層のエッチン
グ、レジスト剥離を行ない突起電極を形成する工程とを
含むエレクトリカルテスト用配線基板の製造方法であ
る。また、パターンのポジイメージを電気銅めっきした
後、形成したガイドマーク、電気銅めっき配線パターン
を任意の樹脂に埋め込む工程において、配線パターンと
は反対面の前記樹脂の表面に電解銅箔を積層することが
好ましい。また、キャリア電解銅箔のエッチング、ニッ
ケル層のエッチング、レジスト剥離を行ない突起電極を
形成する工程の後に、突起電極に無電解または電気めっ
きによりニッケルまたは金めっきを形成することが好ま
しい。
込まれている所定パターンの配線と、その配線上に設け
られた、被テスト用デバイスの電極と接触する突起電極
とよりなっており、導電性金属からなる突起電極先端が
導電性高分子で被覆されているエレクトリカルテスト用
配線基板の製造方法であって、厚さ３５〜７０μｍのキ
ャリア電解銅箔と厚さ０．１〜０．５μｍのニッケル層
からなる２層箔を用い、そのニッケル面にレジストをラ
ミネートし、ガイドマークを含め所定のパターンを含む
ネガイメージを焼き付け、現像し、パターンのポジイメ
ージを形成する工程と、パターンのポジイメージを電気
銅めっきした後、形成したガイドマーク、電気銅めっき
配線パターンを任意の樹脂に埋め込む工程と、ガイドマ
ークをキャリア電解銅箔側から見えるようにするためレ
ジスト形成、焼付け、現像によりガイドマーク部分のキ
ャリア電解銅箔をエッチングし、さらにニッケル層を除
去し、形成した配線のガイドマークをキャリア電解銅箔
側から見えるようにする工程と、レジストをラミネート
後、該ガイドマークと突起電極のネガイメージに含まれ
るガイドマークとを位置合わせし、露光及び現像後、キ
ャリア電解銅箔のエッチング、ニッケル層のエッチン
グ、レジスト剥離を行ない突起電極を形成する工程とを
含むエレクトリカルテスト用配線基板の製造方法であ
る。また、パターンのポジイメージを電気銅めっきした
後、形成したガイドマーク、電気銅めっき配線パターン
を任意の樹脂に埋め込む工程において、配線パターンと
は反対面の前記樹脂の表面に電解銅箔を積層することが
好ましい。また、キャリア電解銅箔のエッチング、ニッ
ケル層のエッチング、レジスト剥離を行ない突起電極を
形成する工程の後に、突起電極に無電解または電気めっ
きによりニッケルまたは金めっきを形成することが好ま
しい。
【０００７】本発明の製造方法により製造されたエレク
トリカルテスト用配線基板は、被検査デバイスパタ−ン
の狭ピッチに対応するのが容易であり、導電性金属から
なる突起電極とその先端にのみ導電性を損なわず、弾力
性を有する樹脂が被覆されており、被検査デバイスの表
面電極を損傷させることなく、かつ平面間での接触確度
ばらつきを抑えると共に、テスト用配線板自体の突起電
極の寿命を向上させるものである。
トリカルテスト用配線基板は、被検査デバイスパタ−ン
の狭ピッチに対応するのが容易であり、導電性金属から
なる突起電極とその先端にのみ導電性を損なわず、弾力
性を有する樹脂が被覆されており、被検査デバイスの表
面電極を損傷させることなく、かつ平面間での接触確度
ばらつきを抑えると共に、テスト用配線板自体の突起電
極の寿命を向上させるものである。
【０００８】導電性金属からなる突起電極先端が導電性
を著しく低下させることなく導電性高分子で被覆する方
法を以下説明する。 １．導電性高分子または導電性高分子と他の樹脂の混合
物を電極上に選択的に被覆する。 （１）導電性高分子（アンドープ）または導電性高分子
（アンドープ）と他の樹脂の混合物を適当な溶媒に溶解
し、電極上に浸し、この溶液の溶媒を揮発させることに
より被覆する。その後で、ドーパントをドーピングす
る。導電性高分子としては、例えば、ポリチオフェン、
ポリピロール、ポリアセチレン、ポリフェニレンビニレ
ン等が使用される。他の樹脂としては、例えば、ゴム等
のエラストマー、ポリ塩化ビニル、ポリ酢酸ビニル、フ
ェノール樹脂、エポキシ樹脂等が使用される。ドーパン
トとしては、例えば、塩化第２鉄、ヨウ素、過塩素酸鉄
等が使用される。 （２）電極を導電性高分子モノマーとドーパントの混合
溶液に浸漬し、電解重合により導電性高分子を形成させ
る。 （３）樹脂を被覆した電極を導電性高分子モノマーとド
ーパントの混合溶液に浸漬し、電解重合により導電性高
分子を重合させながら、樹脂皮膜層に浸透させて導電性
高分子複合膜を形成させる。 （４）高分子アニオン（例えばスルホン酸、カルボン酸
等の極性基を有す高分子）膜または、高分子アニオンと
樹脂の混合物の膜を被覆した電極を導電性高分子モノマ
ー溶液に浸漬し、電解重合により導電性高分子を重合さ
せながら、皮膜層に浸透させて導電性高分子複合膜を形
成させる。 （５）酸化剤を混合した樹脂を電極上に被覆し、導電性
高分子モノマー蒸気にさらすことにより重合を行いなが
ら、重合体を被覆層に浸透させ導電性高分子複合膜を形
成させる。
を著しく低下させることなく導電性高分子で被覆する方
法を以下説明する。 １．導電性高分子または導電性高分子と他の樹脂の混合
物を電極上に選択的に被覆する。 （１）導電性高分子（アンドープ）または導電性高分子
（アンドープ）と他の樹脂の混合物を適当な溶媒に溶解
し、電極上に浸し、この溶液の溶媒を揮発させることに
より被覆する。その後で、ドーパントをドーピングす
る。導電性高分子としては、例えば、ポリチオフェン、
ポリピロール、ポリアセチレン、ポリフェニレンビニレ
ン等が使用される。他の樹脂としては、例えば、ゴム等
のエラストマー、ポリ塩化ビニル、ポリ酢酸ビニル、フ
ェノール樹脂、エポキシ樹脂等が使用される。ドーパン
トとしては、例えば、塩化第２鉄、ヨウ素、過塩素酸鉄
等が使用される。 （２）電極を導電性高分子モノマーとドーパントの混合
溶液に浸漬し、電解重合により導電性高分子を形成させ
る。 （３）樹脂を被覆した電極を導電性高分子モノマーとド
ーパントの混合溶液に浸漬し、電解重合により導電性高
分子を重合させながら、樹脂皮膜層に浸透させて導電性
高分子複合膜を形成させる。 （４）高分子アニオン（例えばスルホン酸、カルボン酸
等の極性基を有す高分子）膜または、高分子アニオンと
樹脂の混合物の膜を被覆した電極を導電性高分子モノマ
ー溶液に浸漬し、電解重合により導電性高分子を重合さ
せながら、皮膜層に浸透させて導電性高分子複合膜を形
成させる。 （５）酸化剤を混合した樹脂を電極上に被覆し、導電性
高分子モノマー蒸気にさらすことにより重合を行いなが
ら、重合体を被覆層に浸透させ導電性高分子複合膜を形
成させる。
【０００９】２．導電性高分子膜または導電性高分子複
合膜をパターニングし、仮基板をエッチングする際のエ
ッチングレジストとして使用し、電極上に選択的に被覆
する方法。 （１）導電性高分子（アンドープ）または導電性高分子
（アンドープ）と他の樹脂（エストラマー）などの混合
物を適当な溶媒に溶解する。そして、仮基板上に膜形成
後、パターンマスクを介して紫外線照射し、現像するこ
とによりエッチングレジストのパターンを形成した導電
性高分子膜を得る。その後で、各種ドーパントをドーピ
ングする。この導電性高分子膜をマスク（エッチングレ
ジスト）にして仮基板のエッチングを行い、導電性高分
子で被覆した電極パターン（突起電極）を形成させる。
ここで、導電性高分子としては、例えばポリチオフェン
等、または、それらに光重合可能なエチレン性二重結合
を有する基を導入させたものが使用される。 （２）導電性高分子（アンドープ）を、パターン形成能
力のある樹脂（例えば、各種レジスト、光架橋可能な樹
脂等）に混合し、以下２．（１）の方法により導電性高
分子で被覆した電極パターン（突起電極）を形成させ
る。パターン形成能力のある樹脂としては、例えば、ア
ルキル（メタ）アクリレートと（メタ）アクリル酸の共
重合物／テトラエチレングリコールジアクリレート／ベ
ンゾフェノン（光開始剤）の組成物、フェノール樹脂／
オルトナフトキノンアジドの組成物等が使用できる。 （３）導電性高分子（アンドープ）膜または導電性高分
子（アンドープ）と他の樹脂の混合物の膜を形成し、各
種ドーパントをドーピングする。この膜の上に感光性レ
ジストを塗布成膜し、パターンマスクを介して光（紫外
線または可視光線）照射し、現像することによりレジス
トパターンを形成する。次いで、このレジストパターン
をマスクに下地の導電性高分子膜をエッチングし、パタ
ーンを転写する（リフトオフ法）。そして、この導電性
高分子膜をマスク（エッチングレジスト）にして基板の
エッチングを行い、感光性レジストを除去して導電性高
分子で被覆した電極パターン（突起電極）を形成させ
る。 （４）導電性高分子（アンドープ）または導電性高分子
（アンドープ）と他の樹脂の混合物と光によりドーパン
トを発生する化合物（例えば、トリフェニルヨードニウ
ムテトラフルオロボレート）を適当な溶媒に溶解する。
そして、膜形成後、パターンマスクを介して紫外線照射
し、光照射部のみドーピングを行い不溶化させ、次いで
現像することによりパターン形成した導電性高分子膜を
得る。以下、２．（１）の方法により導電性高分子で被
覆した電極パターンを形成させる。
合膜をパターニングし、仮基板をエッチングする際のエ
ッチングレジストとして使用し、電極上に選択的に被覆
する方法。 （１）導電性高分子（アンドープ）または導電性高分子
（アンドープ）と他の樹脂（エストラマー）などの混合
物を適当な溶媒に溶解する。そして、仮基板上に膜形成
後、パターンマスクを介して紫外線照射し、現像するこ
とによりエッチングレジストのパターンを形成した導電
性高分子膜を得る。その後で、各種ドーパントをドーピ
ングする。この導電性高分子膜をマスク（エッチングレ
ジスト）にして仮基板のエッチングを行い、導電性高分
子で被覆した電極パターン（突起電極）を形成させる。
ここで、導電性高分子としては、例えばポリチオフェン
等、または、それらに光重合可能なエチレン性二重結合
を有する基を導入させたものが使用される。 （２）導電性高分子（アンドープ）を、パターン形成能
力のある樹脂（例えば、各種レジスト、光架橋可能な樹
脂等）に混合し、以下２．（１）の方法により導電性高
分子で被覆した電極パターン（突起電極）を形成させ
る。パターン形成能力のある樹脂としては、例えば、ア
ルキル（メタ）アクリレートと（メタ）アクリル酸の共
重合物／テトラエチレングリコールジアクリレート／ベ
ンゾフェノン（光開始剤）の組成物、フェノール樹脂／
オルトナフトキノンアジドの組成物等が使用できる。 （３）導電性高分子（アンドープ）膜または導電性高分
子（アンドープ）と他の樹脂の混合物の膜を形成し、各
種ドーパントをドーピングする。この膜の上に感光性レ
ジストを塗布成膜し、パターンマスクを介して光（紫外
線または可視光線）照射し、現像することによりレジス
トパターンを形成する。次いで、このレジストパターン
をマスクに下地の導電性高分子膜をエッチングし、パタ
ーンを転写する（リフトオフ法）。そして、この導電性
高分子膜をマスク（エッチングレジスト）にして基板の
エッチングを行い、感光性レジストを除去して導電性高
分子で被覆した電極パターン（突起電極）を形成させ
る。 （４）導電性高分子（アンドープ）または導電性高分子
（アンドープ）と他の樹脂の混合物と光によりドーパン
トを発生する化合物（例えば、トリフェニルヨードニウ
ムテトラフルオロボレート）を適当な溶媒に溶解する。
そして、膜形成後、パターンマスクを介して紫外線照射
し、光照射部のみドーピングを行い不溶化させ、次いで
現像することによりパターン形成した導電性高分子膜を
得る。以下、２．（１）の方法により導電性高分子で被
覆した電極パターンを形成させる。
【００１０】突起電極形成後に導電性高分子を付与する
場合について図１〜図１０により、本発明の一実施例を
説明する。１で示す厚さ３５〜７０μｍのキャリア電解
銅箔と２で示す厚さ０．１〜０．５μｍのニッケル層か
らなる（例えば福田金属製の）２層箔を用いる。このニ
ッケル面にレジスト３をラミネートする。レジストは例
えば日立化成製ＨＮ３５０を用いる。この後、積算露光
量１２５〜１３０ｍＪ／ｃｍ2の露光現像で所定のパタ
ーンを含むネガイメージを焼き付ける。パターンのネガ
イメージは３で示すレジスト層に焼き付けられる（図
１）。１、２を電極として、パターンのポジイメージを
電気銅めっきする。レジスト剥離後には、パターンのポ
ジイメージが４で示される（図２）。
場合について図１〜図１０により、本発明の一実施例を
説明する。１で示す厚さ３５〜７０μｍのキャリア電解
銅箔と２で示す厚さ０．１〜０．５μｍのニッケル層か
らなる（例えば福田金属製の）２層箔を用いる。このニ
ッケル面にレジスト３をラミネートする。レジストは例
えば日立化成製ＨＮ３５０を用いる。この後、積算露光
量１２５〜１３０ｍＪ／ｃｍ2の露光現像で所定のパタ
ーンを含むネガイメージを焼き付ける。パターンのネガ
イメージは３で示すレジスト層に焼き付けられる（図
１）。１、２を電極として、パターンのポジイメージを
電気銅めっきする。レジスト剥離後には、パターンのポ
ジイメージが４で示される（図２）。
【００１１】この後、直径５ｍｍの穴をパンチング穴明
けする。パンチング穴明け工程は、その中心位置を自動
認識する場合には、十分なコントラストが必要になる。
このような場合は、レジスト剥離を実施する前に該工程
を先行させることが望ましい（図３）。
けする。パンチング穴明け工程は、その中心位置を自動
認識する場合には、十分なコントラストが必要になる。
このような場合は、レジスト剥離を実施する前に該工程
を先行させることが望ましい（図３）。
【００１２】図３で形成した箔の電気銅めっきパターン
を任意の樹脂に埋め込む（配線転写法）。この時、パタ
ーン間での異物や油脂分除去のため、パターンの整面処
理をネオサンディップに浸漬洗浄する。ピール強度を確
保するため、パタ−ン銅の酸化処理および酸化銅の還元
処理を行う。その後、２４時間以内に５で示す熱硬化性
ガラスエポキシプリプレグを介して途中工程での反り防
止のための３５μｍ電解銅箔６と共に真空プレスする
（図４）。この後、直径３．１５〜３．１７５のドリル
穴明け（Ｋ点）を行う（図５）。
を任意の樹脂に埋め込む（配線転写法）。この時、パタ
ーン間での異物や油脂分除去のため、パターンの整面処
理をネオサンディップに浸漬洗浄する。ピール強度を確
保するため、パタ−ン銅の酸化処理および酸化銅の還元
処理を行う。その後、２４時間以内に５で示す熱硬化性
ガラスエポキシプリプレグを介して途中工程での反り防
止のための３５μｍ電解銅箔６と共に真空プレスする
（図４）。この後、直径３．１５〜３．１７５のドリル
穴明け（Ｋ点）を行う（図５）。
【００１３】１のキャリア電解銅箔をエッチングして転
写パターン上に位置精度良く、ピラー形成を行うため、
４’に示す直径４ｍｍのガイドマークをキャリア側から
見えるようにする。このガイドマークは、該Ｋ点でも代
用可能だが、ピラー群に近いところがより高精度とな
る。まず、図４で作製した金属のキャリア電解銅箔側に
ついた酸化処理還元処理の層を除去するため、バフ研磨
で製面する。この後、レジストラミネート、該マークに
沿面を取った円パターンをネガイメージに焼き付ける。
露光現像後、アルカリエッチングでキャリア銅をエッチ
ングする。この際、２で示すニッケル層はエッチングさ
れない。このため、埋め込まれた銅パターンのエッチン
グを防いでいる。この後、ニッケル層をメルストリップ
社製ニッケルエッチング用Ａ液、Ｂ液、過酸化水素水で
除去する。レジスト剥離後（図６）、窓明けされたパタ
ーンを該Ｋ点を基準として、ＮＣ穴明けする。この穴を
次のマスク位置合わせに使用する。精度をさらに良くす
るにはガイドマークをそのまま残す方が望ましい（図
７）。
写パターン上に位置精度良く、ピラー形成を行うため、
４’に示す直径４ｍｍのガイドマークをキャリア側から
見えるようにする。このガイドマークは、該Ｋ点でも代
用可能だが、ピラー群に近いところがより高精度とな
る。まず、図４で作製した金属のキャリア電解銅箔側に
ついた酸化処理還元処理の層を除去するため、バフ研磨
で製面する。この後、レジストラミネート、該マークに
沿面を取った円パターンをネガイメージに焼き付ける。
露光現像後、アルカリエッチングでキャリア銅をエッチ
ングする。この際、２で示すニッケル層はエッチングさ
れない。このため、埋め込まれた銅パターンのエッチン
グを防いでいる。この後、ニッケル層をメルストリップ
社製ニッケルエッチング用Ａ液、Ｂ液、過酸化水素水で
除去する。レジスト剥離後（図６）、窓明けされたパタ
ーンを該Ｋ点を基準として、ＮＣ穴明けする。この穴を
次のマスク位置合わせに使用する。精度をさらに良くす
るにはガイドマークをそのまま残す方が望ましい（図
７）。
【００１４】レジストの密着を確実にするバフ研磨によ
る整面をまず行う。レジストラミネート後、ピラー（突
起電極）のネガイメージを焼き付けるため、該ガイドマ
ークと該ネガイメージに含まれるガイドマークとの位置
合わせマークを倍率４０〜１００倍のマイクロスコープ
で見ながら合わせる。ガイドマークはピラー（突起電
極）群の周囲に少なくとも４ケ所設けることが望まし
い。露光及び現像後、図６と同様にキャリア銅エッチン
グ、ニッケル層エッチング、レジスト剥離を行う。キャ
リア電解銅箔の銅厚さを制御すれば、サイドエッチの少
ない任意断面の突起電極７が得られる（図８）。この突
起電極７を、無電解ニッケル、金めっきあるいは、転写
パターンにリードパタンを設けることにより、電気ニッ
ケル、金メッキする。めっき層８の厚さは、後者の場
合、ニッケル層は２〜６μｍ、金メッキ層は０．１〜７
μｍが望ましい。外形加工ののち所定引き出し配線およ
び電極、電極の上に形成された突起電極を有する基板が
得られる（図９）。
る整面をまず行う。レジストラミネート後、ピラー（突
起電極）のネガイメージを焼き付けるため、該ガイドマ
ークと該ネガイメージに含まれるガイドマークとの位置
合わせマークを倍率４０〜１００倍のマイクロスコープ
で見ながら合わせる。ガイドマークはピラー（突起電
極）群の周囲に少なくとも４ケ所設けることが望まし
い。露光及び現像後、図６と同様にキャリア銅エッチン
グ、ニッケル層エッチング、レジスト剥離を行う。キャ
リア電解銅箔の銅厚さを制御すれば、サイドエッチの少
ない任意断面の突起電極７が得られる（図８）。この突
起電極７を、無電解ニッケル、金めっきあるいは、転写
パターンにリードパタンを設けることにより、電気ニッ
ケル、金メッキする。めっき層８の厚さは、後者の場
合、ニッケル層は２〜６μｍ、金メッキ層は０．１〜７
μｍが望ましい。外形加工ののち所定引き出し配線およ
び電極、電極の上に形成された突起電極を有する基板が
得られる（図９）。
【００１５】突起電極を下にして、小型プレスに固定す
る。これと平行にプレスに取り付けた基板の真下にアプ
リケータやスピンコートで導電性高分子を厚さ１〜３０
μｍで被膜したフローティングガラスやアクリル板など
を設置する。プレス降下により、突起電極に選択的に導
電性高分子９を付与することができる。これにより、図
１０の構造を有する本発明のテスト用基板が得られる。
る。これと平行にプレスに取り付けた基板の真下にアプ
リケータやスピンコートで導電性高分子を厚さ１〜３０
μｍで被膜したフローティングガラスやアクリル板など
を設置する。プレス降下により、突起電極に選択的に導
電性高分子９を付与することができる。これにより、図
１０の構造を有する本発明のテスト用基板が得られる。
【００１６】まず、平面図で本発明の電極群が被検査基
板へ、どのような位置関係にあるか補足説明する。図１
１は、被検査基板の表面電極パターンおよび引き回し配
線を裏面から透視した場合の概略平面図である。一方、
図１１と同様の方向から、本発明の検査基板パターンを
見た場合の概略平面図を図１２に示す。図１２の突起電
極群は、１１−２の表面電極パターン群と対向して配置
され、相互の接触には１２−４のガイド穴を位置合わせ
に利用可能である。１１−１の引き回し配線は、相互接
触により所定配線１２−１と１２−１’ではんだ接続な
どハンドリングで十分可能な大きさおよび低密度な電極
群に引き出され、この電極群を使って自動測定システム
やテスタなどにはんだ接続される。同様に、１１−２の
引き回し配線は１２−２と１２−２’の所定配線で引き
出される。本発明は、この相互接触の際、１１−２の表
面電極を損傷させることなく、かつ平面間での接触確度
ばらつきを抑えると共に、電極の寿命を向上させる。
板へ、どのような位置関係にあるか補足説明する。図１
１は、被検査基板の表面電極パターンおよび引き回し配
線を裏面から透視した場合の概略平面図である。一方、
図１１と同様の方向から、本発明の検査基板パターンを
見た場合の概略平面図を図１２に示す。図１２の突起電
極群は、１１−２の表面電極パターン群と対向して配置
され、相互の接触には１２−４のガイド穴を位置合わせ
に利用可能である。１１−１の引き回し配線は、相互接
触により所定配線１２−１と１２−１’ではんだ接続な
どハンドリングで十分可能な大きさおよび低密度な電極
群に引き出され、この電極群を使って自動測定システム
やテスタなどにはんだ接続される。同様に、１１−２の
引き回し配線は１２−２と１２−２’の所定配線で引き
出される。本発明は、この相互接触の際、１１−２の表
面電極を損傷させることなく、かつ平面間での接触確度
ばらつきを抑えると共に、電極の寿命を向上させる。
【００１７】
【図１】本発明のテスト用配線基板の製造工程を示す断
面図である。
面図である。
【図２】本発明のテスト用配線基板の製造工程を示す断
面図である。
面図である。
【図３】本発明のテスト用配線基板の製造工程を示す断
面図である。
面図である。
【図４】本発明のテスト用配線基板の製造工程を示す断
面図である。
面図である。
【図５】本発明のテスト用配線基板の製造工程を示す断
面図である。
面図である。
【図６】本発明のテスト用配線基板の製造工程を示す断
面図である。
面図である。
【図７】本発明のテスト用配線基板の製造工程を示す断
面図である。
面図である。
【図８】本発明のテスト用配線基板の製造工程を示す断
面図である。
面図である。
【図９】本発明のテスト用配線基板の製造工程を示す断
面図である。
面図である。
【図１０】本発明のテスト用配線基板の製造工程を示す
断面図である。
断面図である。
【図１１】被検査基板のパタ−ンを示す平面図である。
【図１２】本発明基板のパタ−ンを示す平面図である。
【００１８】
１ 銅箔
２ ニッケル層
３ レジスト層
４ めっきパターン
４’ ガイドマ−ク
５ プリプレグ
６ 銅箔
７ 突起電極
８ めっき層
９ 導電性高分子
１１−１ 引き回し配線
１１−２ 表面電極パターン群
１２−１ 所定配線
１２−１’所定配線
１２−２ 所定配線
１２−２’所定配線
１２−３ 突起電極群
１２−４ ガイド穴
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 渡辺 伊津夫
茨城県下館市大字小川1500番地 日立化
成工業株式会社 下館研究所内
(72)発明者 福富 直樹
東京都新宿区西新宿２−１−１ 日立化
成工業株式会社内
(56)参考文献 特開 昭51−32181（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
G01R 1/073
H05K 3/00
Claims (3)
- 【請求項１】 絶縁基板と、絶縁基板中に埋め込まれて
いる所定パターンの配線と、その配線上に設けられた、
被テスト用デバイスの電極と接触する突起電極とよりな
っており、導電性金属からなる突起電極先端が導電性高
分子で被覆されているエレクトリカルテスト用配線基板
の製造方法であって、厚さ３５〜７０μｍのキャリア電
解銅箔と厚さ０．１〜０．５μｍのニッケル層からなる
２層箔を用い、そのニッケル面にレジストをラミネート
し、ガイドマークを含め所定のパターンを含むネガイメ
ージを焼き付け、現像し、パターンのポジイメージを形
成する工程と、パターンのポジイメージを電気銅めっき
した後、形成したガイドマーク、電気銅めっき配線パタ
ーンを任意の樹脂に埋め込む工程と、ガイドマークをキ
ャリア電解銅箔側から見えるようにするためレジスト形
成、焼付け、現像によりガイドマーク部分のキャリア電
解銅箔をエッチングし、さらにニッケル層を除去し、形
成した配線のガイドマークをキャリア電解銅箔側から見
えるようにする工程と、レジストをラミネート後、該ガ
イドマークと突起電極のネガイメージに含まれるガイド
マークとを位置合わせし、露光及び現像後、キャリア電
解銅箔のエッチング、ニッケル層のエッチング、レジス
ト剥離を行ない突起電極を形成する工程とを含むエレク
トリカルテスト用配線基板の製造方法。 - 【請求項２】 パターンのポジイメージを電気銅めっき
した後、形成したガイドマーク、電気銅めっき配線パタ
ーンを任意の樹脂に埋め込む工程において、配線パター
ンとは反対面の前記樹脂の表面に電解銅箔を積層する請
求項１に記載のエレクトリカルテスト用配線基板の製造
方法。 - 【請求項３】 キャリア電解銅箔のエッチング、ニッケ
ル層のエッチング、レジスト剥離を行ない突起電極を形
成する工程の後に、突起電極に無電解または電気めっき
によりニッケルまたは金めっきを形成する請求項１また
は２に記載のエレクトリカルテスト用配線基板の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003290018A JP3536983B2 (ja) | 1993-12-27 | 2003-08-08 | エレクトリカルテスト用配線基板の製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33320193 | 1993-12-27 | ||
| JP5-333201 | 1993-12-27 | ||
| JP2003290018A JP3536983B2 (ja) | 1993-12-27 | 2003-08-08 | エレクトリカルテスト用配線基板の製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31991894A Division JP3584996B2 (ja) | 1993-12-27 | 1994-12-22 | エレクトリカルテスト用配線基板及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004015066A JP2004015066A (ja) | 2004-01-15 |
| JP3536983B2 true JP3536983B2 (ja) | 2004-06-14 |
Family
ID=30445554
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003290018A Expired - Lifetime JP3536983B2 (ja) | 1993-12-27 | 2003-08-08 | エレクトリカルテスト用配線基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3536983B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009140790A (ja) * | 2007-12-07 | 2009-06-25 | Seiko Epson Corp | 導電体およびその製造方法 |
-
2003
- 2003-08-08 JP JP2003290018A patent/JP3536983B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004015066A (ja) | 2004-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6133534A (en) | Wiring board for electrical tests with bumps having polymeric coating | |
| KR100642765B1 (ko) | 하이브리드 범프를 포함하는 미세전자소자칩, 이의패키지, 이를 포함하는 액정디스플레이장치 및 이러한미세전자소자칩의 제조방법 | |
| TWI271136B (en) | Flexible multi-layered wiring substrate and its manufacturing method | |
| KR100614864B1 (ko) | 프린트 배선판 및 반도체 장치 | |
| US20080128909A1 (en) | Interconnects with Direct Metalization and Conductive Polymer | |
| CN1061470C (zh) | 制造半导体芯片凸块的方法 | |
| CN110402020B (zh) | 一种柔性印刷线路板及其制造方法 | |
| JP4388611B2 (ja) | 銅被膜からなる配線を有するプリント配線板およびその製造方法、並びに銅被膜からなる回路を有する回路板 | |
| US6708398B2 (en) | Substrate for use in package of semiconductor device, semiconductor package using the substrate, and methods for manufacturing the substrate and the semiconductor package | |
| US6568073B1 (en) | Process for the fabrication of wiring board for electrical tests | |
| JP2002118204A (ja) | 半導体装置、並びに半導体搭載用基板及びその製造方法 | |
| JP3536983B2 (ja) | エレクトリカルテスト用配線基板の製造方法 | |
| US20090008133A1 (en) | Patterned Circuits and Method for Making Same | |
| JP3178417B2 (ja) | 半導体キャリアおよびその製造方法 | |
| JP3584996B2 (ja) | エレクトリカルテスト用配線基板及びその製造方法 | |
| KR100278460B1 (ko) | 전기 테스트용 배선 기판 및 그 제조법 | |
| US6210746B1 (en) | Method of fabricating a solder resist mask | |
| KR100374075B1 (ko) | 전자부품 실장용 필름캐리어 테이프 및 그 제조방법 | |
| JP4243880B2 (ja) | 配線部材の製造法 | |
| JP3862032B2 (ja) | エレクトリカルテスト用配線基板及びその製造法 | |
| JPH1167849A (ja) | キャリアフィルムおよびその製造方法 | |
| JPH0712849A (ja) | エレクトリカルテスト用配線基板及びその製造法 | |
| JPH11312857A (ja) | 配線板の製造法およびバンプ付配線基板の製造法 | |
| KR20050109653A (ko) | 빌드업 기술을 이용한 반도체 실장기판의 제조방법 | |
| JPH11102937A (ja) | 両面配線ｔａｂ用テープ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040226 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040310 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080326 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090326 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100326 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110326 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110326 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130326 Year of fee payment: 9 |