JP4135124B2 - 配線部材の製造法 - Google Patents
配線部材の製造法 Download PDFInfo
- Publication number
- JP4135124B2 JP4135124B2 JP33210398A JP33210398A JP4135124B2 JP 4135124 B2 JP4135124 B2 JP 4135124B2 JP 33210398 A JP33210398 A JP 33210398A JP 33210398 A JP33210398 A JP 33210398A JP 4135124 B2 JP4135124 B2 JP 4135124B2
- Authority
- JP
- Japan
- Prior art keywords
- hole
- resist
- metal layer
- forming
- resist image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Description
【０００１】
【発明の属する技術分野】
本発明は、プリント基板、集積回路用基板、液晶表示基板、半導体パッケージ用基板（半導体チップ搭載用基板、フリップチップ用基板）などの高密度配線基板や、半導体、各種パッケージにおける導通抵抗検査、バーンインテストをはじめとする接触導通を要する電気的検査用基板に使用される配線部材の製造法に関する。
【０００２】
【従来の技術】
プリント基板上への電子部品実装密度が増大しており、このため実装部の相互配置間隔が縮小している。相互結線が確保できるようにする微細配線化および多層化技術が進むに伴い、これら配線形成技術を駆使して、半導体実装基板によるパッケージの小型化が図られている。たとえば、シリコン基板上に半導体素子が集積回路化されたベアチップをこれまで、リードフレームに実装封止して、挿入部品もしくは面実装部品としてきた。これに対し、ベアチップを複数個、ひとつの基板にワイヤボンド接続またはＴＡＢ接続あるいはＣＣＢ接続し封止後、リードフレームに実装して機能化する形態であるＭＣＭはＣＯＢ、ＰＧＡ、ＨＩＣの分野と特徴づけは、明確でないが、ひとつの指標として、実装基板面積に対するデバイスの面積比率が３０％以上と定義されている。このような、基板はシリコンを基板とするＭＣＭーＤ、セラミック系材料を基板とするＭＣＭーＣ、有機材料を基板とするＭＣＭーＬに分けられる。一方、近年ではベアチップの外形寸法に限りなく、パッケージサイズに近づけるＣＳＰ技術が台頭している。
これらの、基板は所定パターンの形成を電気的なオーブンショートテストで確認する必要がある。また、パッケージとなってからは、初期不良テストのため１２５℃でバーンインテストが必要である。
この背景から、高温でも酸化被膜を作らず、導電性のよい検査用接触端子および安価な製造法が望まれている。
また、プリント基板、集積回路用基板、液晶表示基板、半導体パッケージ用基板（半導体チップ搭載用基板、フリップチップ用基板）などの高密度配線基板の安価な製造法が望まれている。
【０００３】
【発明が解決しようとする課題】
本発明は、プリント基板、集積回路用基板、液晶表示基板、半導体パッケージ用基板などの高密度配線基板や、半導体、各種パッケージにおける導通抵抗検査、バーンインテストをはじめとする接触導通を要する電気的検査用基板に使用される信頼性に優れる配線板の製造法及びバンプ付配線基板の安価な製造法を提供するものである。
【０００４】
【課題を解決するための手段】
本発明の配線部材の製造法は、
絶縁材料上の片面に金属層を備える回路形成材料を準備する工程、
前記金属層を備える回路形成材料に貫通孔を形成する工程、
前記金属層表面に感光性レジスト層を形成する工程、
前記感光性レジスト層が形成されていない側の貫通孔から前記感光性レジストを露光・現像し、前記貫通孔及び貫通孔周りにレジスト像Ａを形成する工程、
絶縁材料上の金属層を備えない側に貫通孔を塞ぐレジスト像Ｂを形成する工程、
前記金属層をハーフエッチングする工程、
前記レジスト像Ａ及びレジスト像Ｂを除去する工程、
前記貫通孔及び貫通孔周りの金属層を含む配線パターン形状のレジスト像Ｃを形成する工程、
前記レジスト像Ｃが形成されない金属層をエッチングして、貫通孔及び貫通孔周りの金属層を含む配線を形成する工程
を備えるものである。
【０００５】
【発明の実施の形態】
図面に基づいて本発明の実施例を説明する。
図１に絶縁材料の片面に金属層を備える回路形成材料を準備する工程を示す。１で示す金属層の３５μｍの電解銅箔または圧延銅箔が、２で示すポリイミド、あるいはガラス／エポキシ等の積層板の絶縁材料上に形成された基板を用いる。絶縁材料はセラミクス等の無機材料であっても良い。基板の構成は、両面銅箔付き基板であっても、パネルめっきされた多層板であってもよく、少なくとも片面に銅等の金属層があればよい。この銅箔表面は、必ずしも平滑である必要はなく、粗化処理されていることがのぞましい。粗化の程度を、一般に広く知られるＪＩＳ表面粗さ（Ｂ０６０１）に基づく粗さパラメータであらわすと、中心線平均粗さＲａでは、０．０５〜５μｍ、最大粗さＲｔでは１から５μｍの範囲がよい。また、パラメータ表記はできないが、このような一次粗化に２次粗化を施してもよい。
【０００６】
次に、図２に示すようにＮＣドリルマシンを用いて、例えば直径０．１mmの貫通穴３を明ける。
この後、図３に示すように基材の金属層面に、レジストフィルム４をラミネートし、このレジストフィルム上に図４に示すように反射板５をおいて、レジストのない穴から、露光する。反射板として、くもりガラス、アクリル板、アルミ板などが有効である。
【０００７】
この後の現像により図５に示すレジスト像Ａ４を形成する。これにより、フォトマスク無しで、金属層側の穴周りにレジスト像Ａを形成出来る。この後、図６に示すように、裏面側に少なくとも穴がふさがれるようにレジスト像Ｂ６を形成する。 以上の工程で使用するレジストは例えば日立化成工業（株）製レジストＨｉ―ＲＣ（商品名）、日本合成化学工業（株）製レジスト４０１ｙ２５（商品名）などが有効である。４０１ｙ２５の場合では、ロール温度１１０℃、ロール速度は０．６ｍ／ｍｉｎの条件でレジストをラミネートする。この後、積算露光量約８０ｍＪ／ｃｍ2の露光条件で像を焼き付ける。現像は、炭酸ナトリウム溶液または、水酸化テトラメチルアンモニウムで現像する。この後望ましくは、特にレジスト４の密着を確実なものとするために１００〜３００ｍＪ／ｃｍ2で後露光するとよい。
【０００８】
図７にハーフエッチング（平滑エッチング）工程を示す。主成分が硫酸、過酸化水素からなる液で銅層を２０〜２５μｍハーフエッチングする。液として例えば、三菱ガス化学社製化学研磨液ＳＥ−０７（商品名）またはＣＰＥ−７５０（商品名）やＣＰＳ（商品名）あるいはその混合液を用いる。過酸化水素濃度は２．０〜６．０／１００ｍｌ銅濃度は４．０〜１０．０ｇ／１００ｍｌに調整し、コンベアエッチング装置のシャワーリングにより液温度２０〜３５℃の範囲でエッチングを行う。この後、水酸化ナトリウムまたは、水酸化カリウム溶液で該レジストを剥離する。これにより、図８に示すような１０〜１５μｍの銅層の上にリング状の穴を有するバンプ７が形成される。図９、図１０に、配線パターンのレジスト形成および配線エッチング工程を示す。８で示すレジスト像Ｃとして、例えば日立化成工業（株）製レジストＨｉ―ＲＣ（商品名）、日本合成化学工業（株）製レジスト４０１ｙ２５（商品名）をロール温度１１０℃でラミネートする。速度は、バンプレジスト像Ａ形成の場合より速度を半減させ０．３ｍ／ｍｉｎでラミネートする。これによりバンプ群の段差による気泡巻き込みをなくすことが出来る。この後、配線パターンのネガイメージを積算露光量約８０ｍＪ／ｃｍ2の露光条件の露光条件で焼き付ける。現像は、炭酸ナトリウム溶液または、水酸化テトラメチルアンモニウムで現像する。ポリイミヂ等の絶縁層の裏面の貫通孔の箇所には裏打ちのたけレジストを設ける（図示せず）。この後、主成分が塩化第二鉄、塩化第二銅のエッチング液、あるいはアルカリエッチング液たとえばメルストリップ社製Ａプロセス液で、前記ハーフエッチングで残った厚さ１０〜１５μｍの銅をエッチングする。この後、水酸化ナトリウムまたは、水酸化カリウム溶液でレジスト像Ｃ８を剥離し、穴の開いたリング状バンプを有する配線パターンが形成される。このあと、バンプである突起電極部を含む範囲以外は、極力ソルダレジストで保護することが望ましく、配線の断線保護に有効であり、後工程でめっきする場合はめっき面積を低減できる。ソルダレジストとして、例えば四国化成製レジストＦＣハードをスクリーン印刷、熱硬化する。この後、無電解または電解により、突起電極部を含むパターン上にニッケル、金の順でめっきを行う。これにより、半導体実装用基板の最小構成ができる。また、この基板を検査用基板に活用するために、金表面に日本エレクトロプレイテイング・エンジニヤース株式会社製厚付け用低応力ロジウムめっき液を使用して電解ロジウムをめっきすることも可能である。電解ロジウムめっきの条件は、例えば液温５０〜６０℃、電流密度２Ａ／ｄｍ2、電圧４Ｖ、時間１５０秒である。
【０００９】
【発明の効果】
本発明は、単層銅箔からエッチングでバンプを形成することが可能で、バンプを形成する電極上にバンプを形成する際に、バンプ内部に貫通孔が設けられ、バンプ内部の傾斜角度を従来より大きくできる。他のガイド穴に対するバンプの位置精度向上が望める。
【図面の簡単な説明】
【図１】 絶縁材料の片面に金属層を備える回路形成材料を準備する工程を説明するための断面図である。
【図２】 回路形成材料にドリル穴明けする工程を説明するための断面図である。
【図３】 金属層上にレジストラミネートする工程を説明するための断面図である。
【図４】 レジスト露光を行う工程を説明するための断面図である。
【図５】 貫通孔に形成されたレジスト像Ａを説明するための断面図である。
【図６】 貫通孔の裏側にレジスト像Ｂを形成する工程を説明するための断面図である。
【図７】 ハーフエッチングによりバンプを形成する工程を説明する断面図である。
【図８】 ハーフエッチング後レジスト像を除去し形成されるバンプの断面図である。
【図９】 金属層に形成されたバンプを含むように配線パターンレジスト像Ｃを形成する工程を説明するための断面図である。
【図１０】 貫通孔を有するバンプと配線を示す断面図である。
【符号の説明】
１ 金属層
２ 絶縁層
３ ドリル穴部
４ レジスト像Ａ
５ 反射板
６ レジスト像（裏打ち）Ｂ
７ バンプ
８ レジスト像（配線パターン）Ｃ
【発明の属する技術分野】
本発明は、プリント基板、集積回路用基板、液晶表示基板、半導体パッケージ用基板（半導体チップ搭載用基板、フリップチップ用基板）などの高密度配線基板や、半導体、各種パッケージにおける導通抵抗検査、バーンインテストをはじめとする接触導通を要する電気的検査用基板に使用される配線部材の製造法に関する。
【０００２】
【従来の技術】
プリント基板上への電子部品実装密度が増大しており、このため実装部の相互配置間隔が縮小している。相互結線が確保できるようにする微細配線化および多層化技術が進むに伴い、これら配線形成技術を駆使して、半導体実装基板によるパッケージの小型化が図られている。たとえば、シリコン基板上に半導体素子が集積回路化されたベアチップをこれまで、リードフレームに実装封止して、挿入部品もしくは面実装部品としてきた。これに対し、ベアチップを複数個、ひとつの基板にワイヤボンド接続またはＴＡＢ接続あるいはＣＣＢ接続し封止後、リードフレームに実装して機能化する形態であるＭＣＭはＣＯＢ、ＰＧＡ、ＨＩＣの分野と特徴づけは、明確でないが、ひとつの指標として、実装基板面積に対するデバイスの面積比率が３０％以上と定義されている。このような、基板はシリコンを基板とするＭＣＭーＤ、セラミック系材料を基板とするＭＣＭーＣ、有機材料を基板とするＭＣＭーＬに分けられる。一方、近年ではベアチップの外形寸法に限りなく、パッケージサイズに近づけるＣＳＰ技術が台頭している。
これらの、基板は所定パターンの形成を電気的なオーブンショートテストで確認する必要がある。また、パッケージとなってからは、初期不良テストのため１２５℃でバーンインテストが必要である。
この背景から、高温でも酸化被膜を作らず、導電性のよい検査用接触端子および安価な製造法が望まれている。
また、プリント基板、集積回路用基板、液晶表示基板、半導体パッケージ用基板（半導体チップ搭載用基板、フリップチップ用基板）などの高密度配線基板の安価な製造法が望まれている。
【０００３】
【発明が解決しようとする課題】
本発明は、プリント基板、集積回路用基板、液晶表示基板、半導体パッケージ用基板などの高密度配線基板や、半導体、各種パッケージにおける導通抵抗検査、バーンインテストをはじめとする接触導通を要する電気的検査用基板に使用される信頼性に優れる配線板の製造法及びバンプ付配線基板の安価な製造法を提供するものである。
【０００４】
【課題を解決するための手段】
本発明の配線部材の製造法は、
絶縁材料上の片面に金属層を備える回路形成材料を準備する工程、
前記金属層を備える回路形成材料に貫通孔を形成する工程、
前記金属層表面に感光性レジスト層を形成する工程、
前記感光性レジスト層が形成されていない側の貫通孔から前記感光性レジストを露光・現像し、前記貫通孔及び貫通孔周りにレジスト像Ａを形成する工程、
絶縁材料上の金属層を備えない側に貫通孔を塞ぐレジスト像Ｂを形成する工程、
前記金属層をハーフエッチングする工程、
前記レジスト像Ａ及びレジスト像Ｂを除去する工程、
前記貫通孔及び貫通孔周りの金属層を含む配線パターン形状のレジスト像Ｃを形成する工程、
前記レジスト像Ｃが形成されない金属層をエッチングして、貫通孔及び貫通孔周りの金属層を含む配線を形成する工程
を備えるものである。
【０００５】
【発明の実施の形態】
図面に基づいて本発明の実施例を説明する。
図１に絶縁材料の片面に金属層を備える回路形成材料を準備する工程を示す。１で示す金属層の３５μｍの電解銅箔または圧延銅箔が、２で示すポリイミド、あるいはガラス／エポキシ等の積層板の絶縁材料上に形成された基板を用いる。絶縁材料はセラミクス等の無機材料であっても良い。基板の構成は、両面銅箔付き基板であっても、パネルめっきされた多層板であってもよく、少なくとも片面に銅等の金属層があればよい。この銅箔表面は、必ずしも平滑である必要はなく、粗化処理されていることがのぞましい。粗化の程度を、一般に広く知られるＪＩＳ表面粗さ（Ｂ０６０１）に基づく粗さパラメータであらわすと、中心線平均粗さＲａでは、０．０５〜５μｍ、最大粗さＲｔでは１から５μｍの範囲がよい。また、パラメータ表記はできないが、このような一次粗化に２次粗化を施してもよい。
【０００６】
次に、図２に示すようにＮＣドリルマシンを用いて、例えば直径０．１mmの貫通穴３を明ける。
この後、図３に示すように基材の金属層面に、レジストフィルム４をラミネートし、このレジストフィルム上に図４に示すように反射板５をおいて、レジストのない穴から、露光する。反射板として、くもりガラス、アクリル板、アルミ板などが有効である。
【０００７】
この後の現像により図５に示すレジスト像Ａ４を形成する。これにより、フォトマスク無しで、金属層側の穴周りにレジスト像Ａを形成出来る。この後、図６に示すように、裏面側に少なくとも穴がふさがれるようにレジスト像Ｂ６を形成する。 以上の工程で使用するレジストは例えば日立化成工業（株）製レジストＨｉ―ＲＣ（商品名）、日本合成化学工業（株）製レジスト４０１ｙ２５（商品名）などが有効である。４０１ｙ２５の場合では、ロール温度１１０℃、ロール速度は０．６ｍ／ｍｉｎの条件でレジストをラミネートする。この後、積算露光量約８０ｍＪ／ｃｍ2の露光条件で像を焼き付ける。現像は、炭酸ナトリウム溶液または、水酸化テトラメチルアンモニウムで現像する。この後望ましくは、特にレジスト４の密着を確実なものとするために１００〜３００ｍＪ／ｃｍ2で後露光するとよい。
【０００８】
図７にハーフエッチング（平滑エッチング）工程を示す。主成分が硫酸、過酸化水素からなる液で銅層を２０〜２５μｍハーフエッチングする。液として例えば、三菱ガス化学社製化学研磨液ＳＥ−０７（商品名）またはＣＰＥ−７５０（商品名）やＣＰＳ（商品名）あるいはその混合液を用いる。過酸化水素濃度は２．０〜６．０／１００ｍｌ銅濃度は４．０〜１０．０ｇ／１００ｍｌに調整し、コンベアエッチング装置のシャワーリングにより液温度２０〜３５℃の範囲でエッチングを行う。この後、水酸化ナトリウムまたは、水酸化カリウム溶液で該レジストを剥離する。これにより、図８に示すような１０〜１５μｍの銅層の上にリング状の穴を有するバンプ７が形成される。図９、図１０に、配線パターンのレジスト形成および配線エッチング工程を示す。８で示すレジスト像Ｃとして、例えば日立化成工業（株）製レジストＨｉ―ＲＣ（商品名）、日本合成化学工業（株）製レジスト４０１ｙ２５（商品名）をロール温度１１０℃でラミネートする。速度は、バンプレジスト像Ａ形成の場合より速度を半減させ０．３ｍ／ｍｉｎでラミネートする。これによりバンプ群の段差による気泡巻き込みをなくすことが出来る。この後、配線パターンのネガイメージを積算露光量約８０ｍＪ／ｃｍ2の露光条件の露光条件で焼き付ける。現像は、炭酸ナトリウム溶液または、水酸化テトラメチルアンモニウムで現像する。ポリイミヂ等の絶縁層の裏面の貫通孔の箇所には裏打ちのたけレジストを設ける（図示せず）。この後、主成分が塩化第二鉄、塩化第二銅のエッチング液、あるいはアルカリエッチング液たとえばメルストリップ社製Ａプロセス液で、前記ハーフエッチングで残った厚さ１０〜１５μｍの銅をエッチングする。この後、水酸化ナトリウムまたは、水酸化カリウム溶液でレジスト像Ｃ８を剥離し、穴の開いたリング状バンプを有する配線パターンが形成される。このあと、バンプである突起電極部を含む範囲以外は、極力ソルダレジストで保護することが望ましく、配線の断線保護に有効であり、後工程でめっきする場合はめっき面積を低減できる。ソルダレジストとして、例えば四国化成製レジストＦＣハードをスクリーン印刷、熱硬化する。この後、無電解または電解により、突起電極部を含むパターン上にニッケル、金の順でめっきを行う。これにより、半導体実装用基板の最小構成ができる。また、この基板を検査用基板に活用するために、金表面に日本エレクトロプレイテイング・エンジニヤース株式会社製厚付け用低応力ロジウムめっき液を使用して電解ロジウムをめっきすることも可能である。電解ロジウムめっきの条件は、例えば液温５０〜６０℃、電流密度２Ａ／ｄｍ2、電圧４Ｖ、時間１５０秒である。
【０００９】
【発明の効果】
本発明は、単層銅箔からエッチングでバンプを形成することが可能で、バンプを形成する電極上にバンプを形成する際に、バンプ内部に貫通孔が設けられ、バンプ内部の傾斜角度を従来より大きくできる。他のガイド穴に対するバンプの位置精度向上が望める。
【図面の簡単な説明】
【図１】 絶縁材料の片面に金属層を備える回路形成材料を準備する工程を説明するための断面図である。
【図２】 回路形成材料にドリル穴明けする工程を説明するための断面図である。
【図３】 金属層上にレジストラミネートする工程を説明するための断面図である。
【図４】 レジスト露光を行う工程を説明するための断面図である。
【図５】 貫通孔に形成されたレジスト像Ａを説明するための断面図である。
【図６】 貫通孔の裏側にレジスト像Ｂを形成する工程を説明するための断面図である。
【図７】 ハーフエッチングによりバンプを形成する工程を説明する断面図である。
【図８】 ハーフエッチング後レジスト像を除去し形成されるバンプの断面図である。
【図９】 金属層に形成されたバンプを含むように配線パターンレジスト像Ｃを形成する工程を説明するための断面図である。
【図１０】 貫通孔を有するバンプと配線を示す断面図である。
【符号の説明】
１ 金属層
２ 絶縁層
３ ドリル穴部
４ レジスト像Ａ
５ 反射板
６ レジスト像（裏打ち）Ｂ
７ バンプ
８ レジスト像（配線パターン）Ｃ
Claims (1)
- 絶縁材料上の片面に金属層を備える回路形成材料を準備する工程、
前記金属層を備える回路形成材料に貫通孔を形成する工程、
前記金属層表面に感光性レジスト層を形成する工程、
前記感光性レジスト層が形成されていない側の貫通孔から前記感光性レジストを露光・現像し、前記貫通孔及び貫通孔周りにレジスト像Ａを形成する工程、
絶縁材料上の金属層を備えない側に前記貫通孔を塞ぐレジスト像Ｂを形成する工程、
前記金属層をハーフエッチングする工程、
前記レジスト像Ａ及びレジスト像Ｂを除去する工程、
前記貫通孔及び貫通孔周りの金属層を含む配線パターン形状のレジスト像Ｃを形成する工程、
前記レジスト像Ｃが形成されない金属層をエッチングして、貫通孔及び貫通孔周りの金属層を含む配線を形成する工程
を備える配線部材の製造法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33210398A JP4135124B2 (ja) | 1998-11-24 | 1998-11-24 | 配線部材の製造法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33210398A JP4135124B2 (ja) | 1998-11-24 | 1998-11-24 | 配線部材の製造法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000165018A JP2000165018A (ja) | 2000-06-16 |
| JP4135124B2 true JP4135124B2 (ja) | 2008-08-20 |
Family
ID=18251194
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33210398A Expired - Fee Related JP4135124B2 (ja) | 1998-11-24 | 1998-11-24 | 配線部材の製造法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4135124B2 (ja) |
-
1998
- 1998-11-24 JP JP33210398A patent/JP4135124B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000165018A (ja) | 2000-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20070052965A (ko) | 고밀도 인쇄회로기판 및 그 제조방법 | |
| JP5254775B2 (ja) | 配線基板の製造方法 | |
| JPH09246719A (ja) | 基板の導体層の形成方法 | |
| US20040132230A1 (en) | Ball grid array substrate and method for preparing the same | |
| JP2009182272A (ja) | 素子搭載用基板およびその製造方法、半導体モジュールおよびその製造方法、ならびに携帯機器 | |
| JP4243880B2 (ja) | 配線部材の製造法 | |
| JP4135124B2 (ja) | 配線部材の製造法 | |
| JPH11312857A (ja) | 配線板の製造法およびバンプ付配線基板の製造法 | |
| JP2006066597A (ja) | プリント配線板 | |
| JP4521790B2 (ja) | 配線板の製造法 | |
| JP2004349414A (ja) | 回路基板とその製造方法 | |
| JP2000156432A (ja) | フリップチップ搭載用基板 | |
| JP3862032B2 (ja) | エレクトリカルテスト用配線基板及びその製造法 | |
| JPH10178122A (ja) | Ｉｃ搭載用多層プリント配線板 | |
| JP2000340701A (ja) | 配線部材とその製造方法、及び半導体装置 | |
| JP4520543B2 (ja) | 電気的検査用配線部材およびその製造法 | |
| JPH0712849A (ja) | エレクトリカルテスト用配線基板及びその製造法 | |
| JP2000031639A (ja) | 両面回路基板の製造方法と両面回路基板 | |
| JP4210878B2 (ja) | 半導体実装用基板の製造方法 | |
| JP2000031336A (ja) | 半導体パッケージ用部材及びその製造方法 | |
| JPH09181422A (ja) | プリント配線板の製造方法 | |
| JP2006049642A (ja) | 両面配線テープキャリアの製造方法およびその方法により製造されたテープキャリア | |
| JP2001068810A (ja) | 積層配線基板とその製造方法、及び半導体装置 | |
| JP2006332697A (ja) | エレクトリカルテスト用配線基板及びその製造法 | |
| JP2006245070A (ja) | 回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051117 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071011 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071018 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080509 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080522 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110613 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110613 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120613 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120613 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130613 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |