JP2000031336A - 半導体パッケージ用部材及びその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 微細なスルーホール加工が可能で、信頼性の
高いスルーホール導通が得られるとともに、高密度配線
を可能とする。 【解決手段】 充填スルーホールの周辺部分となる層間
絶縁層４を電着ポリイミドを用いてパターニングする第
１の工程と、充填スルーホールとなる部分をメッキによ
り充填形状にする第２の工程と、層間絶縁層４及び充填
スルーホールを含む平面に対して回路形成する第３の工
程を経て半導体パッケージ用部材を製造する。微細で且
つ信頼性に優れたスルーホール導通を有したものであ
り、且つ高密度配線が可能である。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、フレキシブル基板
を用いたエリアアレイタイプの半導体パッケージ用部材
及びその製造方法に関するものである。

【０００２】

【従来の技術】近年、半導体装置は、電子機器の高性能
化の傾向から、例えばＬＳＩはＡＳＩＣに代表されるよ
うに、ますます高集積化の一途をたどっている。これに
伴い、信号の高速処理においては、パッケージ内部のス
イッチングノイズが無視できない状況になってきてお
り、特にＩＣの同時スイッチングノイズにはパッケージ
内部配線の実効インダクタンスが大きく影響を与えるた
め、主に電源やグランドの本数を増やしてこれに対応し
てきた。その結果、半導体装置の高集積化、高機能化は
外部端子（ピン）の総数の増加を招き、半導体装置の多
端子化が求められるようになった。

【０００３】多端子ＩＣ、特にゲートアレイやスタンダ
ードセルに代表されるようＡＳＩＣあるいはマイコン、
ＤＳＰ（ Digital Signal Processor ）等をコストパフ
ォーマンス高くユーザに提供するパッケージとして、リ
ードフレームを用いたプラスチックＱＦＰ（ Quad Flat
Package）が主流であったが、現在では３００ピンを越
える領域に至っており、その実装面の困難さからＢＧＡ
（ Ball Grid Array）と呼ばれるプラスチックパッケー
ジが開発され実用化されている。

【０００４】このＢＧＡは、入出力端子を増やすため
に、両面配線基板の片面に半導体素子を搭載し、もう一
方の面に球状の半田を取り付けた外部端子（半田ボー
ル）を設け、スルーホールを通じて半導体素子と外部端
子との導通をとったものである。すなわち、一般的なＢ
ＧＡは、ＢＴレジン（ビスマレイミド樹脂）を代表とす
る耐熱性の樹脂板からなる基材の片面に半導体素子を搭
載するダイパッドと半導体素子からボンディングワイヤ
により電気的に接続されるボンディングパッドを持ち、
もう一方の面に、外部回路と半導体装置との電気的、物
理的接続を行う格子あるいは千鳥状に配列された半田ボ
ールにより形成した外部接続端子を持っており、外部接
続端子とボンディングパッドの間を配線とスルーホール
と配線とにより電気的に接続している構造である。

【０００５】このように、球状の半田をアレイ状に並べ
ることにより、端子ピッチの間隔を従来のリードフレー
ムを用いた半導体装置より広くすることができ、その結
果、半導体装置の実装工程を難しくすることなく、入出
力端子の増加に対応できるパッケージが得られ、パッケ
ージの４辺に外部端子を設けたＱＦＰに比べると、同じ
外部端子数でも外部端子間隔（ピッチ）を大きくとれる
という利点があり、半導体工程を難しくすることなく、
入出力端子の増加に対応できる。

【０００６】

【発明が解決しようとする課題】しかしながら、上記し
たＢＧＡは、搭載する半導体素子とワイヤの結線を行う
回路と、半導体装置化した後にプリント基板に実装する
ための外部端子を基板の反対面に設け、これらをスルー
ホールを介して電気的に接続するという複雑な構造であ
るため、信号が通過する回路長が長くなり、その回路デ
ザインも複雑化している。また、耐熱及び絶縁樹脂基材
を用いて構成される従来型プラスチックＢＧＡ用の基板
を製造するプロセスは、樹脂基材の孔開けや表裏回路の
導通メッキ処理及びソルダーレジスト印刷といった従来
のプリント基板と同様の工程が必要であり、全体として
長い工程にならざるを得ない。これに加えて、高密度化
を実現するための回路プロセスにおいての制約が多く存
在し、低コストに製造することは難しい。そしてまた、
樹脂の熱膨張の影響によりスルーホールが断線を生じる
こともあり、作製上、信頼性の点で問題が多かった。

【０００７】このように、樹脂板を基材とするＢＧＡ
は、回路長の長さ、スルーホールの導通信頼性などの面
を考慮すると、配線を可能な限り短くするとともに、よ
り微細なスルーホールを開口し、さらに高い信頼性を持
つスルーホールへの導通技術が必要となる。そして、配
線を短くするためには少なくとも従来タイプのＢＧＡの
ように最外殻にスルーホールを配置するのではなく、内
部電極と外部電極の最短距離上にスルーホールを配置す
ることが必要であり、そのためには幾何学的問題から極
めて小径のスルーホールが必要になる。小径のスルーホ
ールを達成するにはドリル加工の微細化を図らなければ
ならないが、現在行っている以上の微細化は困難であ
る。

【０００８】次に、スルーホールの導通信頼性である
が、従来はスルーホールの側壁に化学銅や化学ニッケル
処理を施し、所定の厚みの導体層を電解銅で形成してい
た。しかし、接続部の導体層は機械的強度が基本的に弱
いことから、層間材料の線膨張係数の相違などから接続
部には断線を生じるなどの問題があり、その解決方法と
してスルーホール全体に導電性材料を埋め込む充填スル
ーホール（充填ビアホール）という構造が提唱されてい
る。この方法は、比較的大きなスルーホールでは可能で
あるものの、本発明が問題とする径のスルーホールでは
材料が埋まりにくいという問題が生じる。

【０００９】

【課題を解決するための手段】上記の問題点を解決する
ために、本発明は、層間絶縁層に電着ポリイミドを使用
し、電着法によって層間絶縁層を形成することでスルー
ホールの形状を決定することとしている。これにより、
微細なスルーホール加工が可能で、信頼性の高いスルー
ホール導通が得られ、高密度配線が可能となる。

【００１０】

【発明の実施の形態】本発明の半導体パッケージ用部材
は、半導体素子の端子と電気的に接続するための内部電
極と、該内部電極と一体的に連結して外部回路と電気的
接続を行うための外部端子と、該外部端子と内部電極を
電気的に接続する充填スルーホールとを具備し、前記充
填スルーホールの周辺の層間絶縁層が電着ポリイミドか
らなり、層間絶縁層及び充填スルーホールを含む平面に
回路が形成されていることを特徴とするものである。

【００１１】上記構成の半導体パッケージ用部材は、充
填スルーホールの周辺部分となる層間絶縁層を電着ポリ
イミドを用いてパターニングする第１の工程と、充填ス
ルーホールとなる部分をメッキにより充填形状にする第
２の工程と、層間絶縁層及び充填スルーホールを含む平
面に対して回路形成する第３の工程とを含む手順により
作製される。

【００１２】本発明では、パッケージ用部材を製造する
ために必要な仮基材としての銅箔を用意する。この銅箔
としては、電解銅箔が好ましいが、圧延銅箔はもちろん
のこと、最終工程において塩酸による簡単な剥離除去が
可能な材料、例えば４２％Ｎｉ−Ｆｅ合金に代表される
鉄系の合金やステンレス材料にＺｎメッキした複合材料
も使用可能である。

【００１３】第１の工程では、まず、銅箔の片面にレジ
スト膜を形成し、フォトリソグラフィー法によりそのレ
ジスト膜をパターニングして層間絶縁層を形成するため
の凹部を形成し、その凹部を充填する形で電着ポリイミ
ドからなる層間絶縁層を電着により成膜する。なお、銅
箔にはその反対面が加工されないようにするためバッキ
ングシートをラミネートしておく。そして、電着ポリイ
ミドの電着を終えた後、レジスト膜を剥離することで、
銅箔の上に電着ポリイミドからなる層間絶縁層をパター
ン状に形成する。

【００１４】第２の工程では、銅箔における層間絶縁層
を形成した面側に、金メッキ、ニッケルメッキ、電解銅
メッキを順に行って、充填スルーホールとなる部分を充
填形状にする。なお、これら金メッキ、ニッケルメッ
キ、電解銅メッキの条件は、膜厚、浴組成及び濃度を含
めて特に限定されるものではない。

【００１５】第３の工程では、まず、層間絶縁層と充填
スルーホールを含む平面に対し無電解銅メッキを行って
導体化する。バッキングシートがある側の面も同時に導
体化されるため、新しいバッキングシートをラミネート
し直す。そして、回路形成に際しては、必要な解像度に
合わせて選択したレジストをコーティングし、フォトリ
ソグラフィー法により所定の回路デザインを形成する。
このように回路製版が完成したところで、電解銅メッキ
法にて回路形成を行い、所定の剥離液を使用してレジス
トを除去し、配線部以外の化学銅メッキ層を、硫酸、過
酸化水素を主成分とするエッチング液を用いて除去す
る。

【００１６】この後の工程として、内部電極を接続する
ための表面処理を行う層として機能し、最終的には内部
配線保護膜及び外部配線保護膜となるオーバーコート層
が必要となる。そして、そのオーバーコート層において
内部電極に対応する部分に開口を形成し、その開口部に
メッキを施して内部電極を外部とつなぐ。最後にバッキ
ングシートを除去した後、アンモニア系アルカリエッチ
ング液にて銅箔をエッチングする。これにより、本発明
の半導体パッケージ用部材が完成する。

【００１７】なお、オーバーコート層を感光性ポリイミ
ドで形成し、フォトリソグラフィー法により開口部を形
成するのが好ましいが、これに限定されるものではな
く、その他の感光性永久絶縁膜でも可能である。また、
目的によっては、有機物保護膜を設けずに、配線全面に
ニッケルや金の層を設けてもよい。表面処理に関して
も、接続機能を満たしていれば他の処理でもよい。

【００１８】本発明は、ＣＳＰ、ＧＢＡといったエリア
アレイタイプの半導体パッケージに対応できる半導体パ
ッケージ用部材であり、半導体素子との接続もワイヤボ
ンディング接続及びフリップチップ接続に対応できるも
のであり、従来の類似の半導体パッケージより著しい微
細化が可能である。

【００１９】

【実施例】以下、本発明の半導体パッケージ用部材を製
造する具体例を挙げて実施例を説明する。説明には図１
〜図４の工程図を参照する。

【００２０】まず、厚みが０．０１８ｍｍの電解銅箔に
所定の前処理を施した後、図１（ａ）に示すように電解
銅箔１のマット面にレジスト膜２を形成した。具体的に
は、フォトレジストとしてネガ型の液体レジスト（ＪＳ
Ｒ製「ＴＨＢ３７」）を用い、電解銅箔１の片面に均一
に塗布した。次いで、所定のパターンが形成されたマス
クを介して高圧水銀灯でレジスト膜２を露光した後、所
定の現像液で現像して、図１（ｂ）に示すようにパター
ニングされたレジスト膜２を形成した。

【００２１】次いで、図１（ｃ）に示すように、電解銅
箔１の光沢面にポリエステル製の弱粘着タイプのバッキ
ングシート３をラミネートした。続いて、図１（ｄ）に
示すようにレジスト膜２の凹部に電着法により厚さ２５
μｍで層間絶縁層４を成膜させた後、所定の乾燥を行っ
てから、所定の剥離液を用いてレジスト膜２を除去し、
図１（ｅ）に示すように、電着ポリイミドからなる層間
絶縁層４をパターン状に形成した。この層間絶縁層４に
は所定の硬化処理を施した。

【００２２】続いて、図２（ａ）に示すように、電解銅
箔１における層間絶縁層４を形成した面側に、金メッキ
液（日本高純度化学株式会社製「テンペレジスト９
１」）を用いて、液温６５℃にて膜厚０．３μｍの金メ
ッキ層５を形成した。次いで、図２（ｂ）に示すよう
に、ニッケルメッキ液（日本高純度化学株式会社製「Ｗ
ＨＮ」）を用いて、液温５０℃にて、膜厚１μｍのニッ
ケルメッキ層６を形成した。さらに、図２（ｃ）に示す
ように、電解銅メッキを施し、層間絶縁層４と同じ膜厚
（２５μｍ）まで銅メッキ層７を形成した。電解銅メッ
キは、硫酸銅五水和物濃度７０ｇ／ｌ、硫酸濃度２００
ｇ／ｌ、塩化物濃度６０ｐｐｍの浴組成に光沢剤（奥野
製薬株式会社製「トップルチナ」）を加えて液温３０℃
で行った。この段階でキャリアとなる層間絶縁層４の間
に充填スルーホールが形成された状態となった。

【００２３】続く図３の工程では、層間絶縁層及び充填
スルーホールを含む平面に回路を形成するが、それに先
立って、図３（ａ）に示すように、無電解メッキ液（上
村工業製「スルカップ」）を用いて、層間絶縁層４及び
充填スルーホールがある側の全面に化学銅メッキ層８を
形成して導体化した。ここで、バッキングシートがある
側の面も同時に導体化されてしまうため、無電解メッキ
後に新しいバッキングシートをラミネートし直した。

【００２４】回路形成は次のようにして行った。まず、
ポジ型ノボラックレジスト（東京応化製「ＡＲ−９０
０」）をロールコーターで塗布して図３（ｂ）に示す如
くレジスト膜９を形成してから、所定のマスクを介して
の露光を行って現像し、図３（ｃ）に示すように所定の
回路デザインを形成した。次いで、電解銅メッキ法によ
り図３（ｄ）に示す如く銅メッキ層１０からなる回路を
形成した。そして、所定の剥離液を使用して図３（ｅ）
に示すようにレジスト膜９の除去を行ってから、図３
（ｆ）に示すように、配線部以外の化学銅メッキ層８
を、硫酸、過酸化水素を主成分とするエッチング液にて
フラッシュエッチングを行って除去した。

【００２５】回路形成を終えた後、図４（ａ）に示すよ
うに、感光性ポリイミドを塗布して表面処理時の保護膜
となるオーバーコート層１１を形成した。そして、所定
のマスクを介しての露光を行ってから現像し、図４
（ｂ）に示すように内部電極部である銅メッキ層１０を
開口させた。次いで、図４（ｃ）に示すように露出した
銅メッキ層１０の上にニッケルメッキ層１２を形成し、
さらに図４（ｄ）に示すように金メッキ層１３を形成し
た。続いて、図４（ｅ）に示すようにバッキングシート
３を除去した後、図４（ｆ）に示すように、アンモニア
系アルカリエッチング液にて電解銅箔１を除去して半導
体用パッケージ用部材の作製を完了した。

【００２６】

【発明の効果】以上説明したように、本発明の半導体パ
ッケージ用部材は、微細で且つ信頼性に優れたスルーホ
ール導通を有したものであり、且つ高密度配線が可能で
ある。しかも、その製造方法は、比較的簡易であり、且
つ量産に適している。

【図面の簡単な説明】

【図１】充填スルーホールの周辺部分となる層間絶縁層
を電着ポリイミドを用いてパターニングする手順を示す
工程図である。

【図２】充填スルーホールとなる部分をメッキにより充
填形状にする手順を示す工程図である。

【図３】層間絶縁層及び充填スルーホールを含む平面に
対して回路形成する手順を示す工程図である。

【図４】回路形成した後から半導体パッケージ用部材を
完成するまでの手順を示す工程図である。

【符号の説明】

１ 電解銅箔 ２ レジスト膜 ３ バッキングシート ４ 層間絶縁層 ５ 金メッキ層 ６ ニッケルメッキ層 ７ 銅メッキ層 ８ 化学銅メッキ層 ９ レジスト膜 １０ 銅メッキ層 １１ オーバーコート層 １２ ニッケルメッキ層 １３ 金メッキ層

Claims (2)

【特許請求の範囲】
1. 【請求項１】 半導体素子の端子と電気的に接続するた
   めの内部電極と、該内部電極と一体的に連結して外部回
   路と電気的接続を行うための外部端子と、該外部端子と
   内部電極を電気的に接続する充填スルーホールとを具備
   し、前記充填スルーホールの周辺の層間絶縁層が電着ポ
   リイミドからなり、層間絶縁層及び充填スルーホールを
   含む平面に回路が形成されていることを特徴とする半導
   体パッケージ用部材。
2. 【請求項２】 半導体素子の端子と電気的に接続するた
   めの内部電極と、該内部電極と一体的に連結して外部回
   路と電気的接続を行うための外部端子と、該外部端子と
   内部電極を電気的に接続する充填スルーホールとを具備
   してなる半導体パッケージ用部材の製造方法であって、
   充填スルーホールの周辺部分となる層間絶縁層を電着ポ
   リイミドを用いてパターニングする第１の工程と、充填
   スルーホールとなる部分をメッキにより充填形状にする
   第２の工程と、層間絶縁層及び充填スルーホールを含む
   平面に対して回路形成する第３の工程とを含むことを特
   徴とする半導体パッケージ用部材の製造方法。