JP2000165018A - 配線部材の製造法 - Google Patents
配線部材の製造法Info
- Publication number
- JP2000165018A JP2000165018A JP33210398A JP33210398A JP2000165018A JP 2000165018 A JP2000165018 A JP 2000165018A JP 33210398 A JP33210398 A JP 33210398A JP 33210398 A JP33210398 A JP 33210398A JP 2000165018 A JP2000165018 A JP 2000165018A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- hole
- metal layer
- resist image
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【課題】 半導体チップ搭載用基板、フリップチップ用
基板などの高密度配線基板、および半導体、各種パッケ
ージにおける導通抵抗検査、バーンインテストをはじめ
とする接触導通を要する電気的検査用基板に使用される
配線部材の製造法を提供する。 【解決手段】 絶縁材料上に金属層を備える回路形成材
料を準備し、貫通孔を形成し、金属層表面に感光性レジ
スト層を形成し、感光性レジスト層が形成されていない
側の貫通孔から感光性レジストを露光・現像し、貫通孔
及び貫通孔周りにレジスト像Ａを形成する。絶縁材料上
の金属層を備えない側に貫通孔を塞ぐレジスト像Ｂを形
成し、金属層をハーフエッチングし、レジスト像Ａ及び
Ｂを除去し、貫通孔及び貫通孔周りの金属層を含む配線
パターン形状のレジスト像Ｃを形成し、金属層をエッチ
ングして、貫通孔及び貫通孔周りの金属層のバンプ付き
配線パターンを形成する。
基板などの高密度配線基板、および半導体、各種パッケ
ージにおける導通抵抗検査、バーンインテストをはじめ
とする接触導通を要する電気的検査用基板に使用される
配線部材の製造法を提供する。 【解決手段】 絶縁材料上に金属層を備える回路形成材
料を準備し、貫通孔を形成し、金属層表面に感光性レジ
スト層を形成し、感光性レジスト層が形成されていない
側の貫通孔から感光性レジストを露光・現像し、貫通孔
及び貫通孔周りにレジスト像Ａを形成する。絶縁材料上
の金属層を備えない側に貫通孔を塞ぐレジスト像Ｂを形
成し、金属層をハーフエッチングし、レジスト像Ａ及び
Ｂを除去し、貫通孔及び貫通孔周りの金属層を含む配線
パターン形状のレジスト像Ｃを形成し、金属層をエッチ
ングして、貫通孔及び貫通孔周りの金属層のバンプ付き
配線パターンを形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、プリント基板、集
積回路用基板、液晶表示基板、半導体パッケージ用基板
（半導体チップ搭載用基板、フリップチップ用基板）な
どの高密度配線基板や、半導体、各種パッケージにおけ
る導通抵抗検査、バーンインテストをはじめとする接触
導通を要する電気的検査用基板に使用される配線部材の
製造法に関する。
積回路用基板、液晶表示基板、半導体パッケージ用基板
（半導体チップ搭載用基板、フリップチップ用基板）な
どの高密度配線基板や、半導体、各種パッケージにおけ
る導通抵抗検査、バーンインテストをはじめとする接触
導通を要する電気的検査用基板に使用される配線部材の
製造法に関する。
【０００２】
【従来の技術】プリント基板上への電子部品実装密度が
増大しており、このため実装部の相互配置間隔が縮小し
ている。相互結線が確保できるようにする微細配線化お
よび多層化技術が進むに伴い、これら配線形成技術を駆
使して、半導体実装基板によるパッケージの小型化が図
られている。たとえば、シリコン基板上に半導体素子が
集積回路化されたベアチップをこれまで、リードフレー
ムに実装封止して、挿入部品もしくは面実装部品として
きた。これに対し、ベアチップを複数個、ひとつの基板
にワイヤボンド接続またはＴＡＢ接続あるいはＣＣＢ接
続し封止後、リードフレームに実装して機能化する形態
であるＭＣＭはＣＯＢ、ＰＧＡ、ＨＩＣの分野と特徴づ
けは、明確でないが、ひとつの指標として、実装基板面
積に対するデバイスの面積比率が３０％以上と定義され
ている。このような、基板はシリコンを基板とするＭＣ
ＭーＤ、セラミック系材料を基板とするＭＣＭーＣ、有
機材料を基板とするＭＣＭーＬに分けられる。一方、近
年ではベアチップの外形寸法に限りなく、パッケージサ
イズに近づけるＣＳＰ技術が台頭している。これらの、
基板は所定パターンの形成を電気的なオーブンショート
テストで確認する必要がある。また、パッケージとなっ
てからは、初期不良テストのため１２５℃でバーンイン
テストが必要である。この背景から、高温でも酸化被膜
を作らず、導電性のよい検査用接触端子および安価な製
造法が望まれている。また、プリント基板、集積回路用
基板、液晶表示基板、半導体パッケージ用基板（半導体
チップ搭載用基板、フリップチップ用基板）などの高密
度配線基板の安価な製造法が望まれている。
増大しており、このため実装部の相互配置間隔が縮小し
ている。相互結線が確保できるようにする微細配線化お
よび多層化技術が進むに伴い、これら配線形成技術を駆
使して、半導体実装基板によるパッケージの小型化が図
られている。たとえば、シリコン基板上に半導体素子が
集積回路化されたベアチップをこれまで、リードフレー
ムに実装封止して、挿入部品もしくは面実装部品として
きた。これに対し、ベアチップを複数個、ひとつの基板
にワイヤボンド接続またはＴＡＢ接続あるいはＣＣＢ接
続し封止後、リードフレームに実装して機能化する形態
であるＭＣＭはＣＯＢ、ＰＧＡ、ＨＩＣの分野と特徴づ
けは、明確でないが、ひとつの指標として、実装基板面
積に対するデバイスの面積比率が３０％以上と定義され
ている。このような、基板はシリコンを基板とするＭＣ
ＭーＤ、セラミック系材料を基板とするＭＣＭーＣ、有
機材料を基板とするＭＣＭーＬに分けられる。一方、近
年ではベアチップの外形寸法に限りなく、パッケージサ
イズに近づけるＣＳＰ技術が台頭している。これらの、
基板は所定パターンの形成を電気的なオーブンショート
テストで確認する必要がある。また、パッケージとなっ
てからは、初期不良テストのため１２５℃でバーンイン
テストが必要である。この背景から、高温でも酸化被膜
を作らず、導電性のよい検査用接触端子および安価な製
造法が望まれている。また、プリント基板、集積回路用
基板、液晶表示基板、半導体パッケージ用基板（半導体
チップ搭載用基板、フリップチップ用基板）などの高密
度配線基板の安価な製造法が望まれている。
【０００３】
【発明が解決しようとする課題】本発明は、プリント基
板、集積回路用基板、液晶表示基板、半導体パッケージ
用基板などの高密度配線基板や、半導体、各種パッケー
ジにおける導通抵抗検査、バーンインテストをはじめと
する接触導通を要する電気的検査用基板に使用される信
頼性に優れる配線板の製造法及びバンプ付配線基板の安
価な製造法を提供するものである。
板、集積回路用基板、液晶表示基板、半導体パッケージ
用基板などの高密度配線基板や、半導体、各種パッケー
ジにおける導通抵抗検査、バーンインテストをはじめと
する接触導通を要する電気的検査用基板に使用される信
頼性に優れる配線板の製造法及びバンプ付配線基板の安
価な製造法を提供するものである。
【０００４】
【課題を解決するための手段】本発明の配線部材の製造
法は、絶縁材料上の片面に金属層を備える回路形成材料
を準備する工程、前記金属層を備える回路形成材料に貫
通孔を形成する工程、前記金属層表面に感光性レジスト
層を形成する工程、前記感光性レジスト層が形成されて
いない側の貫通孔から前記感光性レジストを露光・現像
し、前記貫通孔及び貫通孔周りにレジスト像Ａを形成す
る工程、絶縁材料上の金属層を備えない側に貫通孔を塞
ぐレジスト像Ｂを形成する工程、前記金属層をハーフエ
ッチングする工程、前記レジスト像Ａ及びレジスト像Ｂ
を除去する工程、前記貫通孔及び貫通孔周りの金属層を
含む配線パターン形状のレジスト像Ｃを形成する工程、
前記レジスト像Ｃが形成されない金属層をエッチングし
て、貫通孔及び貫通孔周りの金属層を含む配線を形成す
る工程を備えるものである。
法は、絶縁材料上の片面に金属層を備える回路形成材料
を準備する工程、前記金属層を備える回路形成材料に貫
通孔を形成する工程、前記金属層表面に感光性レジスト
層を形成する工程、前記感光性レジスト層が形成されて
いない側の貫通孔から前記感光性レジストを露光・現像
し、前記貫通孔及び貫通孔周りにレジスト像Ａを形成す
る工程、絶縁材料上の金属層を備えない側に貫通孔を塞
ぐレジスト像Ｂを形成する工程、前記金属層をハーフエ
ッチングする工程、前記レジスト像Ａ及びレジスト像Ｂ
を除去する工程、前記貫通孔及び貫通孔周りの金属層を
含む配線パターン形状のレジスト像Ｃを形成する工程、
前記レジスト像Ｃが形成されない金属層をエッチングし
て、貫通孔及び貫通孔周りの金属層を含む配線を形成す
る工程を備えるものである。
【０００５】
【発明の実施の形態】図面に基づいて本発明の実施例を
説明する。図１に絶縁材料の片面に金属層を備える回路
形成材料を準備する工程を示す。１で示す金属層の３５
μｍの電解銅箔または圧延銅箔が、２で示すポリイミ
ド、あるいはガラス／エポキシ等の積層板の絶縁材料上
に形成された基板を用いる。絶縁材料はセラミクス等の
無機材料であっても良い。基板の構成は、両面銅箔付き
基板であっても、パネルめっきされた多層板であっても
よく、少なくとも片面に銅等の金属層があればよい。こ
の銅箔表面は、必ずしも平滑である必要はなく、粗化処
理されていることがのぞましい。粗化の程度を、一般に
広く知られるＪＩＳ表面粗さ（Ｂ０６０１）に基づく粗
さパラメータであらわすと、中心線平均粗さＲａでは、
０．０５〜５μｍ、最大粗さＲｔでは１から５μｍの範
囲がよい。また、パラメータ表記はできないが、このよ
うな一次粗化に２次粗化を施してもよい。
説明する。図１に絶縁材料の片面に金属層を備える回路
形成材料を準備する工程を示す。１で示す金属層の３５
μｍの電解銅箔または圧延銅箔が、２で示すポリイミ
ド、あるいはガラス／エポキシ等の積層板の絶縁材料上
に形成された基板を用いる。絶縁材料はセラミクス等の
無機材料であっても良い。基板の構成は、両面銅箔付き
基板であっても、パネルめっきされた多層板であっても
よく、少なくとも片面に銅等の金属層があればよい。こ
の銅箔表面は、必ずしも平滑である必要はなく、粗化処
理されていることがのぞましい。粗化の程度を、一般に
広く知られるＪＩＳ表面粗さ（Ｂ０６０１）に基づく粗
さパラメータであらわすと、中心線平均粗さＲａでは、
０．０５〜５μｍ、最大粗さＲｔでは１から５μｍの範
囲がよい。また、パラメータ表記はできないが、このよ
うな一次粗化に２次粗化を施してもよい。
【０００６】次に、図２に示すようにＮＣドリルマシン
を用いて、例えば直径０．１mmの貫通穴３を明ける。こ
の後、図３に示すように基材の金属層面に、レジストフ
ィルム４をラミネートし、このレジストフィルム上に図
４に示すように反射板５をおいて、レジストのない穴か
ら、露光する。反射板として、くもりガラス、アクリル
板、アルミ板などが有効である。
を用いて、例えば直径０．１mmの貫通穴３を明ける。こ
の後、図３に示すように基材の金属層面に、レジストフ
ィルム４をラミネートし、このレジストフィルム上に図
４に示すように反射板５をおいて、レジストのない穴か
ら、露光する。反射板として、くもりガラス、アクリル
板、アルミ板などが有効である。
【０００７】この後の現像により図５に示すレジスト像
Ａ４を形成する。これにより、フォトマスク無しで、金
属層側の穴周りにレジスト像Ａを形成出来る。この後、
図６に示すように、裏面側に少なくとも穴がふさがれる
ようにレジスト像Ｂ６を形成する。 以上の工程で使用
するレジストは例えば日立化成工業（株）製レジストＨ
ｉ―ＲＣ（商品名）、日本合成化学工業（株）製レジス
ト４０１ｙ２５（商品名）などが有効である。４０１ｙ
２５の場合では、ロール温度１１０℃、ロール速度は
０．６ｍ／ｍｉｎの条件でレジストをラミネートする。
この後、積算露光量約８０ｍＪ／ｃｍ2の露光条件で像
を焼き付ける。現像は、炭酸ナトリウム溶液または、水
酸化テトラメチルアンモニウムで現像する。この後望ま
しくは、特にレジスト４の密着を確実なものとするため
に１００〜３００ｍＪ／ｃｍ2で後露光するとよい。
Ａ４を形成する。これにより、フォトマスク無しで、金
属層側の穴周りにレジスト像Ａを形成出来る。この後、
図６に示すように、裏面側に少なくとも穴がふさがれる
ようにレジスト像Ｂ６を形成する。 以上の工程で使用
するレジストは例えば日立化成工業（株）製レジストＨ
ｉ―ＲＣ（商品名）、日本合成化学工業（株）製レジス
ト４０１ｙ２５（商品名）などが有効である。４０１ｙ
２５の場合では、ロール温度１１０℃、ロール速度は
０．６ｍ／ｍｉｎの条件でレジストをラミネートする。
この後、積算露光量約８０ｍＪ／ｃｍ2の露光条件で像
を焼き付ける。現像は、炭酸ナトリウム溶液または、水
酸化テトラメチルアンモニウムで現像する。この後望ま
しくは、特にレジスト４の密着を確実なものとするため
に１００〜３００ｍＪ／ｃｍ2で後露光するとよい。
【０００８】図７にハーフエッチング（平滑エッチン
グ）工程を示す。主成分が硫酸、過酸化水素からなる液
で銅層を２０〜２５μｍハーフエッチングする。液とし
て例えば、三菱ガス化学社製化学研磨液ＳＥ−０７（商
品名）またはＣＰＥ−７５０（商品名）やＣＰＳ（商品
名）あるいはその混合液を用いる。過酸化水素濃度は
２．０〜６．０／１００ｍｌ銅濃度は４．０〜１０．０
ｇ／１００ｍｌに調整し、コンベアエッチング装置のシ
ャワーリングにより液温度２０〜３５℃の範囲でエッチ
ングを行う。この後、水酸化ナトリウムまたは、水酸化
カリウム溶液で該レジストを剥離する。これにより、図
８に示すような１０〜１５μｍの銅層の上にリング状の
穴を有するバンプ７が形成される。図９、図１０に、配
線パターンのレジスト形成および配線エッチング工程を
示す。８で示すレジスト像Ｃとして、例えば日立化成工
業（株）製レジストＨｉ―ＲＣ（商品名）、日本合成化
学工業（株）製レジスト４０１ｙ２５（商品名）をロー
ル温度１１０℃でラミネートする。速度は、バンプレジ
スト像Ａ形成の場合より速度を半減させ０．３ｍ／ｍｉ
ｎでラミネートする。これによりバンプ群の段差による
気泡巻き込みをなくすことが出来る。この後、配線パタ
ーンのネガイメージを積算露光量約８０ｍＪ／ｃｍ2の
露光条件の露光条件で焼き付ける。現像は、炭酸ナトリ
ウム溶液または、水酸化テトラメチルアンモニウムで現
像する。ポリイミヂ等の絶縁層の裏面の貫通孔の箇所に
は裏打ちのたけレジストを設ける（図示せず）。この
後、主成分が塩化第二鉄、塩化第二銅のエッチング液、
あるいはアルカリエッチング液たとえばメルストリップ
社製Ａプロセス液で、前記ハーフエッチングで残った厚
さ１０〜１５μｍの銅をエッチングする。この後、水酸
化ナトリウムまたは、水酸化カリウム溶液でレジスト像
Ｃ８を剥離し、穴の開いたリング状バンプを有する配線
パターンが形成される。このあと、バンプである突起電
極部を含む範囲以外は、極力ソルダレジストで保護する
ことが望ましく、配線の断線保護に有効であり、後工程
でめっきする場合はめっき面積を低減できる。ソルダレ
ジストとして、例えば四国化成製レジストＦＣハードを
スクリーン印刷、熱硬化する。この後、無電解または電
解により、突起電極部を含むパターン上にニッケル、金
の順でめっきを行う。これにより、半導体実装用基板の
最小構成ができる。また、この基板を検査用基板に活用
するために、金表面に日本エレクトロプレイテイング・
エンジニヤース株式会社製厚付け用低応力ロジウムめっ
き液を使用して電解ロジウムをめっきすることも可能で
ある。電解ロジウムめっきの条件は、例えば液温５０〜
６０℃、電流密度２Ａ／ｄｍ2、電圧４Ｖ、時間１５０
秒である。
グ）工程を示す。主成分が硫酸、過酸化水素からなる液
で銅層を２０〜２５μｍハーフエッチングする。液とし
て例えば、三菱ガス化学社製化学研磨液ＳＥ−０７（商
品名）またはＣＰＥ−７５０（商品名）やＣＰＳ（商品
名）あるいはその混合液を用いる。過酸化水素濃度は
２．０〜６．０／１００ｍｌ銅濃度は４．０〜１０．０
ｇ／１００ｍｌに調整し、コンベアエッチング装置のシ
ャワーリングにより液温度２０〜３５℃の範囲でエッチ
ングを行う。この後、水酸化ナトリウムまたは、水酸化
カリウム溶液で該レジストを剥離する。これにより、図
８に示すような１０〜１５μｍの銅層の上にリング状の
穴を有するバンプ７が形成される。図９、図１０に、配
線パターンのレジスト形成および配線エッチング工程を
示す。８で示すレジスト像Ｃとして、例えば日立化成工
業（株）製レジストＨｉ―ＲＣ（商品名）、日本合成化
学工業（株）製レジスト４０１ｙ２５（商品名）をロー
ル温度１１０℃でラミネートする。速度は、バンプレジ
スト像Ａ形成の場合より速度を半減させ０．３ｍ／ｍｉ
ｎでラミネートする。これによりバンプ群の段差による
気泡巻き込みをなくすことが出来る。この後、配線パタ
ーンのネガイメージを積算露光量約８０ｍＪ／ｃｍ2の
露光条件の露光条件で焼き付ける。現像は、炭酸ナトリ
ウム溶液または、水酸化テトラメチルアンモニウムで現
像する。ポリイミヂ等の絶縁層の裏面の貫通孔の箇所に
は裏打ちのたけレジストを設ける（図示せず）。この
後、主成分が塩化第二鉄、塩化第二銅のエッチング液、
あるいはアルカリエッチング液たとえばメルストリップ
社製Ａプロセス液で、前記ハーフエッチングで残った厚
さ１０〜１５μｍの銅をエッチングする。この後、水酸
化ナトリウムまたは、水酸化カリウム溶液でレジスト像
Ｃ８を剥離し、穴の開いたリング状バンプを有する配線
パターンが形成される。このあと、バンプである突起電
極部を含む範囲以外は、極力ソルダレジストで保護する
ことが望ましく、配線の断線保護に有効であり、後工程
でめっきする場合はめっき面積を低減できる。ソルダレ
ジストとして、例えば四国化成製レジストＦＣハードを
スクリーン印刷、熱硬化する。この後、無電解または電
解により、突起電極部を含むパターン上にニッケル、金
の順でめっきを行う。これにより、半導体実装用基板の
最小構成ができる。また、この基板を検査用基板に活用
するために、金表面に日本エレクトロプレイテイング・
エンジニヤース株式会社製厚付け用低応力ロジウムめっ
き液を使用して電解ロジウムをめっきすることも可能で
ある。電解ロジウムめっきの条件は、例えば液温５０〜
６０℃、電流密度２Ａ／ｄｍ2、電圧４Ｖ、時間１５０
秒である。
【０００９】
【発明の効果】本発明は、単層銅箔からエッチングでバ
ンプを形成することが可能で、バンプを形成する電極上
にバンプを形成する際に、バンプ内部に貫通孔が設けら
れ、バンプ内部の傾斜角度を従来より大きくできる。他
のガイド穴に対するバンプの位置精度向上が望める。
ンプを形成することが可能で、バンプを形成する電極上
にバンプを形成する際に、バンプ内部に貫通孔が設けら
れ、バンプ内部の傾斜角度を従来より大きくできる。他
のガイド穴に対するバンプの位置精度向上が望める。
【図１】 絶縁材料の片面に金属層を備える回路形成材
料を準備する工程を説明するための断面図である。
料を準備する工程を説明するための断面図である。
【図２】 回路形成材料にドリル穴明けする工程を説明
するための断面図である。
するための断面図である。
【図３】 金属層上にレジストラミネートする工程を説
明するための断面図である。
明するための断面図である。
【図４】 レジスト露光を行う工程を説明するための断
面図である。
面図である。
【図５】 貫通孔に形成されたレジスト像Ａを説明する
ための断面図である。
ための断面図である。
【図６】 貫通孔の裏側にレジスト像Ｂを形成する工程
を説明するための断面図である。
を説明するための断面図である。
【図７】 ハーフエッチングによりバンプを形成する工
程を説明する断面図である。
程を説明する断面図である。
【図８】 ハーフエッチング後レジスト像を除去し形成
されるバンプの断面図である。
されるバンプの断面図である。
【図９】 金属層に形成されたバンプを含むように配線
パターンレジスト像Ｃを形成する工程を説明するための
断面図である。
パターンレジスト像Ｃを形成する工程を説明するための
断面図である。
【図１０】 貫通孔を有するバンプと配線を示す断面図
である。
である。
１ 金属層 ２ 絶縁層 ３ ドリル穴部 ４ レジスト像Ａ ５ 反射板 ６ レジスト像（裏打ち）Ｂ ７ バンプ ８ レジスト像（配線パターン）Ｃ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 榎本 哲也 茨城県つくば市和台48 日立化成工業株式 会社筑波開発研究所内 Ｆターム(参考） 5E317 AA24 CD25 CD32 5E339 AC01 AE01 BD02 CC01 CD01 CE04 CF15
Claims (1)
- 【請求項１】絶縁材料上の片面に金属層を備える回路形
成材料を準備する工程、 前記金属層を備える回路形成材料に貫通孔を形成する工
程、 前記金属層表面に感光性レジスト層を形成する工程、 前記感光性レジスト層が形成されていない側の貫通孔か
ら前記感光性レジストを露光・現像し、前記貫通孔及び
貫通孔周りにレジスト像Ａを形成する工程、 絶縁材料上の金属層を備えない側に前記貫通孔を塞ぐレ
ジスト像Ｂを形成する工程、 前記金属層をハーフエッチングする工程、 前記レジスト像Ａ及びレジスト像Ｂを除去する工程、 前記貫通孔及び貫通孔周りの金属層を含む配線パターン
形状のレジスト像Ｃを形成する工程、 前記レジスト像Ｃが形成されない金属層をエッチングし
て、貫通孔及び貫通孔周りの金属層を含む配線を形成す
る工程を備える配線部材の製造法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33210398A JP4135124B2 (ja) | 1998-11-24 | 1998-11-24 | 配線部材の製造法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33210398A JP4135124B2 (ja) | 1998-11-24 | 1998-11-24 | 配線部材の製造法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000165018A true JP2000165018A (ja) | 2000-06-16 |
| JP4135124B2 JP4135124B2 (ja) | 2008-08-20 |
Family
ID=18251194
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33210398A Expired - Fee Related JP4135124B2 (ja) | 1998-11-24 | 1998-11-24 | 配線部材の製造法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4135124B2 (ja) |
-
1998
- 1998-11-24 JP JP33210398A patent/JP4135124B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP4135124B2 (ja) | 2008-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100733253B1 (ko) | 고밀도 인쇄회로기판 및 그 제조방법 | |
| JP4609074B2 (ja) | 配線板及び配線板の製造方法 | |
| JP5254775B2 (ja) | 配線基板の製造方法 | |
| JPH04309290A (ja) | プリント配線板の製造方法 | |
| JPH09246719A (ja) | 基板の導体層の形成方法 | |
| JP4243880B2 (ja) | 配線部材の製造法 | |
| JP4135124B2 (ja) | 配線部材の製造法 | |
| JPH11312857A (ja) | 配線板の製造法およびバンプ付配線基板の製造法 | |
| KR20020026849A (ko) | 범프가 부착된 배선회로 기판 및 그 제조방법 | |
| JP2006278524A (ja) | プリント配線基板およびその製造方法 | |
| JP2004349414A (ja) | 回路基板とその製造方法 | |
| JP2000156432A (ja) | フリップチップ搭載用基板 | |
| JP4521790B2 (ja) | 配線板の製造法 | |
| JPH10178122A (ja) | Ｉｃ搭載用多層プリント配線板 | |
| JPH0712849A (ja) | エレクトリカルテスト用配線基板及びその製造法 | |
| JP2005235982A (ja) | 配線基板の製造方法と配線基板、および半導体パッケージ | |
| JPH09181422A (ja) | プリント配線板の製造方法 | |
| JP3862032B2 (ja) | エレクトリカルテスト用配線基板及びその製造法 | |
| JP2001217539A (ja) | 配線板の製造法 | |
| JP2003213439A (ja) | 配線基板の無電解めっき方法 | |
| JP2000031639A (ja) | 両面回路基板の製造方法と両面回路基板 | |
| JP2010141216A (ja) | フレキシブルプリント配線基板用積層体及びフレキシブルプリント配線基板並びにこれらの製造方法 | |
| JPH0555727A (ja) | プリント基板の製造方法 | |
| JP2006134956A (ja) | バンプ付きテープキャリア | |
| JP2000058605A (ja) | 配線部材およびその製造法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20051117 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A977 | Report on retrieval |
Effective date: 20071011 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20071018 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20080509 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080522 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 3 Free format text: PAYMENT UNTIL: 20110613 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110613 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20120613 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120613 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130613 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |