JPH0555727A - プリント基板の製造方法 - Google Patents

プリント基板の製造方法

Info

Publication number
JPH0555727A
JPH0555727A JP21176791A JP21176791A JPH0555727A JP H0555727 A JPH0555727 A JP H0555727A JP 21176791 A JP21176791 A JP 21176791A JP 21176791 A JP21176791 A JP 21176791A JP H0555727 A JPH0555727 A JP H0555727A
Authority
JP
Japan
Prior art keywords
palladium
plating
circuit board
printed circuit
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP21176791A
Other languages
English (en)
Other versions
JP3174356B2 (ja
Inventor
Shusaku Izumi
修作 和泉
Akihito Kawakami
明仁 川上
Shigeru Fujita
繁 藤田
Seiichi Serizawa
精一 芹澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NIPPON KOUJIYUNDO KAGAKU KK
Hitachi Ltd
Original Assignee
NIPPON KOUJIYUNDO KAGAKU KK
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NIPPON KOUJIYUNDO KAGAKU KK, Hitachi Ltd filed Critical NIPPON KOUJIYUNDO KAGAKU KK
Priority to JP21176791A priority Critical patent/JP3174356B2/ja
Publication of JPH0555727A publication Critical patent/JPH0555727A/ja
Application granted granted Critical
Publication of JP3174356B2 publication Critical patent/JP3174356B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】 【目的】IC等の電子部品を信頼性の高い状態でワイヤ
ボンディングにより接続、搭載可能なプリント基板を得
ることにある。 【構成】銅張り積層基板1の予め定められた回路パター
ン形成領域の表面に、パラジウムめっきパターン7を形
成し、これをエッチングマスクとして機能させ、下地の
銅箔もしくは銅めっき導体4、5を選択的にエッチング
して回路パターンを形成する。好ましくはパラジウムめ
っき7の下地にニッケルもしくはニッケル合金6を形成
する。更に好ましくはボンディング部3を露出させ、そ
の他の部分をソルダーレジストで被覆し、しかも露出さ
せたこのボンディング部表面を溶剤処理、酸洗浄等の表
面清浄化処理をしてボンディング性を向上させる。 【効果】パラジウムめっきは、金めっきに比較して材料
費が約50%程度安価であり、回路パターン形成時のマ
スクとしての機能をも有し、信頼性の高いプリント基板
を容易なプロセスで製造することができる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置等の電子部
品をワイヤボンディングにてプリント基板に接続搭載す
るに好適なプリント基板の製造方法に関する。
【0002】
【従来の技術】従来のプリント基板のボンディング部分
(バンプと呼んでいる)は、銅箔もしくは銅めっきによる
回路パターン端子部に純度99.9%以上の金めっきが
施されて構成されている。また、このようにボンディン
グ部分を金めっきで構成した場合、金めっき費用、純度
管理めっき液、条件管理の面で、また、めっき液がシア
ンを含むことから排水処理、取扱等でも難しい点が多々
ある。更にまた、このような高純度の金めっきの場合、
硬度が低下するため、通常の接栓端子用として用いるこ
とができなかった。そのことから、ボンディングと接栓
端子の両機能を有するプリント基板では、2種類の金め
っきを使用しなければならず、作業工程数についても2
倍を必要としていた。そこで、例えば特開昭63−22
4290号公報に見られるように、この金めっきの代わ
りに銅の導体上にパラジウムめっきを施す提案もなされ
ている。
【0003】
【発明が解決しようとする課題】しかし、前述の従来技
術は、ボンディング部分に金めっきが施されていること
を前提としているため、実際の金めっき費用やバラツキ
に対する配慮が不足している。また、パラジウムめっき
については、めっき応力を低減し折り曲げに対する強度
を向上させてクラックの発生を防止することについての
み着目しており、ボンディング性及び製造上の工程簡略
化についての配慮が不足している。
【0004】したがって、本発明の目的は、上記従来の
問題点を解消し、パラジウムめっきを用いた場合に信頼
性の高いボンディング部を有するプリント基板が容易に
得られる改良された製造方法を提供することにある。
【0005】
【課題を解決するための手段】上記目的を達成するため
に、本発明においては、銅張り積層板上の予め定められ
た回路パターン形成領域の表面に、パラジウムめっきパ
ターンを形成し、これをエッチングマスクとして機能さ
せ、下地の銅箔もしくは銅めっき導体を選択的にエッチ
ングして回路パターンを形成する。そして、好ましくは
パラジウムめっきされた回路のボンディング部を露出さ
せ、その他の部分をソルダーレジストで被覆し、しかも
露出させたこのボンディング部表面を溶剤処理、酸洗浄
等の表面清浄化処理によりパラジウムめっき表面を清浄
化することが望ましい。また、パラジウムめっきは、基
板上の銅箔もしくは銅めっき導体上に直接形成しても良
いが、予め下地層としてニッケルもしくはニッケル合金
層を形成した上にめっきするのが望ましく、これにより
銅がパラジウムめっきに拡散するのを防止することがで
きる。
【0006】パラジウムめっきパターンの形成は、例え
ば基板上にポジ型のレジストマスクパターンを形成し、
露出した導体面に選択的にめっきすることで実現でき
る。また、回路パターンの形成においては、このポジ型
レジストマスクパターンを除去し、パラジウムめっきパ
ターンをエッチングマスクとして兼用し、選択エッチン
グすることからエッチング液としては当然のことながら
パラジウムを溶解せず、銅を選択的に溶解するものが使
用される。下地としてニッケルもしくはニッケル合金を
形成した場合には、この下地に対してもパラジウムと同
様にマスク作用が要求されることから溶解しないエッチ
ング液を使用する。
【0007】パラジウムめっきパターンの形成について
は、その他、通常のめっき法で基板一面をめっきし、そ
の上にフォトレジスト膜を形成し、所定の回路パターン
のマスクを用いて露光、現像し、このレジストマスクを
用いて選択的にエッチングするリソグラフィ技術により
行っても良い。
【0008】
【作用】プリント基板へのボンディングは、超音波、熱
圧着及びその両者を併用した方式が一般に用いられる。
ボンディングの原理は、金属の接合境界で構成結晶格子
のズレを生じさせ、互いの結晶の新生面が接触し、結晶
原子間の結合力が働くことであり、このことからパラジ
ウムめっきに従来の金めっきと同様の塑性変形能力を持
たせれば良くなることがわかる。
【0009】パラジウムめっきパターンは、銅箔もしく
は銅めっき導体を選択的にエッチングして独立した回路
パターンを形成する際のマスクとして機能すると共に、
ボンディング部においては、例えば半導体装置等の電子
部品の電極をワイヤーボンディングにより接続する際の
バンプとしての機能を有する。また、このパラジウムめ
っきの膜厚は、通常0.1〜5μmが好ましく、より好
ましくは0.2〜0.5μmである。
【0010】また、下地として形成したニッケルもしく
はニッケル合金は、導体である銅がパラジウムめっきに
拡散するのを防止する作用を有し、パラジウムめっきの
ボンディング抵抗、接触抵抗が大きくなるのを防止す
る。この下地層の膜厚は通常、0.5〜20μmが好ま
しく、より好ましくは2〜10μmである。
【0011】更にまた、パラジウムめっきのボンディン
グ部表面を溶剤処理、酸洗浄等の表面清浄化処理により
清浄化することが好ましく、これによって得られるパラ
ジウムめっきの表面粗さを5μm以下とすることが望ま
しい。
【0012】
【実施例】以下、図面を用いて本発明の一実施例を説明
する。図1は、完成したプリント基板の一例を示す斜視
図であり、図2は、それを製造する工程図を示し、以
下、工程図にしたがって順次説明する。先ず、図2
(a)に示すように、基材1上に銅箔4を張り合わせた
銅張り積層板もしくは、予め内層回路を積層した内層入
り積層板を準備し、その所定位置に所定口径の貫通孔2
を設ける。
【0013】次いで図2(b)に示すように、貫通孔2
の内壁を含む全面に通常用いられている、例えばシプレ
イファーイースト社のPTHプロセスにて、触媒処理、
化学銅めっき処理を施した後、導体として必要な厚みの
銅めっき5を電気銅めっき、もしくはアディティブ法で
用いられるような厚付け化学銅めっきにて析出形成させ
る。
【0014】次いで、図2(c)に示すように回路とな
る部分以外をスクリーン印刷法による印刷マスキング、
もしくはドライフィルムを用いた写真法にてマスキング
8を行い、めっきレジストパターンを形成する。
【0015】次いで図2(d)に示すようにマスキング
されていない部分、すなわち、露出している回路部分に
通常用いられているワット系ニッケルめっき液、または
スルファミン酸系ニッケルめっき液を用いニッケル6を
析出させた後、その上にボンディング性を有するパラジ
ウムめっき、例えば、日本高純度化学社製パラブライト
−SSTを用い、所定条件にて必要厚みのパラジウムめ
っき7を析出形成させる。この時のパラジウムめっき層
7は、パラジウムに換算して0.1g/リットル〜60g
/リットルの可溶性パラジウム塩、セレンに換算して0.
01g/リットル〜40g/リットルの可溶性セレン塩、
ピリジンスルホン酸塩あるいはそのアルカリ塩0.01
g/リットル〜40g/リットルより成るパラジウム電気
めっき液を用いて電気めっきにより形成する。
【0016】なお、このパラジウムめっきに際しては、
上記のパラジウム電気めっき液に、電導度塩をpHが
2.0〜12.0となる量加えると、めっき液の安定性が
良くなる。また、パラジウム金属の濃度は、0.1g/リ
ットルより少なくなると、電流密度が小さすぎて実用的
ではなく、60g/リットルより多いと、液の汲みだし
等によるパラジウムの消耗が大きく経済的ではない。ピ
リジンスルホン酸あるいはそのアルカリ塩の濃度が0.
01g/リットルより少ないか、40g/リットルより多
い場合、およびセレン化合物がセレン金属に換算して、
0.01g/リットルより少ないか、40g/リットルよ
り多い場合のいずれもが、めっき層の状態が悪くなり、
実用に耐えられない。pHは2.0〜12.0の範囲が好
ましく、この範囲を外すと液が分解しやすくなり、長期
の使用に耐えられなくなる。
【0017】次いで図2(e)に示すように、回路以外
をマスキングしていたスクリーン印刷または、ドライフ
ィルムのマスキング8を所定の剥離液にて溶解除去す
る。
【0018】引き続き回路パターンを独立させるため、
マスキング8の剥離により露出している銅層4、5を、
パラジウムめっきされた回路パターン自身をマスクにし
て選択的エッチングにて溶解除去する。この時に用いる
エッチング液の条件としてはマスクとして機能するパラ
ジウムおよびニッケルを溶解しないことであり、これに
適合するエッチング液としては、例えばメルテックス社
製のアンモニア錯体ベースのAプロセスエッチング液
や、過硫酸塩系のエッチング液がある。この工程を処理
することで、図1に示した目的とするプリント基板が完
成する。なお、図1の3はボンディング部分を示す。
【0019】その後、ボンディングに必要な回路部分の
みを露出させ、その他の部分をソルダーレジストで被覆
してもよく、さらに好ましくは、ボンディング性を向上
させるため、パラジウムめっき表面を溶剤処理、または
酸処理等により清浄化処理を行なうことが望ましい。
【0020】このようにして得られたプリント基板に薄
膜感熱ヘッド駆動用のICを搭載しワイヤボンディング
により基板とICとの電極同志を結線して薄膜感熱ヘッ
ド用プリント基板を実装した。このプリント基板を発熱
素子アレーと組み合わせて薄膜感熱ヘッドを完成させ
た。なお、ワイヤボンディング接続用線材としては、金
線、アルミ線を用いたが、何れも良好なボンディング性
を得ることができた。
【0021】
【発明の効果】上述したように本発明によれば、従来、
金めっきで構成されていたボンディング部分がパラジウ
ムめっきに置き換わることから、ワイヤボンディング用
プリント基板の原価低減に効果があることは勿論のこ
と、独立した回路パターンを形成するに際し、パラジウ
ムめっきパターンをマスクとして用いることができるこ
とから製造プロセスを簡略化することができる。
【図面の簡単な説明】
図1本発明の一実施例となるプリント基板の外観図。図
2本発明の一実施例となるプリント基板の製造工程図
(断面図)。
【符号の説明】
1…プリント基板基材、 2…貫通孔、 3…ボンディング部分、 4…銅箔、 5…銅めっき、 6…ニッケルめっき、 7…バラジウムめっき、 8…マスキング。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 藤田 繁 神奈川県横浜市戸塚区戸塚町216番地 株 式会社日立製作所戸塚工場内 (72)発明者 芹澤 精一 東京都豊島区南池袋2丁目26番7号 日本 高純度化学株式会社内

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】銅張り積層基板上の予め定められた回路パ
    ターン形成領域の表面に、パラジウムめっきパターンを
    形成し、これをエッチングマスクとして下地の銅箔もし
    くは銅めっき導体を選択的にエッチングして回路パター
    ンを形成する工程を有し、前記回路パターンのボンディ
    ング部のめっき金属をパラジウムとして成るプリント基
    板の製造方法。
  2. 【請求項2】上記パラジウムめっきパターンの下地膜と
    してニッケルもしくはニッケル合金層を形成する工程を
    有して成る請求項1記載のプリント基板の製造方法。
  3. 【請求項3】上記パラジウムめっきされた回路のボンデ
    ィング部を露出させ、その他の部分をソルダーレジスト
    で被覆する工程を有して成る請求項1もしくは2記載の
    プリント基板の製造方法。
  4. 【請求項4】上記パラジウムめっきされたボンディング
    部表面を清浄化処理する工程を付加して成る請求項1も
    しくは3記載のプリント基板の製造方法。
  5. 【請求項5】パラジウムめっきパターンの形成工程とし
    て、基板上にポジ型レジストマスクパターンを形成し、
    露出した導体面に選択的にパラジウムめっきする工程を
    有して成る請求項1記載のプリント基板の製造方法。
  6. 【請求項6】パラジウムめっきパターンの形成工程とし
    て、基板上にポジ型レジストマスクパターンを形成し、
    露出した導体面に選択的に下地めっきとしてニッケルも
    しくはニッケル合金めっきを施し、その上にパラジウム
    めっきする工程を有して成る請求項1記載のプリント基
    板の製造方法。
  7. 【請求項7】上記パラジウムめっきの厚さを0.1〜5
    μmとして成る請求項1、3、4、5もしくは6記載の
    プリント基板の製造方法。
  8. 【請求項8】上記下地めっきとしてのニッケルもしくは
    ニッケル合金めっきの厚さを0.5〜20μmとして成
    る請求項2もしくは6記載のプリント基板の製造方法。
JP21176791A 1991-08-23 1991-08-23 プリント基板の製造方法 Expired - Fee Related JP3174356B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21176791A JP3174356B2 (ja) 1991-08-23 1991-08-23 プリント基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21176791A JP3174356B2 (ja) 1991-08-23 1991-08-23 プリント基板の製造方法

Publications (2)

Publication Number Publication Date
JPH0555727A true JPH0555727A (ja) 1993-03-05
JP3174356B2 JP3174356B2 (ja) 2001-06-11

Family

ID=16611251

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21176791A Expired - Fee Related JP3174356B2 (ja) 1991-08-23 1991-08-23 プリント基板の製造方法

Country Status (1)

Country Link
JP (1) JP3174356B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006278605A (ja) * 2005-03-29 2006-10-12 Seiko Epson Corp 膜パターン形成方法及びデバイス製造方法並びに液滴吐出ヘッドの製造方法
JP2014022505A (ja) * 2012-07-17 2014-02-03 Renesas Electronics Corp 半導体装置およびその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006278605A (ja) * 2005-03-29 2006-10-12 Seiko Epson Corp 膜パターン形成方法及びデバイス製造方法並びに液滴吐出ヘッドの製造方法
JP4687183B2 (ja) * 2005-03-29 2011-05-25 セイコーエプソン株式会社 液滴吐出ヘッドの製造方法
JP2014022505A (ja) * 2012-07-17 2014-02-03 Renesas Electronics Corp 半導体装置およびその製造方法
US9343395B2 (en) 2012-07-17 2016-05-17 Renesas Electronics Corporation Semiconductor device and manufacturing method of same
US9704805B2 (en) 2012-07-17 2017-07-11 Renesas Electronics Corporation Semiconductor device and manufacturing method of same

Also Published As

Publication number Publication date
JP3174356B2 (ja) 2001-06-11

Similar Documents

Publication Publication Date Title
US6162365A (en) Pd etch mask for copper circuitization
US5235139A (en) Method for fabricating printed circuits
US5302492A (en) Method of manufacturing printing circuit boards
KR850001363B1 (ko) 후막 파인패턴(thick film fine pattern) 도전체(導電體)의 제조방법
US4394223A (en) Tin and gold plating process
EP0402811B1 (en) Method of manufacturing printed circuit boards
JP2001111201A (ja) 配線板の製造方法およびそれを用いて製造された配線板
US5905018A (en) Method of preparing a substrate surface for conformal plating
JP3174356B2 (ja) プリント基板の製造方法
JPH0219992B2 (ja)
JP3661343B2 (ja) 半導体装置用基板及びその製造方法
JP3987781B2 (ja) 配線基板の製造方法
JP2002198461A (ja) プラスチックパッケージ及びその製造方法
JP2921557B2 (ja) 電子部品実装板及びその製造方法
JPH05259614A (ja) プリント配線板の樹脂埋め法
JP2000156557A (ja) 配線部材の製造法
JPS6345887A (ja) プリント配線板の製造方法
JP3405640B2 (ja) 独立回路へのメッキ方法
JPH07297524A (ja) Icカード用プリント配線板
JPH10135604A (ja) 105乃至400ミクロン膜厚並びに17乃至105ミクロン膜厚のハイブリットプリント回路の製造方法
JPH11284316A (ja) 配線基板の導体パタ―ン形成方法
JPH0653640A (ja) プリント配線板及びその製造方法
JPH06314724A (ja) 半導体素子搭載用両面配線基板,及びそれを用いた半導 体装置
JPH03225894A (ja) プリント配線板の製造方法
JPH04363093A (ja) プリント基板の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees