JPH10178122A - Ｉｃ搭載用多層プリント配線板 - Google Patents
Ｉｃ搭載用多層プリント配線板Info
- Publication number
- JPH10178122A JPH10178122A JP8354310A JP35431096A JPH10178122A JP H10178122 A JPH10178122 A JP H10178122A JP 8354310 A JP8354310 A JP 8354310A JP 35431096 A JP35431096 A JP 35431096A JP H10178122 A JPH10178122 A JP H10178122A
- Authority
- JP
- Japan
- Prior art keywords
- thickness
- hole
- wiring board
- multilayer printed
- printed wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】
【課題】 内層導体配線にクラックによる断線を発生さ
せないＩＣ搭載用多層プリント配線板を提供する。 【解決手段】 複数の樹脂基板１２Ａ、１２Ｂ、１２
Ｃ、１２Ｄ、１２Ｅを積層してなるＩＣ搭載用多層プリ
ント配線板において、スルーホール２４内のめっき層２
２、２６の厚みを８乃至３５μm とし、外部リードピン
４２とスルーホール内のめっき層２２、２６を介して当
接していない導体配線１４ｅの厚みを２５乃至７０μm
としてあるため、スルーホール２４内のめっき層２２、
２６及び導体配線１４ｅにクラックが入り断線を生じる
ことがない。
せないＩＣ搭載用多層プリント配線板を提供する。 【解決手段】 複数の樹脂基板１２Ａ、１２Ｂ、１２
Ｃ、１２Ｄ、１２Ｅを積層してなるＩＣ搭載用多層プリ
ント配線板において、スルーホール２４内のめっき層２
２、２６の厚みを８乃至３５μm とし、外部リードピン
４２とスルーホール内のめっき層２２、２６を介して当
接していない導体配線１４ｅの厚みを２５乃至７０μm
としてあるため、スルーホール２４内のめっき層２２、
２６及び導体配線１４ｅにクラックが入り断線を生じる
ことがない。
Description
【０００１】
【発明の属する技術分野】本発明は、小型化、薄型化、
軽量化及び低コスト化に適したＩＣ搭載用多層プリント
配線板の製造方法に関する。
軽量化及び低コスト化に適したＩＣ搭載用多層プリント
配線板の製造方法に関する。
【０００２】
【従来の技術】電子機器の小型化、薄型化、軽量化、低
コスト化の要求が強まってきた中で、セラミックスから
なるＩＣパッケージの代替として、プリント配線板から
なるＩＣパッケージやプリント配線板に複数のＩＣを直
接搭載するマルチチップモジュール化への動きが活発化
してきた。この動きにつれて、ＩＣ搭載用プリント配線
板も複雑な構造且つ、細線化、高多層化が進み、その製
造方法も複雑化してきている。
コスト化の要求が強まってきた中で、セラミックスから
なるＩＣパッケージの代替として、プリント配線板から
なるＩＣパッケージやプリント配線板に複数のＩＣを直
接搭載するマルチチップモジュール化への動きが活発化
してきた。この動きにつれて、ＩＣ搭載用プリント配線
板も複雑な構造且つ、細線化、高多層化が進み、その製
造方法も複雑化してきている。
【０００３】ところで、従来のＩＣ搭載用多層プリント
配線板は、例えば、図１１に示すように、表面に内層導
体配線１１４を形成した樹脂層１１２Ａ、１１２Ｂ、１
１２Ｃ、１１２Ｄ、１１２Ｅを積層することにより形成
する。ＩＣ５２と、外部との接続を取る外部リードピン
１４２との接続は、ＩＣ５２からのボンディングパッド
ワイヤ５４を、導体配線１１４から外部へ延在するボン
ディングパッド５０まで渡し、該導体配線１１４を介し
て外部リードピン１４２へ繋ぐことにより行われてい
る。
配線板は、例えば、図１１に示すように、表面に内層導
体配線１１４を形成した樹脂層１１２Ａ、１１２Ｂ、１
１２Ｃ、１１２Ｄ、１１２Ｅを積層することにより形成
する。ＩＣ５２と、外部との接続を取る外部リードピン
１４２との接続は、ＩＣ５２からのボンディングパッド
ワイヤ５４を、導体配線１１４から外部へ延在するボン
ディングパッド５０まで渡し、該導体配線１１４を介し
て外部リードピン１４２へ繋ぐことにより行われてい
る。
【０００４】ここで、該外部リードピン１４２は、スル
ーホール１２４に挿通され、はんだ１４８ａによりスル
ーホール２４内に配設されためっき層１２６に接続、固
定されている。
ーホール１２４に挿通され、はんだ１４８ａによりスル
ーホール２４内に配設されためっき層１２６に接続、固
定されている。
【０００５】
【発明が解決しようとする課題】しかしながら、上記構
成のＩＣ搭載用多層プリント配線板において、長年の使
用において、内層導体配線１１４に断線が発生すること
がある。この現象を本発明者が検討したところ、理由の
一つに、外部リードピン１４２とスルーホール１２４内
のめっき層１２６を介して当接していない内層導体配線
（図１１中に１１４ｅとして示す）にて断線が発生して
いるとの知見を得た。ここで、該内層導体配線１１４ｅ
にて断線が発生するのは、外部リードピン１４２とスル
ーホール１２４内のめっき層１２６を介して当接してい
る他の内層配線１１４は、該外部リードピン１４２（樹
脂層１１２Ａ〜１１２Ｅと同様な線形熱膨張率を有す
る）からの応力を受けないのに対して、内層導体配線１
１４ｅは、該外部リードピン１４２を固定するためのは
んだ（樹脂層と異なる線形熱膨張率を有する）１４８ａ
からの応力を、ＩＣ搭載用多層プリント配線板全体が加
熱・冷却され熱収縮する度に受けているためと推測し
た。
成のＩＣ搭載用多層プリント配線板において、長年の使
用において、内層導体配線１１４に断線が発生すること
がある。この現象を本発明者が検討したところ、理由の
一つに、外部リードピン１４２とスルーホール１２４内
のめっき層１２６を介して当接していない内層導体配線
（図１１中に１１４ｅとして示す）にて断線が発生して
いるとの知見を得た。ここで、該内層導体配線１１４ｅ
にて断線が発生するのは、外部リードピン１４２とスル
ーホール１２４内のめっき層１２６を介して当接してい
る他の内層配線１１４は、該外部リードピン１４２（樹
脂層１１２Ａ〜１１２Ｅと同様な線形熱膨張率を有す
る）からの応力を受けないのに対して、内層導体配線１
１４ｅは、該外部リードピン１４２を固定するためのは
んだ（樹脂層と異なる線形熱膨張率を有する）１４８ａ
からの応力を、ＩＣ搭載用多層プリント配線板全体が加
熱・冷却され熱収縮する度に受けているためと推測し
た。
【０００６】本発明は、以上の経緯を鑑みてなされたも
のであり、その解決しようとする課題は、内層導体配線
にクラックによる断線を発生させないＩＣ搭載用多層プ
リント配線板を提供することにある。
のであり、その解決しようとする課題は、内層導体配線
にクラックによる断線を発生させないＩＣ搭載用多層プ
リント配線板を提供することにある。
【０００７】
【課題を解決するための手段】上記の目的を達成するた
め、請求項１では、導体配線を形成した複数の樹脂層を
積層し、ＩＣを搭載するための開口部と、該開口部内で
ＩＣと電気的に接続するためのボンディングパッドと、
スルーホールとを形成し、該スルーホールに外部接続用
のピンを立設してはんだより固定し、前記導体配線を介
して前記ボンディングパッドと前記ピンとを接続するＩ
Ｃ搭載用多層プリント配線板であって、前記スルーホー
ル内のめっきの厚みを８乃至３５μm とし、前記樹脂層
に形成された導体配線であって、前記ピンと前記スルー
ホール内のめっき層を介して当接していない導体配線の
厚みを２５乃至７０μm としたことを技術的特徴とす
る。
め、請求項１では、導体配線を形成した複数の樹脂層を
積層し、ＩＣを搭載するための開口部と、該開口部内で
ＩＣと電気的に接続するためのボンディングパッドと、
スルーホールとを形成し、該スルーホールに外部接続用
のピンを立設してはんだより固定し、前記導体配線を介
して前記ボンディングパッドと前記ピンとを接続するＩ
Ｃ搭載用多層プリント配線板であって、前記スルーホー
ル内のめっきの厚みを８乃至３５μm とし、前記樹脂層
に形成された導体配線であって、前記ピンと前記スルー
ホール内のめっき層を介して当接していない導体配線の
厚みを２５乃至７０μm としたことを技術的特徴とす
る。
【０００８】また、請求項２では、請求項１において、
前記スルーホール内のめっきの厚みを１０乃至２０μm
としたことを技術的特徴とする。
前記スルーホール内のめっきの厚みを１０乃至２０μm
としたことを技術的特徴とする。
【０００９】また、請求項３では、請求項１又は２にお
いて、前記ピンと前記スルーホール内のめっき層を介し
て当接していない導体配線の厚みを３０乃至３５μm と
したことを技術的特徴とする。
いて、前記ピンと前記スルーホール内のめっき層を介し
て当接していない導体配線の厚みを３０乃至３５μm と
したことを技術的特徴とする。
【００１０】請求項１のＩＣ搭載用多層プリント配線板
では、スルーホール内のめっき層の厚みを８乃至３５μ
m とし、ピンとスルーホール内のめっき層を介して当接
していない導体配線の厚みを２５乃至７０μm としてあ
るため、スルーホール内のめっき層及び導体配線にクラ
ックが入り断線を生じることがない。
では、スルーホール内のめっき層の厚みを８乃至３５μ
m とし、ピンとスルーホール内のめっき層を介して当接
していない導体配線の厚みを２５乃至７０μm としてあ
るため、スルーホール内のめっき層及び導体配線にクラ
ックが入り断線を生じることがない。
【００１１】請求項２のＩＣ搭載用多層プリント配線板
では、スルーホール内のめっきの厚みを１０乃至２０μ
m としてあるため、めっき形成に必要な時間が短く、廉
価にＩＣ搭載用多層プリント配線板を形成することがで
きる。
では、スルーホール内のめっきの厚みを１０乃至２０μ
m としてあるため、めっき形成に必要な時間が短く、廉
価にＩＣ搭載用多層プリント配線板を形成することがで
きる。
【００１２】請求項３のＩＣ搭載用多層プリント配線板
では、ピンと前記スルーホール内のめっきを介して当接
していない導体配線の厚みを３０乃至３５μm としてあ
るため、導体配線を廉価に構成することができる。
では、ピンと前記スルーホール内のめっきを介して当接
していない導体配線の厚みを３０乃至３５μm としてあ
るため、導体配線を廉価に構成することができる。
【００１３】
【発明の実施の形態】次に本発明に係るＩＣ搭載用多層
プリント配線板の製造方法の実施例を図面によって説明
する。図１（Ａ）に示すように、ガラスエポキシ樹脂板
１１ａの両面に銅箔１１ｂ、１１ｂ（厚さ３０μｍ）を
ラミネートした銅張積層板１１から成る基板１２Ａ、１
２Ｂ、１２Ｃ、１２Ｄ、１２Ｅを出発材料とし、両面の
銅箔１１ｂを常法に従い、パターン状にエッチングする
ことにより、図１（Ｂ）に示すように基板１２Ａの上面
に外層導体配線となる導体回路１４ａを、また、下面に
内層導体配線となる導体回路１４ｂを形成する。同様
に、基板１２Ｅの上面に内層導体配線となる導体回路１
４ｅ、下面に外層導体配線となる導体回路１４ｆを形成
し、更に、基板１２Ｂ、１２Ｃ、１２Ｄの上下面に内層
導体配線となる導体回路１４ｃを形成する。
プリント配線板の製造方法の実施例を図面によって説明
する。図１（Ａ）に示すように、ガラスエポキシ樹脂板
１１ａの両面に銅箔１１ｂ、１１ｂ（厚さ３０μｍ）を
ラミネートした銅張積層板１１から成る基板１２Ａ、１
２Ｂ、１２Ｃ、１２Ｄ、１２Ｅを出発材料とし、両面の
銅箔１１ｂを常法に従い、パターン状にエッチングする
ことにより、図１（Ｂ）に示すように基板１２Ａの上面
に外層導体配線となる導体回路１４ａを、また、下面に
内層導体配線となる導体回路１４ｂを形成する。同様
に、基板１２Ｅの上面に内層導体配線となる導体回路１
４ｅ、下面に外層導体配線となる導体回路１４ｆを形成
し、更に、基板１２Ｂ、１２Ｃ、１２Ｄの上下面に内層
導体配線となる導体回路１４ｃを形成する。
【００１４】本実施態様では、基板１２Ａ、１２Ｂ、１
２Ｃ、１２Ｄ、１２Ｅとしてガラスエポキシ樹脂の銅張
積層板１１を用いるが、基板材料としては、ガラスビス
マレイミドトリアジン樹脂、ガラスポリイミド樹脂等の
基板やポリエチレンテレフタレート、ポリフェニルスル
ホン、ポイリミド等のフィルムや射出成形基板等を使用
することができる。
２Ｃ、１２Ｄ、１２Ｅとしてガラスエポキシ樹脂の銅張
積層板１１を用いるが、基板材料としては、ガラスビス
マレイミドトリアジン樹脂、ガラスポリイミド樹脂等の
基板やポリエチレンテレフタレート、ポリフェニルスル
ホン、ポイリミド等のフィルムや射出成形基板等を使用
することができる。
【００１５】また、導体回路の形成方法としては、テン
ティング法、半田剥離法、フルアディティブ法等の常
法、予め電解銅めっき等で導体回路を形成し、接着剤や
プリプレグに転写させる転写法等を用いることができ
る。
ティング法、半田剥離法、フルアディティブ法等の常
法、予め電解銅めっき等で導体回路を形成し、接着剤や
プリプレグに転写させる転写法等を用いることができ
る。
【００１６】引き続き、図２（Ｃ）に示すように、基板
１２Ａ、１２Ｂ、１２Ｃ、１２Ｄ、１２Ｅの略中央部に
金型パンチング加工によりＩＣ搭載用の開口部４０を設
ける。この開口部４０の形成は、金型によるパンチング
加工の他にエンドミルによる切削加工等により行なうこ
とができる。また、開口部の穿設は、導体回路の形成前
であっても形成後であっても良い。射出成形基板の場合
には、射出成形の際に形成しておいてもよい。
１２Ａ、１２Ｂ、１２Ｃ、１２Ｄ、１２Ｅの略中央部に
金型パンチング加工によりＩＣ搭載用の開口部４０を設
ける。この開口部４０の形成は、金型によるパンチング
加工の他にエンドミルによる切削加工等により行なうこ
とができる。また、開口部の穿設は、導体回路の形成前
であっても形成後であっても良い。射出成形基板の場合
には、射出成形の際に形成しておいてもよい。
【００１７】次に、図２（Ｄ）に示すように基板１２Ａ
下面の内層導体配線となる導体回路１４ｂ、基板１２Ｅ
の上面に内層導体配線となる導体回路１４ｅ、及び、基
板１２Ｂ、１２Ｃ、１２Ｄの上下面の導体回路１２ｃへ
の接着剤の張り合わせ前に、予めソルダーレジスト１６
等の絶縁被膜により回路表面をレベリングする。
下面の内層導体配線となる導体回路１４ｂ、基板１２Ｅ
の上面に内層導体配線となる導体回路１４ｅ、及び、基
板１２Ｂ、１２Ｃ、１２Ｄの上下面の導体回路１２ｃへ
の接着剤の張り合わせ前に、予めソルダーレジスト１６
等の絶縁被膜により回路表面をレベリングする。
【００１８】図３（Ｅ）、図３（Ｆ）に示すように基板
１２Ａ〜１２Ｅを、予め基板１２Ａ〜１２Ｅの開口部４
０に対応する開口部１８ａを設けた接着剤１８を介して
貼り合わせる。即ち、基板１２Ａの上面にエッチングに
より形成した導体回路１４ａと、基板１２Ｅの下面に形
成した導体回路１４ｆとをＩＣ搭載用多層プリント配線
板の外層導体配線として露出させるように基板１２Ａ、
１２Ｂ、１２Ｃ、１２Ｄ、１２Ｅを積層する。ここで、
接着材１８としては接着シートを使用する。この接着剤
１８には、予め接着剤を印刷し、開口部をパンチング加
工等で形成した接着シート、又はプリプレグ等が使われ
る。望ましくは、基板と同材質のものがよく、ガラスエ
ポキシ樹脂板１１ａには、ガラスエポキシを浸漬させた
プリプレグが望ましい。なお、図２（Ｄ）を参照して上
述したように内層導体回路１４ｂ、１４ｃ、１４ｅは、
ソルダーレジスト１６により表面がレベリングされてい
るため、回路の凹凸に対してボイドのまき込みが無く、
更に良好な接着が得られる。
１２Ａ〜１２Ｅを、予め基板１２Ａ〜１２Ｅの開口部４
０に対応する開口部１８ａを設けた接着剤１８を介して
貼り合わせる。即ち、基板１２Ａの上面にエッチングに
より形成した導体回路１４ａと、基板１２Ｅの下面に形
成した導体回路１４ｆとをＩＣ搭載用多層プリント配線
板の外層導体配線として露出させるように基板１２Ａ、
１２Ｂ、１２Ｃ、１２Ｄ、１２Ｅを積層する。ここで、
接着材１８としては接着シートを使用する。この接着剤
１８には、予め接着剤を印刷し、開口部をパンチング加
工等で形成した接着シート、又はプリプレグ等が使われ
る。望ましくは、基板と同材質のものがよく、ガラスエ
ポキシ樹脂板１１ａには、ガラスエポキシを浸漬させた
プリプレグが望ましい。なお、図２（Ｄ）を参照して上
述したように内層導体回路１４ｂ、１４ｃ、１４ｅは、
ソルダーレジスト１６により表面がレベリングされてい
るため、回路の凹凸に対してボイドのまき込みが無く、
更に良好な接着が得られる。
【００１９】次に、基板１２Ａ、１２Ｂ、１２Ｃ、１２
Ｄ、１２Ｅを積層して成る積層体１２の所定位置にドリ
ル孔明け加工により図４（Ｇ）に示すようにスルーホー
ル用貫通孔２０を設ける。その後、図４（Ｈ）に示すよ
うに常法により積層体１２全体にめっき触媒を付けた
後、無電解銅めっきを施して導体被膜２２を０．１から
５．０μｍ、好ましくは１μｍ付着する。そして、積層
体１２の両面にドライフィルムレジストをラミネートし
た後、図５（Ｉ）に示すように露光、現像によって開口
部４０のみをめっきレジスト３０によりマスクし、図５
（Ｊ）に示すように貫通孔２０及び貫通孔２０の開口部
の周囲に、銅めっき層２６を無電解銅めっき被膜２２と
併せて少なくとも８〜３５μｍ、好ましくは８〜２０μ
ｍ厚付けする。即ち、少なくともスルーホール用貫通孔
２０内壁の導体被膜の厚さを８〜３５μｍとしてスルー
ホール２４を完成する。この後、めっきレジスト３０を
水酸化カリウム又は水酸化ナトリウム等により剥離・除
去する。そして、図６（Ｋ）に示すようにエッチングに
より不要な導体被膜２２を除去する。
Ｄ、１２Ｅを積層して成る積層体１２の所定位置にドリ
ル孔明け加工により図４（Ｇ）に示すようにスルーホー
ル用貫通孔２０を設ける。その後、図４（Ｈ）に示すよ
うに常法により積層体１２全体にめっき触媒を付けた
後、無電解銅めっきを施して導体被膜２２を０．１から
５．０μｍ、好ましくは１μｍ付着する。そして、積層
体１２の両面にドライフィルムレジストをラミネートし
た後、図５（Ｉ）に示すように露光、現像によって開口
部４０のみをめっきレジスト３０によりマスクし、図５
（Ｊ）に示すように貫通孔２０及び貫通孔２０の開口部
の周囲に、銅めっき層２６を無電解銅めっき被膜２２と
併せて少なくとも８〜３５μｍ、好ましくは８〜２０μ
ｍ厚付けする。即ち、少なくともスルーホール用貫通孔
２０内壁の導体被膜の厚さを８〜３５μｍとしてスルー
ホール２４を完成する。この後、めっきレジスト３０を
水酸化カリウム又は水酸化ナトリウム等により剥離・除
去する。そして、図６（Ｋ）に示すようにエッチングに
より不要な導体被膜２２を除去する。
【００２０】この方法では、スルーホール２４の完成後
に、開口部４０に設けられためっきレジスト３０を除去
し、開口部４０内の導体被膜２２をエッチングにより除
去する。その後、特願平６−２９３９０７号にて、チオ
硫酸ナトリウム等のチオ硫酸塩やチオシアン酸塩あるい
はシアン化合物等の表面処理によって開示されるよう
に、基板表面に残存しているめっき触媒が除去されるた
め、回路間（例えば、ボンディングパッド５０間）にお
けるめっき触媒の残存に起因する絶縁不良が起き難い。
に、開口部４０に設けられためっきレジスト３０を除去
し、開口部４０内の導体被膜２２をエッチングにより除
去する。その後、特願平６−２９３９０７号にて、チオ
硫酸ナトリウム等のチオ硫酸塩やチオシアン酸塩あるい
はシアン化合物等の表面処理によって開示されるよう
に、基板表面に残存しているめっき触媒が除去されるた
め、回路間（例えば、ボンディングパッド５０間）にお
けるめっき触媒の残存に起因する絶縁不良が起き難い。
【００２１】めっきレジスト３０の形成方法としては、
上述したドライフィルムのラミネート以外にも、液体レ
ジストの塗布、ロールコーティング、カーテンコーティ
ング、印刷、さらには電着レジスト等の方法を適用する
ことができる。
上述したドライフィルムのラミネート以外にも、液体レ
ジストの塗布、ロールコーティング、カーテンコーティ
ング、印刷、さらには電着レジスト等の方法を適用する
ことができる。
【００２２】その後、図６（Ｌ）に示すようにＩＣと電
気的に接続されるボンディングパッド５０及び外部端
子、チップ部品実装部を除いてソルダーマスクレジスト
３６で保護を行う。
気的に接続されるボンディングパッド５０及び外部端
子、チップ部品実装部を除いてソルダーマスクレジスト
３６で保護を行う。
【００２３】引き続き、ボンディングパッド５０上にニ
ッケル−金めっき又は銀めっき（図示せず）を施す。こ
れは、後述するようにＩＣ５２とボンディングパッド５
０とを金又はアルミワイヤーでワイヤーボンディングす
る際の接続を容易にするためである。なお、ＴＡＢ実装
やフリップチップ実装する場合には、半田めっきを施
す。
ッケル−金めっき又は銀めっき（図示せず）を施す。こ
れは、後述するようにＩＣ５２とボンディングパッド５
０とを金又はアルミワイヤーでワイヤーボンディングす
る際の接続を容易にするためである。なお、ＴＡＢ実装
やフリップチップ実装する場合には、半田めっきを施
す。
【００２４】次に、図７（Ｍ）に示すように積層体１２
を反転させた状態で、図示しないピン立て用治具に固定
された外部リードピン４２を、スルーホール２４に挿入
した後、はんだペースト４８を該スルーホール２４内の
外部リードピン４２に載置する。そして、図７（Ｎ）に
示すように、該積層体１２を加熱炉に通して、該はんだ
ペースト４８を溶融してなるはんだ４８ａにて外部リー
ドピン４２をスルーホール２４内に固定すると共に、両
者間の接続をとる。また、外部リードピン４２の基板１
２Ａ側のフランジ４２Ａと、該スルーホール２４との接
続を同様にはんだ４９にて取る。
を反転させた状態で、図示しないピン立て用治具に固定
された外部リードピン４２を、スルーホール２４に挿入
した後、はんだペースト４８を該スルーホール２４内の
外部リードピン４２に載置する。そして、図７（Ｎ）に
示すように、該積層体１２を加熱炉に通して、該はんだ
ペースト４８を溶融してなるはんだ４８ａにて外部リー
ドピン４２をスルーホール２４内に固定すると共に、両
者間の接続をとる。また、外部リードピン４２の基板１
２Ａ側のフランジ４２Ａと、該スルーホール２４との接
続を同様にはんだ４９にて取る。
【００２５】なお、外部リードピン４２は、銅配線及び
基板（ガラスエポキシ）との線膨張率の近似したコバー
ル（Ｆｅ−Ｎｉ−Ｃｏ）、リン青銅からなり、先端部分
４２Ｂは、該スルーホール２４への挿入が容易なよう半
球状に形成されている。
基板（ガラスエポキシ）との線膨張率の近似したコバー
ル（Ｆｅ−Ｎｉ−Ｃｏ）、リン青銅からなり、先端部分
４２Ｂは、該スルーホール２４への挿入が容易なよう半
球状に形成されている。
【００２６】本実施態様では、ＩＣ搭載用多層プリント
配線板をマザーボードに実装するに際して、スルーホー
ル実装する。なお、スルーホール実装ではなく、表面実
装する場合には、チップキャリアと同様に実装用パッド
が基板の外周付近に配役される。また、マルチチップモ
ジュールの様な形態を成す場合には、コネクター接続端
子が設けられる。
配線板をマザーボードに実装するに際して、スルーホー
ル実装する。なお、スルーホール実装ではなく、表面実
装する場合には、チップキャリアと同様に実装用パッド
が基板の外周付近に配役される。また、マルチチップモ
ジュールの様な形態を成す場合には、コネクター接続端
子が設けられる。
【００２７】本実施態様では、発熱量の大きいＩＣを用
いるため、図８（Ｏ）に示すように開口部４０の裏面側
から銅製ヒートシンク４６を取り付けて、ヒートシンク
４６に直接ＩＣ５２を搭載する。その後、図８（Ｐ）に
示すように該ＩＣの入出力端子５２ａとボンディングパ
ッド５０との間をボンディングワイヤー５４にて接続す
る。なお、この実施態様では、発熱量の大きいＩＣ５２
を用いるため、開口部４０の裏面側にヒートシンク４６
を配設したが、ＩＣの発熱量が小さいときには、最下層
の基板１２ＥにＩＣ載置用の凹部を設け、該凹部にＩＣ
を収容することも可能である。
いるため、図８（Ｏ）に示すように開口部４０の裏面側
から銅製ヒートシンク４６を取り付けて、ヒートシンク
４６に直接ＩＣ５２を搭載する。その後、図８（Ｐ）に
示すように該ＩＣの入出力端子５２ａとボンディングパ
ッド５０との間をボンディングワイヤー５４にて接続す
る。なお、この実施態様では、発熱量の大きいＩＣ５２
を用いるため、開口部４０の裏面側にヒートシンク４６
を配設したが、ＩＣの発熱量が小さいときには、最下層
の基板１２ＥにＩＣ載置用の凹部を設け、該凹部にＩＣ
を収容することも可能である。
【００２８】図１１を参照して上述したように、従来技
術のＩＣ搭載用多層プリント配線板においては、外部リ
ードピン１４２とスルーホール１２４内のめっき層２６
を介して当接していない導体回路１１４ｅには、クラッ
クが入ることがあった。これに対して、図８（Ｏ）に示
す実施態様においては、スルーホール２４内のめっきの
厚みを８μｍ以上とし、また、導体回路１４ｅの厚みを
２５μｍ以上に調整してあるため、クラックが入ること
が後述するようにない。
術のＩＣ搭載用多層プリント配線板においては、外部リ
ードピン１４２とスルーホール１２４内のめっき層２６
を介して当接していない導体回路１１４ｅには、クラッ
クが入ることがあった。これに対して、図８（Ｏ）に示
す実施態様においては、スルーホール２４内のめっきの
厚みを８μｍ以上とし、また、導体回路１４ｅの厚みを
２５μｍ以上に調整してあるため、クラックが入ること
が後述するようにない。
【００２９】なお、スルーホール用貫通孔２０を穿孔し
た積層体１２に形成される銅めっき層２６及び無電解銅
めっき膜（導体被膜）２２とを合わせた厚さは８から３
５μｍの範囲内であることが好ましい。ここで、３５μ
ｍ以下が好ましい理由は、３５μｍより厚いと、エッチ
ング工程において、ＩＣ搭載用開口部４０の側壁面や基
板の接着界面にエッチング残りが発生したり、必要以上
のエッチングによって導体被膜の厚みや形状を損ねる危
険性があるからであり、より好ましい膜厚は１０から２
０μｍの範囲内である。ここで、１０μｍ以上が好まし
い理由は、後述するようにクラックの発生を確実に防ぐ
ことができるからであり、また、２０μｍ以下が好適な
理由は、めっき形成のための時間が短く、ＩＣ搭載用多
層プリント配線板を廉価に構成できるからである。
た積層体１２に形成される銅めっき層２６及び無電解銅
めっき膜（導体被膜）２２とを合わせた厚さは８から３
５μｍの範囲内であることが好ましい。ここで、３５μ
ｍ以下が好ましい理由は、３５μｍより厚いと、エッチ
ング工程において、ＩＣ搭載用開口部４０の側壁面や基
板の接着界面にエッチング残りが発生したり、必要以上
のエッチングによって導体被膜の厚みや形状を損ねる危
険性があるからであり、より好ましい膜厚は１０から２
０μｍの範囲内である。ここで、１０μｍ以上が好まし
い理由は、後述するようにクラックの発生を確実に防ぐ
ことができるからであり、また、２０μｍ以下が好適な
理由は、めっき形成のための時間が短く、ＩＣ搭載用多
層プリント配線板を廉価に構成できるからである。
【００３０】引き続き、本発明の第１実施態様に係るＩ
Ｃ搭載用多層プリント配線板の銅めっき層２６及び無電
解銅めっき膜２２（以下両者を併せてスルーホールめっ
き層と称する）の厚さと、外部リードピン４２とスルー
ホールめっき層を介して当接していない導体回路１４ｅ
の厚みとを変えた際の断線の発生率について、図９及び
図１０を参照して説明する。なおここでは、ＭＩＬ規格
に準じて、１５０゜Ｃ（３０分）から−６５゜Ｃ（３０
分）の加熱・冷却を１０００サイクル繰り返して試験を
行った。
Ｃ搭載用多層プリント配線板の銅めっき層２６及び無電
解銅めっき膜２２（以下両者を併せてスルーホールめっ
き層と称する）の厚さと、外部リードピン４２とスルー
ホールめっき層を介して当接していない導体回路１４ｅ
の厚みとを変えた際の断線の発生率について、図９及び
図１０を参照して説明する。なおここでは、ＭＩＬ規格
に準じて、１５０゜Ｃ（３０分）から−６５゜Ｃ（３０
分）の加熱・冷却を１０００サイクル繰り返して試験を
行った。
【００３１】図９（Ａ）は、スルーホールめっき層の厚
みを７μｍにし、導体回路１４ｅの厚みを２５μｍから
７２μｍまで変えた際の故障の発生率について試験した
結果を示している。即ち、図表の縦軸は故障発生率を横
軸は導体回路１４ｅの厚さを示している。
みを７μｍにし、導体回路１４ｅの厚みを２５μｍから
７２μｍまで変えた際の故障の発生率について試験した
結果を示している。即ち、図表の縦軸は故障発生率を横
軸は導体回路１４ｅの厚さを示している。
【００３２】図９（Ａ）の図表から理解されるように、
導体回路１４ｅの厚さを２５μｍ以上にすることで、故
障の発生率をある程度低下させれるが、２０％以下にす
ることはできなかった。
導体回路１４ｅの厚さを２５μｍ以上にすることで、故
障の発生率をある程度低下させれるが、２０％以下にす
ることはできなかった。
【００３３】図９（Ｂ）は、スルーホールめっき層の厚
みを８μｍにした際の故障発生率を示している。厚さを
８μｍとすることで、導体回路１４ｅの厚みを２５μｍ
〜７０μｍにすれば、故障の発生率を１０％以下にでき
ることが分かった。
みを８μｍにした際の故障発生率を示している。厚さを
８μｍとすることで、導体回路１４ｅの厚みを２５μｍ
〜７０μｍにすれば、故障の発生率を１０％以下にでき
ることが分かった。
【００３４】図１０（Ｃ）は、スルーホールめっき層の
厚みを９μｍにした際の故障発生率を示している。めっ
き層の厚さを９μｍとし、導体回路１４ｅの厚みを２５
μｍ〜７０μｍにすれば、厚さ９μｍと同様に故障の発
生率を１０％以下にできることが分かった。
厚みを９μｍにした際の故障発生率を示している。めっ
き層の厚さを９μｍとし、導体回路１４ｅの厚みを２５
μｍ〜７０μｍにすれば、厚さ９μｍと同様に故障の発
生率を１０％以下にできることが分かった。
【００３５】図１０（Ｄ）は、スルーホールめっき層の
厚みを１０μｍにした際の故障発生率を示している。厚
さを１０μｍとすることで、導体回路１４ｅの厚みを２
５μｍ〜７０μｍに調整すれば、故障の発生をほぼ０％
にできることが分かった。
厚みを１０μｍにした際の故障発生率を示している。厚
さを１０μｍとすることで、導体回路１４ｅの厚みを２
５μｍ〜７０μｍに調整すれば、故障の発生をほぼ０％
にできることが分かった。
【００３６】なお、この試験において、導体回路１４ｅ
の厚みを７０μｍ以上にした際に、故障率が上がってい
る。この理由は、導体回路１４ｅの厚みを厚くすること
により、該導体回路１４ｅでのクラックの発生は防ぎ得
るが、スルーホールめっき層側にてクラックが発生して
いるのではないかと考えられる。ここで、該めっき層の
厚みを厚くすることで、このクラックを防ぎ得るとも推
測されるが、厚さを３５μｍ以上にすると、上述したよ
うにエッチング工程において、ＩＣ搭載用開口部４０の
側壁面や基板の接着界面にエッチング残りが発生した
り、必要以上のエッチングによって導体被膜の厚みや形
状を損ねる危険性がある。このため、スルーホールめっ
き層の厚みを８乃至３５μm とし、導体回路１４ｅの厚
みを２５乃至７０μm とすることが好ましいという結論
に至った。
の厚みを７０μｍ以上にした際に、故障率が上がってい
る。この理由は、導体回路１４ｅの厚みを厚くすること
により、該導体回路１４ｅでのクラックの発生は防ぎ得
るが、スルーホールめっき層側にてクラックが発生して
いるのではないかと考えられる。ここで、該めっき層の
厚みを厚くすることで、このクラックを防ぎ得るとも推
測されるが、厚さを３５μｍ以上にすると、上述したよ
うにエッチング工程において、ＩＣ搭載用開口部４０の
側壁面や基板の接着界面にエッチング残りが発生した
り、必要以上のエッチングによって導体被膜の厚みや形
状を損ねる危険性がある。このため、スルーホールめっ
き層の厚みを８乃至３５μm とし、導体回路１４ｅの厚
みを２５乃至７０μm とすることが好ましいという結論
に至った。
【００３７】なお、導体回路１４ｅの厚みは、３０乃至
３５μm とすることが特に好適である。この理由は、該
導体回路１４ｅを廉価に構成することができるからであ
る。なお、上記実施態様においては、導体回路１４ａ、
１４ｂ、１４ｃ、１４ｅ、１４ｆの厚みを均一にした
が、導体回路１４ｅの厚みのみを他の導体回路よりも厚
く形成することも可能である。
３５μm とすることが特に好適である。この理由は、該
導体回路１４ｅを廉価に構成することができるからであ
る。なお、上記実施態様においては、導体回路１４ａ、
１４ｂ、１４ｃ、１４ｅ、１４ｆの厚みを均一にした
が、導体回路１４ｅの厚みのみを他の導体回路よりも厚
く形成することも可能である。
【００３８】上述した実施態様では、図４（Ｈ）に示す
ように積層体１２全体に導電被膜２２を被着した後、図
５（Ｊ）に示すように開口部４０をめっきレジスト３０
にて塞いだ。ここで、導電被膜２２を被着する代わり
に、開口部４０をめっきレジスト３０にて塞いだ後に、
めっき触媒を付着させ、スルーホール用貫通孔２０内に
無電解めっきにより導体被膜を付着してスルーホールを
形成することも可能である。ここで、めっき触媒として
はパラジウム系、あるいは、有機導電性ポリマーを用い
ることができ、貫通孔２０内の導体被膜は、無電解めっ
きのみで厚付けしても、無電解めっきで薄付けして後に
電解めっきで厚付けしても、あるいは、直接電解めっき
で厚付けし膜厚８μｍ以上の銅被膜を形成することも可
能である。
ように積層体１２全体に導電被膜２２を被着した後、図
５（Ｊ）に示すように開口部４０をめっきレジスト３０
にて塞いだ。ここで、導電被膜２２を被着する代わり
に、開口部４０をめっきレジスト３０にて塞いだ後に、
めっき触媒を付着させ、スルーホール用貫通孔２０内に
無電解めっきにより導体被膜を付着してスルーホールを
形成することも可能である。ここで、めっき触媒として
はパラジウム系、あるいは、有機導電性ポリマーを用い
ることができ、貫通孔２０内の導体被膜は、無電解めっ
きのみで厚付けしても、無電解めっきで薄付けして後に
電解めっきで厚付けしても、あるいは、直接電解めっき
で厚付けし膜厚８μｍ以上の銅被膜を形成することも可
能である。
【００３９】
【発明の効果】本発明のＩＣ搭載用多層プリント配線板
においては、スルーホール内のめっき層の厚みを８乃至
３５μm とし、ピンとスルーホール内のめっき層を介し
て当接していない導体配線の厚みを２５乃至７０μm と
してあるため、スルーホール又は導体配線にクラックが
入り断線を生じることがない。
においては、スルーホール内のめっき層の厚みを８乃至
３５μm とし、ピンとスルーホール内のめっき層を介し
て当接していない導体配線の厚みを２５乃至７０μm と
してあるため、スルーホール又は導体配線にクラックが
入り断線を生じることがない。
【図面の簡単な説明】
【図１】図１（Ａ）、図１（Ｂ）は、本発明の実施態様
に係るＩＣ搭載用多層プリント配線板の製造方法を示す
工程概略図である。
に係るＩＣ搭載用多層プリント配線板の製造方法を示す
工程概略図である。
【図２】図２（Ｃ）、図２（Ｄ）は、本発明の実施態様
に係るＩＣ搭載用多層プリント配線板の製造方法を示す
工程概略図である。
に係るＩＣ搭載用多層プリント配線板の製造方法を示す
工程概略図である。
【図３】図３（Ｅ）、図３（Ｆ）は、本発明の実施態様
に係るＩＣ搭載用多層プリント配線板の製造方法を示す
工程概略図である。
に係るＩＣ搭載用多層プリント配線板の製造方法を示す
工程概略図である。
【図４】図４（Ｇ）、図４（Ｈ）は、本発明の実施態様
に係るＩＣ搭載用多層プリント配線板の製造方法を示す
工程概略図である。
に係るＩＣ搭載用多層プリント配線板の製造方法を示す
工程概略図である。
【図５】図５（Ｉ）、図５（Ｊ）は、本発明の実施態様
に係るＩＣ搭載用多層プリント配線板の製造方法を示す
工程概略図である。
に係るＩＣ搭載用多層プリント配線板の製造方法を示す
工程概略図である。
【図６】図６（Ｋ）、図６（Ｌ）は、本発明の実施態様
に係るＩＣ搭載用多層プリント配線板の製造方法を示す
工程概略図である。
に係るＩＣ搭載用多層プリント配線板の製造方法を示す
工程概略図である。
【図７】図７（Ｍ）、図７（Ｎ）は、本発明の実施態様
に係るＩＣ搭載用多層プリント配線板の製造方法を示す
工程概略図である。
に係るＩＣ搭載用多層プリント配線板の製造方法を示す
工程概略図である。
【図８】図８（Ｏ）、図８（Ｐ）は、本発明の実施態様
に係るＩＣ搭載用多層プリント配線板の製造方法を示す
工程概略図である。
に係るＩＣ搭載用多層プリント配線板の製造方法を示す
工程概略図である。
【図９】図９（Ａ）、図９（Ｂ）は、本発明の実施態様
に係るＩＣ搭載用多層プリント配線板の試験結果を示す
図表である。
に係るＩＣ搭載用多層プリント配線板の試験結果を示す
図表である。
【図１０】図１０（Ｃ）、図１０（Ｄ）は、本発明の実
施態様に係るＩＣ搭載用多層プリント配線板の試験結果
を示す図表である。
施態様に係るＩＣ搭載用多層プリント配線板の試験結果
を示す図表である。
【図１１】従来技術のＩＣ搭載用多層プリント配線板を
示す概略図である。
示す概略図である。
１２Ａ、１２Ｂ、１２Ｃ、１２Ｄ、１２Ｅ 基板 １４ａ〜１４ｆ 導体回路 １８ 接着剤 ２０ 貫通孔 ２２ 導体被膜 ２４ スルーホール ２６ 銅めっき層 ３０ めっきレジスト ４０ 開口部 ４２ 外部リードピン ４８ａ はんだ ５０ ボンディングパッド ５２ ＩＣ
Claims (3)
- 【請求項１】 導体配線を形成した複数の樹脂層を積層
し、ＩＣを搭載するための開口部と、該開口部内でＩＣ
と電気的に接続するためのボンディングパッドと、スル
ーホールとを形成し、 該スルーホールに外部接続用のピンを立設してはんだよ
り固定し、前記導体配線を介して前記ボンディングパッ
ドと前記ピンとを接続するＩＣ搭載用多層プリント配線
板であって、 前記スルーホール内のめっきの厚みを８乃至３５μm と
し、 前記樹脂層に形成された導体配線であって、前記ピンと
前記スルーホール内のめっき層を介して当接していない
導体配線の厚みを２５乃至７０μm としたことを特徴と
するＩＣ搭載用多層プリント配線板。 - 【請求項２】 前記スルーホール内のめっきの厚みを１
０乃至２０μm としたことを特徴とする請求項１に記載
のＩＣ搭載用多層プリント配線板。 - 【請求項３】 前記ピンと前記スルーホール内のめっき
層を介して当接していない導体配線の厚みを３０乃至３
５μm としたことを特徴とする請求項１又は２に記載の
ＩＣ搭載用多層プリント配線板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8354310A JPH10178122A (ja) | 1996-12-18 | 1996-12-18 | Ｉｃ搭載用多層プリント配線板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8354310A JPH10178122A (ja) | 1996-12-18 | 1996-12-18 | Ｉｃ搭載用多層プリント配線板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10178122A true JPH10178122A (ja) | 1998-06-30 |
Family
ID=18436690
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8354310A Pending JPH10178122A (ja) | 1996-12-18 | 1996-12-18 | Ｉｃ搭載用多層プリント配線板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10178122A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002043454A (ja) * | 2000-07-24 | 2002-02-08 | Hitachi Chem Co Ltd | 半導体パッケージ用基板の製造方法とその方法を用いた半導体パッケージの製造方法及びこれらの方法を用いた半導体パッケージ用基板と半導体パッケージ |
| KR20030010887A (ko) * | 2001-07-27 | 2003-02-06 | 삼성전기주식회사 | 비지에이 기판의 제조방법 |
| JP2014003267A (ja) * | 2012-06-14 | 2014-01-09 | Zhuhai Advanced Chip Carriers & Electronic Substrates Solutions Technologies Co Ltd | 段状の穴を備えた多層電子構造体 |
-
1996
- 1996-12-18 JP JP8354310A patent/JPH10178122A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002043454A (ja) * | 2000-07-24 | 2002-02-08 | Hitachi Chem Co Ltd | 半導体パッケージ用基板の製造方法とその方法を用いた半導体パッケージの製造方法及びこれらの方法を用いた半導体パッケージ用基板と半導体パッケージ |
| KR20030010887A (ko) * | 2001-07-27 | 2003-02-06 | 삼성전기주식회사 | 비지에이 기판의 제조방법 |
| JP2014003267A (ja) * | 2012-06-14 | 2014-01-09 | Zhuhai Advanced Chip Carriers & Electronic Substrates Solutions Technologies Co Ltd | 段状の穴を備えた多層電子構造体 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100232414B1 (ko) | 다층회로기판 및 그 제조방법 | |
| EP0064854B1 (en) | Component assembly including a rigid substrate | |
| US5081562A (en) | Circuit board with high heat dissipations characteristic | |
| TW393709B (en) | Flip chip assembly with via interconnection | |
| US20090301766A1 (en) | Printed circuit board including electronic component embedded therein and method of manufacturing the same | |
| US6711812B1 (en) | Method of making metal core substrate printed circuit wiring board enabling thermally enhanced ball grid array (BGA) packages | |
| CA2329441A1 (en) | Laminated integrated circuit package | |
| KR100257926B1 (ko) | 회로기판형성용다층필름 및 이를 사용한 다층회로기판 및 반도체장치용패키지 | |
| JPH10223800A (ja) | 半導体パッケージの製造方法 | |
| KR20040056104A (ko) | 볼 그리드 어레이 기판 및 이의 제조방법 | |
| JP2001119147A (ja) | 電子部品内蔵多層基板及びその製造方法 | |
| US8546922B2 (en) | Wiring board | |
| US6432748B1 (en) | Substrate structure for semiconductor package and manufacturing method thereof | |
| JPH07193166A (ja) | 半田バンプ付き半導体装置及びその製造方法 | |
| US20110083891A1 (en) | Electronic component-embedded printed circuit board and method of manufacturing the same | |
| JPH10178122A (ja) | Ｉｃ搭載用多層プリント配線板 | |
| KR101109287B1 (ko) | 전자부품 내장형 인쇄회로기판 및 그 제조방법 | |
| JP4589519B2 (ja) | 半導体回路部品の製造方法 | |
| KR100771320B1 (ko) | 칩 내장형 인쇄회로기판 및 그 제조방법 | |
| KR20030011433A (ko) | 다층 인쇄회로기판의 숨겨진 레이저 비아홀 제조방법 | |
| JP3868557B2 (ja) | Ｉｃ搭載用多層プリント配線板の製造方法 | |
| JP4181149B2 (ja) | 半導体パッケージ | |
| JPH08167676A (ja) | 半導体装置 | |
| JPH07273463A (ja) | Ｉｃ搭載用多層プリント配線板の製造方法 | |
| JP2002261186A (ja) | 半導体搭載用基板とその製造方法とそれを用いた半導体パッケージ並びにその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050419 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050901 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060516 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060712 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060822 |